JP3106493B2 - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JP3106493B2 JP3106493B2 JP02293958A JP29395890A JP3106493B2 JP 3106493 B2 JP3106493 B2 JP 3106493B2 JP 02293958 A JP02293958 A JP 02293958A JP 29395890 A JP29395890 A JP 29395890A JP 3106493 B2 JP3106493 B2 JP 3106493B2
- Authority
- JP
- Japan
- Prior art keywords
- metal wiring
- electrode pad
- pad portion
- via hole
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/02—Bonding areas ; Manufacturing methods related thereto
- H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/0212—Auxiliary members for bonding areas, e.g. spacers
- H01L2224/02122—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body
- H01L2224/02163—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body on the bonding area
- H01L2224/02165—Reinforcing structures
- H01L2224/02166—Collar structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/0555—Shape
- H01L2224/05552—Shape in top view
- H01L2224/05553—Shape in top view being rectangular
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/0555—Shape
- H01L2224/05556—Shape in side view
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/14—Integrated circuits
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は半導体装置に関し、特に二層以上の金属配線
層を有する半導体装置に関する。
層を有する半導体装置に関する。
半導体集積回路の微細化，高集積化に伴って配線の多
層化が進み、さらに配線層間の電気的接続孔（ビア・ホ
ール）の面積は、益々縮小されつつある。このため、ビ
ア・ホールのアスペクト比（開孔幅／開孔深さ）が増大
し、ビア・ホール内での金属配線のステップ・カバレッ
ジ（段差被覆性）が急速に悪化し、接続抵抗の増大，信
頼性の低下をもたらしている。
層化が進み、さらに配線層間の電気的接続孔（ビア・ホ
ール）の面積は、益々縮小されつつある。このため、ビ
ア・ホールのアスペクト比（開孔幅／開孔深さ）が増大
し、ビア・ホール内での金属配線のステップ・カバレッ
ジ（段差被覆性）が急速に悪化し、接続抵抗の増大，信
頼性の低下をもたらしている。
このような問題を解決する技術として、最近低抵抗の
タングステン（Ｗ）膜を気相成長法によって下層配線層
上のビア・ホール内部に選択的に埋込み形成する方法が
試みられている。
タングステン（Ｗ）膜を気相成長法によって下層配線層
上のビア・ホール内部に選択的に埋込み形成する方法が
試みられている。
例えば、第３図（ａ）および（ｂ）は、外部接続用リ
ードフレームにワイヤを接続する、いわゆる電極パッド
部に採用されている従来以前の構造を示しており、同図
（ａ）は平面図、同図（ｂ）はそのＣ−Ｃ線に沿う断面
図である。ここでは、シリコン基板１上の絶縁膜２にア
ルミニウムからなる下層金属配線３を形成し、この上に
設けた層間絶縁膜４にビア・ホール5Aを開設し、このビ
ア・ホール5A上に上層金属配線６を形成し、これを表面
保護膜７で覆うとともに、その一部に開孔71を設けるこ
とで、上層金属配線６の一部に電極パッド部61を構成し
ている。
ードフレームにワイヤを接続する、いわゆる電極パッド
部に採用されている従来以前の構造を示しており、同図
（ａ）は平面図、同図（ｂ）はそのＣ−Ｃ線に沿う断面
図である。ここでは、シリコン基板１上の絶縁膜２にア
ルミニウムからなる下層金属配線３を形成し、この上に
設けた層間絶縁膜４にビア・ホール5Aを開設し、このビ
ア・ホール5A上に上層金属配線６を形成し、これを表面
保護膜７で覆うとともに、その一部に開孔71を設けるこ
とで、上層金属配線６の一部に電極パッド部61を構成し
ている。
このような電極パッド部の構成では、ビア・ホールの
縮小化に伴って前記したような問題が生じるため、第４
図（ａ）および（ｂ）にそれぞれ平面図とＤ−Ｄ線断面
図を示すように、層間絶縁膜４に設けたビア・ホール5A
内にタングステン層51を埋設し、このタングステン層51
を介して下層の金属配線３と上層の金属配線６を電気接
続する構成が提案されている。
縮小化に伴って前記したような問題が生じるため、第４
図（ａ）および（ｂ）にそれぞれ平面図とＤ−Ｄ線断面
図を示すように、層間絶縁膜４に設けたビア・ホール5A
内にタングステン層51を埋設し、このタングステン層51
を介して下層の金属配線３と上層の金属配線６を電気接
続する構成が提案されている。
なお、この例では、下層の金属配線３はAl−Si−Cu膜
31と、TiW膜32との積層膜として構成され、上層の金属
配線６はAl−Si−Cu膜とされている。
31と、TiW膜32との積層膜として構成され、上層の金属
配線６はAl−Si−Cu膜とされている。
しかしながら、このような第４図（ａ），（ｂ）に示
す構成では、ビア・ホール内に埋込まれたタングステン
層51は熱膨張係数や硬度がアルミニウム形配線材料で構
成される上層および下層の各金属配線3,6に比べて大き
く異なっている。このため、組立時や実使用時における
温度サイクルによる応力等により、表面保護膜７で覆わ
れていない上層金属配線６の電極パッド部61で金属配線
６とタングステン層51との間、あるいは金属配線６と層
間絶縁膜４および表面保護膜７との界面での剥がれ等が
発生し易くなっている。
す構成では、ビア・ホール内に埋込まれたタングステン
層51は熱膨張係数や硬度がアルミニウム形配線材料で構
成される上層および下層の各金属配線3,6に比べて大き
く異なっている。このため、組立時や実使用時における
温度サイクルによる応力等により、表面保護膜７で覆わ
れていない上層金属配線６の電極パッド部61で金属配線
６とタングステン層51との間、あるいは金属配線６と層
間絶縁膜４および表面保護膜７との界面での剥がれ等が
発生し易くなっている。
したがって、このような剥がれが生じると、ワイヤの
接続の信頼性が低下するとともに、剥離されたときに下
層の金属配線が露呈され、耐湿性が劣化されるという問
題が生じることになる。
接続の信頼性が低下するとともに、剥離されたときに下
層の金属配線が露呈され、耐湿性が劣化されるという問
題が生じることになる。
本発明の目的は、このような剥離を防止した半導体装
置を提供することにある。
置を提供することにある。
本発明の半導体装置は、電極パッド部を有する上層金
属配線と、その下層の金属配線との接続を行うためのビ
ア・ホールを、電極パッド部以外の表面保護膜で覆われ
た領域に配設している。
属配線と、その下層の金属配線との接続を行うためのビ
ア・ホールを、電極パッド部以外の表面保護膜で覆われ
た領域に配設している。
この場合、ビア・ホールは、小さい面積をした複数個
のビア・ホールで構成し、かつ各ビア・ホールは電極パ
ッド部の周囲に分散配置する。
のビア・ホールで構成し、かつ各ビア・ホールは電極パ
ッド部の周囲に分散配置する。
また、金属配線は、アルミニウムまたはアルミニウム
を主成分とする合金膜、あるいは高融点金属または高融
点金属化合物とアルミニウムまたはアルミニウムの主成
分とする合金膜との積層膜で構成される。
を主成分とする合金膜、あるいは高融点金属または高融
点金属化合物とアルミニウムまたはアルミニウムの主成
分とする合金膜との積層膜で構成される。
本発明によれば、ビア・ホールは電極パッド部の直下
を避けて表面保護膜で覆われた電極パッドの周囲の領域
に分散した状態で配設されることで、電極パッド部にお
いて上層金属配線とビア・ホール内に埋設された高融点
金属との間で応力が発生することはなく、電極パッド部
における上層金属配線の剥がれが防止される。
を避けて表面保護膜で覆われた電極パッドの周囲の領域
に分散した状態で配設されることで、電極パッド部にお
いて上層金属配線とビア・ホール内に埋設された高融点
金属との間で応力が発生することはなく、電極パッド部
における上層金属配線の剥がれが防止される。
次に、本発明を図面を参照して説明する。
第１図は本発明の参照例を示しており、同図（ａ）は
平面図、同図（ｂ）はそのＡ−Ａ線に沿う断面図であ
る。これらの図において、シリコン基板１上に絶縁膜２
を介して内部回路につながる下層金属配線３が形成され
る。この下層金属配線３は、ここではAl−Si−Cu膜31と
TiW膜32の積層膜で形成する。この下層金属配線３上に
層間絶縁膜４をプラズマCVD法等により0.3μｍないし２
μｍ程度堆積し、フォトリソグラフィ技術を用いて小さ
な面積をした複数個（ここでは２個）のビア・ホール５
を開孔する。そして、例えば選択CVD法等を用いてこの
ビア・ホール内にタングステン（Ｗ）を埋込んでタング
ステン層51を形成している。
平面図、同図（ｂ）はそのＡ−Ａ線に沿う断面図であ
る。これらの図において、シリコン基板１上に絶縁膜２
を介して内部回路につながる下層金属配線３が形成され
る。この下層金属配線３は、ここではAl−Si−Cu膜31と
TiW膜32の積層膜で形成する。この下層金属配線３上に
層間絶縁膜４をプラズマCVD法等により0.3μｍないし２
μｍ程度堆積し、フォトリソグラフィ技術を用いて小さ
な面積をした複数個（ここでは２個）のビア・ホール５
を開孔する。そして、例えば選択CVD法等を用いてこの
ビア・ホール内にタングステン（Ｗ）を埋込んでタング
ステン層51を形成している。
その後、上層金属配線６として例えばAl−Si−Cu膜を
スパッタ等により堆積し、パターニングする。そして、
チップ表面上に例えばSiON膜等の表面保護膜７を形成
し、外部との接続を行うためのワイヤボンディング用の
領域にフォトリソグラフィ技術を用いて開孔71を設け
る。この開孔71は、第１図（ａ）に示すように、上下層
の金属配線3,6をつなぐビア・ホール５上には開孔され
ないよう配置されている。
スパッタ等により堆積し、パターニングする。そして、
チップ表面上に例えばSiON膜等の表面保護膜７を形成
し、外部との接続を行うためのワイヤボンディング用の
領域にフォトリソグラフィ技術を用いて開孔71を設け
る。この開孔71は、第１図（ａ）に示すように、上下層
の金属配線3,6をつなぐビア・ホール５上には開孔され
ないよう配置されている。
したがって、この構成によれば、開孔71によって露呈
されている上層金属配線６の部分、すなわち電極パッド
部61の直下にはビア・ホール５が存在しないため、この
電極パッド部61においては上層金属配線６とタングステ
ン層51との熱膨張計数の相違が原因とされる応力が発生
することがない。これにより、少なくともこの電極パッ
ド部61での上層金属配線６とタングステン層51との間で
剥がれが生じることはなく、ワイヤボンディングの信頼
性を確保し、かつ耐湿性を確保する。
されている上層金属配線６の部分、すなわち電極パッド
部61の直下にはビア・ホール５が存在しないため、この
電極パッド部61においては上層金属配線６とタングステ
ン層51との熱膨張計数の相違が原因とされる応力が発生
することがない。これにより、少なくともこの電極パッ
ド部61での上層金属配線６とタングステン層51との間で
剥がれが生じることはなく、ワイヤボンディングの信頼
性を確保し、かつ耐湿性を確保する。
第２図（ａ）および（ｂ）は本発明の実施例を示して
おり、同図（ａ）は平面図、同図（ｂ）はそのＢ−Ｂ線
に沿う断面図である。なお、これらの図において、参照
例と同一または均等な部分には同一符号を付してある。
おり、同図（ａ）は平面図、同図（ｂ）はそのＢ−Ｂ線
に沿う断面図である。なお、これらの図において、参照
例と同一または均等な部分には同一符号を付してある。
下層金属配線３と上層金属配線６の接続は、第１の実
施例と同様にビア・ホール５内に埋込まれたタングステ
ン層51により行われている。
施例と同様にビア・ホール５内に埋込まれたタングステ
ン層51により行われている。
そして、この実施例では、上層金属配線６は、アルミ
ニウム系金属層62の下側にTiN,TiW等のバリアメタル層6
3を有する積層構造として構成している。また、上下層
の金属配線3,6を接続するビア・ホール５は、開孔71で
画成される電極パッド部61の直下は避け、その周辺の表
面保護膜７の下側に分散して配置している。
ニウム系金属層62の下側にTiN,TiW等のバリアメタル層6
3を有する積層構造として構成している。また、上下層
の金属配線3,6を接続するビア・ホール５は、開孔71で
画成される電極パッド部61の直下は避け、その周辺の表
面保護膜７の下側に分散して配置している。
なお、ビア・ホール５の寸法は、ここでは２μ□以下
に設定している。
に設定している。
この構成によれば、ビア・ホール５が電極パッド部61
の直下には設けられていないことから、第１実施例と同
様に電極パッド部61における上層金属配線６の剥がれが
防止でき、ワイヤボンディングの信頼性を向上させ、か
つ耐湿性を向上することができる。また、この実施例で
はビア・ホール５の寸法を参照例よりもさらに小さくし
ているため、金属配線の剥がれをさらに改善することが
できる。
の直下には設けられていないことから、第１実施例と同
様に電極パッド部61における上層金属配線６の剥がれが
防止でき、ワイヤボンディングの信頼性を向上させ、か
つ耐湿性を向上することができる。また、この実施例で
はビア・ホール５の寸法を参照例よりもさらに小さくし
ているため、金属配線の剥がれをさらに改善することが
できる。
なお、本発明は、金属配線層がアルミニウムまたはア
ルミニウムを主成分とする合金膜、あるいは高融点金属
または高融点金属化合物とアルミニウムまたはアルミニ
ウムを主成分とする合金膜との積層膜で構成される半導
体装置に適用することができる。
ルミニウムを主成分とする合金膜、あるいは高融点金属
または高融点金属化合物とアルミニウムまたはアルミニ
ウムを主成分とする合金膜との積層膜で構成される半導
体装置に適用することができる。
以上説明したように本発明は、電極パッド部を有する
上層金属配線と、その下層の金属配線との接続を行うた
めのビア・ホールを、電極パッド部以外の表面保護膜で
覆われた領域に配設しているので、電極パッド部におい
て上層金属配線とビア・ホール内に埋設された高融点金
属との間で応力が発生することはなく、電極パッド部に
おける上層金属配線の剥がれが防止でき、ワイヤボンデ
ィングの信頼性を改善し、かつ半導体装置の耐湿性を改
善することができる効果がある。
上層金属配線と、その下層の金属配線との接続を行うた
めのビア・ホールを、電極パッド部以外の表面保護膜で
覆われた領域に配設しているので、電極パッド部におい
て上層金属配線とビア・ホール内に埋設された高融点金
属との間で応力が発生することはなく、電極パッド部に
おける上層金属配線の剥がれが防止でき、ワイヤボンデ
ィングの信頼性を改善し、かつ半導体装置の耐湿性を改
善することができる効果がある。
また、ビア・ホールを、小さい面積をした複数個のビ
ア・ホールで構成することで、それぞれのビア・ホール
における上下層の金属配線間での応力をさらに効果的に
防止することができる。
ア・ホールで構成することで、それぞれのビア・ホール
における上下層の金属配線間での応力をさらに効果的に
防止することができる。
第１図は本発明の参照例を示し、同図（ａ）は平面図、
同図（ｂ）はそのＡ−Ａ線に沿う断面図、第２図は本発
明の実施例を示し、同図（ａ）は平面図、同図（ｂ）は
そのＢ−Ｂ線に沿う断面図、第３図は従来以前に採用さ
れていた構造を示し、同図（ａ）は平面図、同図（ｂ）
はそのＣ−Ｃ線に沿う断面図、第４図は従来の改善され
た構造を示し、同図（ａ）は平面図、同図（ｂ）はその
Ｄ−Ｄ線に沿う断面図である。 １……シリコン基板、２……絶縁膜、３……下層金属配
線、４……層間絶縁膜、5,5A……ビア・ホール、６……
上層金属配線、７……表面保護膜、31……Al−Si−Cu、
32……TiW、51……タングステン層、61……電極パッド
部、62……アルミニウム系金属、63……バリアメタル
層、71……開孔。
同図（ｂ）はそのＡ−Ａ線に沿う断面図、第２図は本発
明の実施例を示し、同図（ａ）は平面図、同図（ｂ）は
そのＢ−Ｂ線に沿う断面図、第３図は従来以前に採用さ
れていた構造を示し、同図（ａ）は平面図、同図（ｂ）
はそのＣ−Ｃ線に沿う断面図、第４図は従来の改善され
た構造を示し、同図（ａ）は平面図、同図（ｂ）はその
Ｄ−Ｄ線に沿う断面図である。 １……シリコン基板、２……絶縁膜、３……下層金属配
線、４……層間絶縁膜、5,5A……ビア・ホール、６……
上層金属配線、７……表面保護膜、31……Al−Si−Cu、
32……TiW、51……タングステン層、61……電極パッド
部、62……アルミニウム系金属、63……バリアメタル
層、71……開孔。
フロントページの続き (58)調査した分野(Int.Cl.7，ＤＢ名) H01L 21/3205 H01L 21/3213 H01L 21/768
Claims (2)
- 【請求項１】層間絶縁膜によって絶縁される二層以上の
金属配線を有し、前記層間絶縁膜に形成された開孔内に
高融点金属を埋設したビア・ホールを介して前記金属配
線を電気接続してなる半導体装置において、ワイヤを接
続するための電極パッド部を有する上層金属配線とその
下層の金属配線との接続を行うためのビア・ホールを、
前記電極パッド部以外の表面保護膜で覆われた前記電極
パッド部の周囲の領域に分散配設された、小さい面積を
した複数個のビア・ホールで構成されたことを特徴とす
る半導体装置。 - 【請求項２】前記金属配線がアルミニウムまたはアルミ
ニウムを主成分とする合金膜、あるいは高融点金属また
は高融点金属化合物とアルミニウムまたはアルミニウム
を主成分とする合金膜との積層膜で構成されてなる特許
請求の範囲第１項記載の半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP02293958A JP3106493B2 (ja) | 1990-10-31 | 1990-10-31 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP02293958A JP3106493B2 (ja) | 1990-10-31 | 1990-10-31 | 半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04167449A JPH04167449A (ja) | 1992-06-15 |
| JP3106493B2 true JP3106493B2 (ja) | 2000-11-06 |
Family
ID=17801390
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP02293958A Expired - Lifetime JP3106493B2 (ja) | 1990-10-31 | 1990-10-31 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3106493B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP7108392B2 (ja) | 2017-10-06 | 2022-07-28 | オルガノ株式会社 | シリカ含有水の処理装置および処理方法 |
Families Citing this family (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3432284B2 (ja) * | 1994-07-04 | 2003-08-04 | 三菱電機株式会社 | 半導体装置 |
| JP3482779B2 (ja) | 1996-08-20 | 2004-01-06 | セイコーエプソン株式会社 | 半導体装置およびその製造方法 |
| KR20020083576A (ko) * | 2001-04-27 | 2002-11-04 | 주식회사 하이닉스반도체 | 반도체 소자의 제조방법 |
| JP2003282574A (ja) * | 2003-02-26 | 2003-10-03 | Mitsubishi Electric Corp | 半導体装置 |
| JP4717523B2 (ja) * | 2005-06-13 | 2011-07-06 | ルネサスエレクトロニクス株式会社 | 半導体装置及びその製造方法 |
| JP2010177248A (ja) * | 2009-01-27 | 2010-08-12 | Anritsu Corp | 半導体装置及びその製造方法 |
| JP5558336B2 (ja) * | 2010-12-27 | 2014-07-23 | 株式会社東芝 | 半導体装置 |
| JP2012243984A (ja) * | 2011-05-20 | 2012-12-10 | Fujikura Ltd | 半導体装置および半導体装置の製造方法 |
| JP6806252B2 (ja) | 2017-07-13 | 2021-01-06 | 富士電機株式会社 | 半導体装置 |
-
1990
- 1990-10-31 JP JP02293958A patent/JP3106493B2/ja not_active Expired - Lifetime
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP7108392B2 (ja) | 2017-10-06 | 2022-07-28 | オルガノ株式会社 | シリカ含有水の処理装置および処理方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH04167449A (ja) | 1992-06-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3482779B2 (ja) | 半導体装置およびその製造方法 | |
| JP2916326B2 (ja) | 半導体装置のパッド構造 | |
| US5061985A (en) | Semiconductor integrated circuit device and process for producing the same | |
| US6144100A (en) | Integrated circuit with bonding layer over active circuitry | |
| US4970574A (en) | Electromigrationproof structure for multilayer wiring on a semiconductor device | |
| JP3432284B2 (ja) | 半導体装置 | |
| US6683380B2 (en) | Integrated circuit with bonding layer over active circuitry | |
| US5027188A (en) | Semiconductor integrated circuit device in which a semiconductor chip is mounted with solder bumps for mounting to a wiring substrate | |
| US5220199A (en) | Semiconductor integrated circuit device in which a semiconductor chip is mounted with solder bumps for mounting to a wiring substrate | |
| JP3104534B2 (ja) | 半導体装置とその製法 | |
| JP3106493B2 (ja) | 半導体装置 | |
| JP2919488B2 (ja) | 半導体集積回路装置 | |
| GB2364170A (en) | Dual damascene bond pad structure for lowering stress and allowing circuitry under pads | |
| US4394678A (en) | Elevated edge-protected bonding pedestals for semiconductor devices | |
| JP3481415B2 (ja) | 半導体装置及びその製造方法 | |
| US6642622B2 (en) | Semiconductor device with protective layer | |
| JPH031538A (ja) | 半導体装置 | |
| US6417568B1 (en) | Semiconductor device | |
| JP3101252B2 (ja) | 半導体集積回路装置 | |
| JP5273920B2 (ja) | 半導体装置 | |
| JP2555924B2 (ja) | 半導体装置 | |
| JP2757780B2 (ja) | 半導体装置 | |
| JP2503921B2 (ja) | 半導体装置 | |
| JPH0621061A (ja) | 半導体装置 | |
| JP3391447B2 (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080908 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080908 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090908 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090908 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100908 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100908 Year of fee payment: 10 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100908 Year of fee payment: 10 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110908 Year of fee payment: 11 |
|
| EXPY | Cancellation because of completion of term | ||
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110908 Year of fee payment: 11 |