JPH031538A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH031538A JPH031538A JP13500989A JP13500989A JPH031538A JP H031538 A JPH031538 A JP H031538A JP 13500989 A JP13500989 A JP 13500989A JP 13500989 A JP13500989 A JP 13500989A JP H031538 A JPH031538 A JP H031538A
- Authority
- JP
- Japan
- Prior art keywords
- conductive materials
- electrode
- insulating film
- wiring
- interlayer insulating
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 18
- 239000010410 layer Substances 0.000 claims abstract description 47
- 239000004020 conductor Substances 0.000 claims abstract description 35
- 239000011229 interlayer Substances 0.000 claims abstract description 20
- 239000000758 substrate Substances 0.000 abstract description 17
- 230000007547 defect Effects 0.000 abstract description 13
- 230000015556 catabolic process Effects 0.000 abstract 1
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 5
- 229910052750 molybdenum Inorganic materials 0.000 description 5
- 239000011733 molybdenum Substances 0.000 description 5
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 5
- 229910052721 tungsten Inorganic materials 0.000 description 5
- 239000010937 tungsten Substances 0.000 description 5
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 4
- 229910052710 silicon Inorganic materials 0.000 description 4
- 239000010703 silicon Substances 0.000 description 4
- 230000000694 effects Effects 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- 229910021332 silicide Inorganic materials 0.000 description 2
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 2
- 238000003491 array Methods 0.000 description 1
- 239000010953 base metal Substances 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 230000008018 melting Effects 0.000 description 1
- 238000002844 melting Methods 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 239000003870 refractory metal Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/02—Bonding areas ; Manufacturing methods related thereto
- H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、多層配線構造の電極を有する半導体装置に関
する。
する。
本発明は、多層配線構造の電極を有する半導体装置にお
いて、多層配線の層間絶縁膜に設けた接続孔内に導電材
料を埋め込み、この埋め込まれた導電材料の位置を上下
層でずれるようにして多層配線構造の電極を構成するこ
とにより、導電材料の剥がれ不良を防止すると共に、ワ
イヤーボンディング時の機械的ストレスによるリーク不
良を防止し、この種の半導体装置の高信鯨性の向上を図
るようにしたものである。
いて、多層配線の層間絶縁膜に設けた接続孔内に導電材
料を埋め込み、この埋め込まれた導電材料の位置を上下
層でずれるようにして多層配線構造の電極を構成するこ
とにより、導電材料の剥がれ不良を防止すると共に、ワ
イヤーボンディング時の機械的ストレスによるリーク不
良を防止し、この種の半導体装置の高信鯨性の向上を図
るようにしたものである。
近時、ＬＳＩ（大規模半導体集積回路）においては、そ
の高密度化に伴い、配線の多層化とサブミクロンルール
以下での配線の平坦化（接続孔へのタングステン（Ｗ）
、モリブデン（Ｍｏ）等の導電体の埋め込み）技術が必
要となってきている。
の高密度化に伴い、配線の多層化とサブミクロンルール
以下での配線の平坦化（接続孔へのタングステン（Ｗ）
、モリブデン（Ｍｏ）等の導電体の埋め込み）技術が必
要となってきている。
一方、配線の多層化に伴い、電極即ちポンディングパッ
ド部も多層配線構造で構成される。第４図は従来のＬＳ
Ｉにおける多層配線構造のポンディングパッド部の例を
示す。同図において、（１）は第１導電形例えばＰ形の
シリコン基板を示し、その主面に形成された例えばＳｉ
Ｏ□等による絶縁膜（２）上に沿って、ＬＳＩ内部に接
続される例えば多結晶シリコンと高融点金属シリサイド
からなるポリサイド配線（３）がポンディングパッド部
（４）に延長されている。ポンディングパッド部（４）
では第１層間絶縁膜（５）、第１１！Ａｊ２配線と同時
形成の第１Ａ２配線層（６）、第２層間絶縁膜（力、第
１Ａ２配線と同時形成の第２／ｌ配線層（８）、第３層
間絶縁膜（９）及び第３層Ａ２配線と同時形成の第３ｋ
ｌ配線層（１０）が順次積層され、第１層間絶縁膜（５
）に形成した接続孔（５Ａ）内に例えばタングステン又
はモリブデン等の導電体（１１）を埋め込んでポリサイ
ド配線（３）と第１Ａｆｆｉ配線層（６）とが接続され
ると共に、第２層間絶縁膜（７）及び第３Ｎ間絶縁膜（
９）に夫々互に対応するように形成した複数の接続孔（
７Ａ）及び（９Ａ）に同様の導電体（１１）を埋め込ん
で第１Ａ２配線層（６）。
ド部も多層配線構造で構成される。第４図は従来のＬＳ
Ｉにおける多層配線構造のポンディングパッド部の例を
示す。同図において、（１）は第１導電形例えばＰ形の
シリコン基板を示し、その主面に形成された例えばＳｉ
Ｏ□等による絶縁膜（２）上に沿って、ＬＳＩ内部に接
続される例えば多結晶シリコンと高融点金属シリサイド
からなるポリサイド配線（３）がポンディングパッド部
（４）に延長されている。ポンディングパッド部（４）
では第１層間絶縁膜（５）、第１１！Ａｊ２配線と同時
形成の第１Ａ２配線層（６）、第２層間絶縁膜（力、第
１Ａ２配線と同時形成の第２／ｌ配線層（８）、第３層
間絶縁膜（９）及び第３層Ａ２配線と同時形成の第３ｋ
ｌ配線層（１０）が順次積層され、第１層間絶縁膜（５
）に形成した接続孔（５Ａ）内に例えばタングステン又
はモリブデン等の導電体（１１）を埋め込んでポリサイ
ド配線（３）と第１Ａｆｆｉ配線層（６）とが接続され
ると共に、第２層間絶縁膜（７）及び第３Ｎ間絶縁膜（
９）に夫々互に対応するように形成した複数の接続孔（
７Ａ）及び（９Ａ）に同様の導電体（１１）を埋め込ん
で第１Ａ２配線層（６）。
第２Ａｆ配線層（８）及び第３Ａ２配線層（１０）の相
互間が接続されて成る。（１２）はオーバーコート膜で
ある。
互間が接続されて成る。（１２）はオーバーコート膜で
ある。
〔発明が解決しようとする課題］
ところで、上述の接続孔（５Ａ） （７Ａ）及び（９Ａ
）に埋め込まれたタングステンやモリブデン等の導電体
（１１）は、配線層（６０８）（１０）を構成するＡｌ
系金属との熱膨張係数等の差によって１００μｍ平方以
上の大面積になると剥がれ易くなるので、数十μｍ平方
以下に接続孔（５Ａ） （７Ａ）及び（９＾）を小さく
する必要がある。一方、高密度化に伴って特にゲートア
レイやスタンダードセルでは、ポンディングパッド部の
高密度化によりポンディングパッド部（４）の面積が合
宿の１／２〜１１５（例えば１３０μｍ平方から８０μ
ｍ平方）に小さくなり、必然的に１本当りのポンデイレ
ゲストレス（圧力）密度が高くなる傾向になってきてい
る。さらに、接続孔（５Ａ） 、 （７Ａ）及び（９Ａ
）に埋め込まれたタングステン、モリブデン等の導電体
（１１）がＡｆ配線層（６）（８）及び（１０）に比べ
て非常に硬度が高いために、このボンデンイグパッド部
（４）に例えばＡｕ線等のワイヤボンディングを行った
ときに下地の絶縁膜（５）（２）を破壊して基板（１）
とショート不良が起り易くなっていた。従って、接続孔
（５Ａ） （７Ａ） （９Ａ）の大きさを望まれる数十
μｍ平方以下に小さくすると導電体（１１）は剥がれに
くくなるが、逆にショート不良従ってリーク不良が起き
易くなる不都合があった。
）に埋め込まれたタングステンやモリブデン等の導電体
（１１）は、配線層（６０８）（１０）を構成するＡｌ
系金属との熱膨張係数等の差によって１００μｍ平方以
上の大面積になると剥がれ易くなるので、数十μｍ平方
以下に接続孔（５Ａ） （７Ａ）及び（９＾）を小さく
する必要がある。一方、高密度化に伴って特にゲートア
レイやスタンダードセルでは、ポンディングパッド部の
高密度化によりポンディングパッド部（４）の面積が合
宿の１／２〜１１５（例えば１３０μｍ平方から８０μ
ｍ平方）に小さくなり、必然的に１本当りのポンデイレ
ゲストレス（圧力）密度が高くなる傾向になってきてい
る。さらに、接続孔（５Ａ） 、 （７Ａ）及び（９Ａ
）に埋め込まれたタングステン、モリブデン等の導電体
（１１）がＡｆ配線層（６）（８）及び（１０）に比べ
て非常に硬度が高いために、このボンデンイグパッド部
（４）に例えばＡｕ線等のワイヤボンディングを行った
ときに下地の絶縁膜（５）（２）を破壊して基板（１）
とショート不良が起り易くなっていた。従って、接続孔
（５Ａ） （７Ａ） （９Ａ）の大きさを望まれる数十
μｍ平方以下に小さくすると導電体（１１）は剥がれに
くくなるが、逆にショート不良従ってリーク不良が起き
易くなる不都合があった。
本発明は、上述の点に鑑み、リーク不良がな（且つ接続
孔に埋め込まれた導電体の剥がれが生しにくい信幀性の
高い多層配線構造の電極を有する半導体装置を提供する
ものである。
孔に埋め込まれた導電体の剥がれが生しにくい信幀性の
高い多層配線構造の電極を有する半導体装置を提供する
ものである。
本発明は、多層配線構造の電極を有する半導体装置にお
いて、多層配線の層間絶縁膜（５）（力（９）に形成し
た接続孔（５Ａ） （７Ａ） （９Ａ）内に導電材料（
１５Ａ） （１５Ｂ）（１５Ｃ）を埋め込むと共に、こ
の導電材料（１５Ａ） （１５Ｂ）（１５Ｃ）の位置を
互に即ち上下層でずれるようにして多層配線構造の電極
（１３）を構成する。
いて、多層配線の層間絶縁膜（５）（力（９）に形成し
た接続孔（５Ａ） （７Ａ） （９Ａ）内に導電材料（
１５Ａ） （１５Ｂ）（１５Ｃ）を埋め込むと共に、こ
の導電材料（１５Ａ） （１５Ｂ）（１５Ｃ）の位置を
互に即ち上下層でずれるようにして多層配線構造の電極
（１３）を構成する。
上述の多層配線構造の電極（１３）によれば層間絶縁膜
（５）（７）（９）の接続孔（５Ａ） （７Ａ） （９
Ａ）に埋め込まれた導電材料（１５Ａ） （１５Ｂ）
（１５Ｃ）が上下層で互にずれた位置に配されているの
で、この電極（１３）にワイヤボンディングを行ったと
きに、特に導電材料（１５Ｂ）（１５Ｃ）に加わるスト
レス（圧力）が下地の配線層（６）及び（８）により緩
和され、下地の絶縁膜（２）を破壊して半導体基板（１
）とショート不良を起す事故が低減する。従ってリーク
不良が防止される。
（５）（７）（９）の接続孔（５Ａ） （７Ａ） （９
Ａ）に埋め込まれた導電材料（１５Ａ） （１５Ｂ）
（１５Ｃ）が上下層で互にずれた位置に配されているの
で、この電極（１３）にワイヤボンディングを行ったと
きに、特に導電材料（１５Ｂ）（１５Ｃ）に加わるスト
レス（圧力）が下地の配線層（６）及び（８）により緩
和され、下地の絶縁膜（２）を破壊して半導体基板（１
）とショート不良を起す事故が低減する。従ってリーク
不良が防止される。
また、ワイヤボンディング時のストレスが緩和されるこ
とから、導電材料（１５Ａ） （１５Ｂ） （１５Ｃ）
を埋め込む接続孔（５Ａ） （７Ａ） （９Ａ）の大き
さもより小さくすることが可能となり、導電材料（１５
４） （１５Ｂ） （１５Ｃ）の剥がれも防止すること
ができる。
とから、導電材料（１５Ａ） （１５Ｂ） （１５Ｃ）
を埋め込む接続孔（５Ａ） （７Ａ） （９Ａ）の大き
さもより小さくすることが可能となり、導電材料（１５
４） （１５Ｂ） （１５Ｃ）の剥がれも防止すること
ができる。
以下、図面を参照して本発明による半導体装置の実施例
を説明する。
を説明する。
第１図及び第２図は、本発明の一例を示すもので、図は
ＬＳＩの多層配線構造をなすポンディングパッド部を示
す。同図において、（１）は第１導電形例えばＰ形のシ
リコン基板、（２）は基板（１）上に形成しれた５ｉＯ
ｚ等の絶縁膜、（３）はＬＳＩ内部への接続に供される
例えば多結晶シリコンと高融点金属シリサイドからなる
ポリサイド配線、 （１３）は本例に係る多層配線構造
のポンディングパッド部を示す。
ＬＳＩの多層配線構造をなすポンディングパッド部を示
す。同図において、（１）は第１導電形例えばＰ形のシ
リコン基板、（２）は基板（１）上に形成しれた５ｉＯ
ｚ等の絶縁膜、（３）はＬＳＩ内部への接続に供される
例えば多結晶シリコンと高融点金属シリサイドからなる
ポリサイド配線、 （１３）は本例に係る多層配線構造
のポンディングパッド部を示す。
本例のボンデンイグパッド部（１３）は、絶縁膜（２）
上にポリサイド配線（３）と同時形成のポリサイド配線
層（１４） 、第１層間絶縁膜（５）、第１層Ａｌ配線
と同時形成の第１／ｌ配線層（６）、第２層間絶縁膜（
７）。
上にポリサイド配線（３）と同時形成のポリサイド配線
層（１４） 、第１層間絶縁膜（５）、第１層Ａｌ配線
と同時形成の第１／ｌ配線層（６）、第２層間絶縁膜（
７）。
第１Ａ！配線と同時形成の第２Ａ１配線層（８）。
第３Ｎ間絶縁膜（９）及び第３層Ａｌ配線と同時形成の
第３．１１配線層（１０）を順次積層し、第１層間絶縁
膜（５）に形成した接続孔（５Ａ）内に例えばタングス
テン又はモリブデン等の導電体（１５Ａ）を埋め込んで
ポリサイド配線（３）と第１Ａｆｆ配線層（６）とを接
続すると共に、第２層間絶縁膜（７）に形成した複数の
接続孔（７Ａ）に同様の導電体（１５Ｂ）を埋め込んで
第１Ａｆｆｉ配線層（６）と第２Ａｌ配線層（８）を接
続し、さらに第３層間絶縁膜（９）に形成した複数の接
続孔（９Ａ）に同様の導電体（１５Ｃ）を埋め込んで第
２Ａｆ配線Ｎ（８）と第３ＡＩ！、配線Ｊ’ｉ！ （１
０）を接続して成る。この場合、図示のように各接続孔
（５Ａ） （７Ａ）及び（９Ａ）は直接に重ならないよ
うに互にずらして形成し、各導電体（１５Ａ） （１５
Ｂ）及び（１５Ｃ）が上下層で互に重ならないようにな
す。各接続孔（５Ａ） （７Ａ）及び（９Ａ）の面積は
十数μｍ平方以下とする。また、ボンデンイグパッド部
（１３）の位置に対応する基板（１）の表面には、基板
（１）と反対導電形、本例ではＮ形の島領域（１６）を
形成する。（１２）はオーバーコート膜である。
第３．１１配線層（１０）を順次積層し、第１層間絶縁
膜（５）に形成した接続孔（５Ａ）内に例えばタングス
テン又はモリブデン等の導電体（１５Ａ）を埋め込んで
ポリサイド配線（３）と第１Ａｆｆ配線層（６）とを接
続すると共に、第２層間絶縁膜（７）に形成した複数の
接続孔（７Ａ）に同様の導電体（１５Ｂ）を埋め込んで
第１Ａｆｆｉ配線層（６）と第２Ａｌ配線層（８）を接
続し、さらに第３層間絶縁膜（９）に形成した複数の接
続孔（９Ａ）に同様の導電体（１５Ｃ）を埋め込んで第
２Ａｆ配線Ｎ（８）と第３ＡＩ！、配線Ｊ’ｉ！ （１
０）を接続して成る。この場合、図示のように各接続孔
（５Ａ） （７Ａ）及び（９Ａ）は直接に重ならないよ
うに互にずらして形成し、各導電体（１５Ａ） （１５
Ｂ）及び（１５Ｃ）が上下層で互に重ならないようにな
す。各接続孔（５Ａ） （７Ａ）及び（９Ａ）の面積は
十数μｍ平方以下とする。また、ボンデンイグパッド部
（１３）の位置に対応する基板（１）の表面には、基板
（１）と反対導電形、本例ではＮ形の島領域（１６）を
形成する。（１２）はオーバーコート膜である。
かかる構成のＬＳＩ、即ちそのポンディングパッド部（
１３）によれば、各接続孔（５Ａ） （７Ａ）及び（９
Ａ）に埋め込む各導電体（１５Ａ） （１５Ｂ）及び（
１５Ｃ）が互に重ならないように千鳥配置されているの
で、例えばＡｕ線等によるワイヤボンディングを行った
ときに、硬質である導電体（１５Ｂ）及び（１５Ｇ）に
ストレスがかかるも、夫々下地の第２Ａｆ配線層（８）
及び第１Ａｌ配線層（６）がストレスバッファ層として
作用し、層間絶縁膜（５）及び絶縁膜（２）を破損して
基板（１）とショート不良を起すことが回避される。さ
らに、下地にポリサイド配線層（１４）が配されている
ので、このポリサイド配線層（１４）がストレスバッフ
ァ層として作用し、更に絶縁膜（２）の破損を回避する
ことができる。したがってワイヤボンディング時のスト
レスによるリーク不良の発生を低減することができる。
１３）によれば、各接続孔（５Ａ） （７Ａ）及び（９
Ａ）に埋め込む各導電体（１５Ａ） （１５Ｂ）及び（
１５Ｃ）が互に重ならないように千鳥配置されているの
で、例えばＡｕ線等によるワイヤボンディングを行った
ときに、硬質である導電体（１５Ｂ）及び（１５Ｇ）に
ストレスがかかるも、夫々下地の第２Ａｆ配線層（８）
及び第１Ａｌ配線層（６）がストレスバッファ層として
作用し、層間絶縁膜（５）及び絶縁膜（２）を破損して
基板（１）とショート不良を起すことが回避される。さ
らに、下地にポリサイド配線層（１４）が配されている
ので、このポリサイド配線層（１４）がストレスバッフ
ァ層として作用し、更に絶縁膜（２）の破損を回避する
ことができる。したがってワイヤボンディング時のスト
レスによるリーク不良の発生を低減することができる。
また、ワイヤボンディング時の絶縁膜（２）の破損を防
止することができるので、接続孔（５Ａ） （７Ａ）及
び（９八）の大きさを十数μｍ以下とすることができ、
導電体（１５Ａ） （１５Ｂ）及び（１５Ｃ）の剥がれ
を防止することができる。
止することができるので、接続孔（５Ａ） （７Ａ）及
び（９八）の大きさを十数μｍ以下とすることができ、
導電体（１５Ａ） （１５Ｂ）及び（１５Ｃ）の剥がれ
を防止することができる。
また、ポンディングパッド部（１３）下に対応する基板
（１）には基板と反対導電形の島領域（１６）が設けら
れていることにより、仮りにワイヤボンディング時のス
トレスにより絶縁膜（２）が破損してポンディングパッ
ド部（１３）が基体（１）側に接触したとしても、基板
（１）とは接合によって電気的に絶縁されている島領域
（１６）に接触するだけで基板（１）に直接接触しない
のでリーク不良は生じないものである。
（１）には基板と反対導電形の島領域（１６）が設けら
れていることにより、仮りにワイヤボンディング時のス
トレスにより絶縁膜（２）が破損してポンディングパッ
ド部（１３）が基体（１）側に接触したとしても、基板
（１）とは接合によって電気的に絶縁されている島領域
（１６）に接触するだけで基板（１）に直接接触しない
のでリーク不良は生じないものである。
従って、信顛性の高いＬＳＩを構成することができる。
第３図は本発明の他の実施例を示す。本例は第２Ａ１配
線層（８）と一体の第２Ａ！！、配線でＬＳＩ内部への
接続を行うようにし、第３層間絶縁膜（９）に形成した
十数μｍ平方以下の面積の複数の接続孔（９Ａ）に導電
体（１５Ｃ）を埋め込んで第３Ａｆ配線層（１０）と第
２Ａｎ配線層（８）を接続し、他は第１図と同様の構成
としてポンディングパッド部（１７）を構成する。
線層（８）と一体の第２Ａ！！、配線でＬＳＩ内部への
接続を行うようにし、第３層間絶縁膜（９）に形成した
十数μｍ平方以下の面積の複数の接続孔（９Ａ）に導電
体（１５Ｃ）を埋め込んで第３Ａｆ配線層（１０）と第
２Ａｎ配線層（８）を接続し、他は第１図と同様の構成
としてポンディングパッド部（１７）を構成する。
かかる構成のポンディングパッド部（１７）によれば、
第１Ａｆ配線層（６）及びポリサイド配線層（１４）が
ストレスバッファ層として作用するので、ワイヤボンデ
ィング時のストレスによる層間絶縁膜（７）（５）及び
絶縁膜（２）の破損及びその結果生じるリーク不良をさ
らに低減することができる。尚、第３図の例ではポリサ
イド配線層（１４）を省略して第１Ａ！配線層（６）の
みとしても良い。
第１Ａｆ配線層（６）及びポリサイド配線層（１４）が
ストレスバッファ層として作用するので、ワイヤボンデ
ィング時のストレスによる層間絶縁膜（７）（５）及び
絶縁膜（２）の破損及びその結果生じるリーク不良をさ
らに低減することができる。尚、第３図の例ではポリサ
イド配線層（１４）を省略して第１Ａ！配線層（６）の
みとしても良い。
又、第１図の例においては、導電体（１５Ｂ）と（１５
Ｃ）は互に重ならないように配置したが、互に一部重な
るも位置的にはずれているように配置することも可能で
あり、この場合にもワイヤボンディング時のストレスを
緩和することができる。
Ｃ）は互に重ならないように配置したが、互に一部重な
るも位置的にはずれているように配置することも可能で
あり、この場合にもワイヤボンディング時のストレスを
緩和することができる。
本発明の半導体装置によれば、その多層配線の層間絶縁
膜に形成した接続孔内に導電材料を埋め込んでなる多層
配線構造の電極において、埋め込まれた導電材料を上下
層でずれるように配置したことにより、かかる電極に対
しワイヤボンディングする際のストレスを緩和すること
ができ、リーク不良を低減することができる。またリー
ク不良の低減が可能なために、接続孔の大きさを５０μ
ｍ平方以下に小さくすることが可能となり、導電材料の
剥がれを防止することができる。このため、信顛性の高
い半導体装置が得られるものであり、特に高密度のＬＳ
Ｉ等に適用して好適ならしめるものである。
膜に形成した接続孔内に導電材料を埋め込んでなる多層
配線構造の電極において、埋め込まれた導電材料を上下
層でずれるように配置したことにより、かかる電極に対
しワイヤボンディングする際のストレスを緩和すること
ができ、リーク不良を低減することができる。またリー
ク不良の低減が可能なために、接続孔の大きさを５０μ
ｍ平方以下に小さくすることが可能となり、導電材料の
剥がれを防止することができる。このため、信顛性の高
い半導体装置が得られるものであり、特に高密度のＬＳ
Ｉ等に適用して好適ならしめるものである。
第１図は本発明の半導体装置の一例を示すポンディング
パッド部の断面図、第２図はその平面図、第３図は本発
明の半導体装置の他の例を示すポンディングパッド部の
断面図、第４図は従来の半導体装置の例を示すポンディ
ングパッド部の断面図である。 （１）は半導体基板、（２）は絶縁膜、（３）はポリサ
イド配線、（５）（７） （９）は層間絶縁膜、（６）
（８）（１０）はＡ２配線層、（１４）はポリサイド配
線層、（１６）は島領域、（４） （１３） （１７）
はポンディングパッド部である。
パッド部の断面図、第２図はその平面図、第３図は本発
明の半導体装置の他の例を示すポンディングパッド部の
断面図、第４図は従来の半導体装置の例を示すポンディ
ングパッド部の断面図である。 （１）は半導体基板、（２）は絶縁膜、（３）はポリサ
イド配線、（５）（７） （９）は層間絶縁膜、（６）
（８）（１０）はＡ２配線層、（１４）はポリサイド配
線層、（１６）は島領域、（４） （１３） （１７）
はポンディングパッド部である。
Claims (1)
- 【特許請求の範囲】 多層配線構造の電極を有する半導体装置において、 多層配線の層間絶縁膜に形成した接続孔内に導電材料が
埋め込まれ、 該埋め込まれた導電材料の位置が上下層でずれるように
した多層配線構造の電極を有して成る半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13500989A JPH031538A (ja) | 1989-05-29 | 1989-05-29 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13500989A JPH031538A (ja) | 1989-05-29 | 1989-05-29 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH031538A true JPH031538A (ja) | 1991-01-08 |
Family
ID=15141799
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP13500989A Pending JPH031538A (ja) | 1989-05-29 | 1989-05-29 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH031538A (ja) |
Cited By (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05267470A (ja) * | 1992-03-17 | 1993-10-15 | Fujitsu Ltd | 集積回路装置およびその製造方法 |
| JP2003282574A (ja) * | 2003-02-26 | 2003-10-03 | Mitsubishi Electric Corp | 半導体装置 |
| US6847124B2 (en) | 2002-06-04 | 2005-01-25 | Sharp Kabushiki Kaisha | Semiconductor device and fabrication method thereof |
| JP2005050963A (ja) * | 2003-07-31 | 2005-02-24 | Seiko Epson Corp | 半導体装置、電子デバイス、電子機器および半導体装置の製造方法 |
| JP2007012646A (ja) * | 2005-06-28 | 2007-01-18 | Rohm Co Ltd | 半導体集積回路装置 |
| DE102004004532B4 (de) * | 2003-01-30 | 2007-11-08 | Nec Electronics Corp., Kawasaki | Halbleitervorrichtung |
| JP2011109055A (ja) * | 2009-11-17 | 2011-06-02 | Taiwan Semiconductor Manufacturing Co Ltd | 半導体装置のパッド構造 |
| WO2012001915A1 (en) * | 2010-06-30 | 2012-01-05 | Canon Kabushiki Kaisha | Solid-state imaging apparatus and manufacturing method of solid-state imaging apparatus |
| JP2013518435A (ja) * | 2010-01-29 | 2013-05-20 | ザイリンクス インコーポレイテッド | 集積回路における相互接続レイアウトのための方法および装置 |
| JP2015501082A (ja) * | 2011-12-02 | 2015-01-08 | ザ・ボーイング・カンパニーＴｈｅＢｏｅｉｎｇ Ｃｏｍｐａｎｙ | 複数のベンゾシクロブテン層を基板に一体化する方法、及び関連する装置 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61234050A (ja) * | 1985-04-10 | 1986-10-18 | Sanyo Electric Co Ltd | 多層配線を有する半導体集積回路 |
| JPS62122238A (ja) * | 1985-11-22 | 1987-06-03 | Hitachi Ltd | 半導体装置 |
| JPS6312838B2 (ja) * | 1985-05-09 | 1988-03-22 | Honda Motor Co Ltd | |
| JPH01117344A (ja) * | 1987-10-30 | 1989-05-10 | Seiko Epson Corp | 半導体装置 |
-
1989
- 1989-05-29 JP JP13500989A patent/JPH031538A/ja active Pending
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61234050A (ja) * | 1985-04-10 | 1986-10-18 | Sanyo Electric Co Ltd | 多層配線を有する半導体集積回路 |
| JPS6312838B2 (ja) * | 1985-05-09 | 1988-03-22 | Honda Motor Co Ltd | |
| JPS62122238A (ja) * | 1985-11-22 | 1987-06-03 | Hitachi Ltd | 半導体装置 |
| JPH01117344A (ja) * | 1987-10-30 | 1989-05-10 | Seiko Epson Corp | 半導体装置 |
Cited By (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05267470A (ja) * | 1992-03-17 | 1993-10-15 | Fujitsu Ltd | 集積回路装置およびその製造方法 |
| US6847124B2 (en) | 2002-06-04 | 2005-01-25 | Sharp Kabushiki Kaisha | Semiconductor device and fabrication method thereof |
| DE102004004532B4 (de) * | 2003-01-30 | 2007-11-08 | Nec Electronics Corp., Kawasaki | Halbleitervorrichtung |
| US7397125B2 (en) | 2003-01-30 | 2008-07-08 | Nec Electronics Corporation | Semiconductor device with bonding pad support structure |
| US7714449B2 (en) | 2003-01-30 | 2010-05-11 | Nec Electronics Corporation | Semiconductor device with bonding pad support structure |
| JP2003282574A (ja) * | 2003-02-26 | 2003-10-03 | Mitsubishi Electric Corp | 半導体装置 |
| JP2005050963A (ja) * | 2003-07-31 | 2005-02-24 | Seiko Epson Corp | 半導体装置、電子デバイス、電子機器および半導体装置の製造方法 |
| JP2007012646A (ja) * | 2005-06-28 | 2007-01-18 | Rohm Co Ltd | 半導体集積回路装置 |
| JP2011109055A (ja) * | 2009-11-17 | 2011-06-02 | Taiwan Semiconductor Manufacturing Co Ltd | 半導体装置のパッド構造 |
| JP2013518435A (ja) * | 2010-01-29 | 2013-05-20 | ザイリンクス インコーポレイテッド | 集積回路における相互接続レイアウトのための方法および装置 |
| WO2012001915A1 (en) * | 2010-06-30 | 2012-01-05 | Canon Kabushiki Kaisha | Solid-state imaging apparatus and manufacturing method of solid-state imaging apparatus |
| JP2012033878A (ja) * | 2010-06-30 | 2012-02-16 | Canon Inc | 固体撮像装置および固体撮像装置の製造方法 |
| US8947566B2 (en) | 2010-06-30 | 2015-02-03 | Canon Kabushiki Kaisha | Solid-state imaging apparatus and manufacturing method of solid-state imaging apparatus |
| US9209220B2 (en) | 2010-06-30 | 2015-12-08 | Canon Kabushiki Kaisha | Solid-state imaging apparatus and manufacturing method of solid-state imaging apparatus |
| US9508775B2 (en) | 2010-06-30 | 2016-11-29 | Canon Kabushiki Kaisha | Solid-state imaging apparatus and manufacturing method of solid-state imaging apparatus |
| JP2015501082A (ja) * | 2011-12-02 | 2015-01-08 | ザ・ボーイング・カンパニーＴｈｅＢｏｅｉｎｇ Ｃｏｍｐａｎｙ | 複数のベンゾシクロブテン層を基板に一体化する方法、及び関連する装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5488542A (en) | MCM manufactured by using thin film multilevel interconnection technique | |
| US6028367A (en) | Bonds pads equipped with heat dissipating rings and method for forming | |
| JP2916326B2 (ja) | 半導体装置のパッド構造 | |
| JP3432284B2 (ja) | 半導体装置 | |
| US6181016B1 (en) | Bond-pad with a single anchoring structure | |
| US6313540B1 (en) | Electrode structure of semiconductor element | |
| JP4449824B2 (ja) | 半導体装置およびその実装構造 | |
| KR20010060374A (ko) | 기계적으로 로버스트 패드 인터페이스 및 방법 | |
| JPH1064945A (ja) | 半導体装置およびその製造方法 | |
| US6576970B2 (en) | Bonding pad structure of semiconductor device and method for fabricating the same | |
| JP2005236277A (ja) | 半導体集積回路 | |
| JPH031538A (ja) | 半導体装置 | |
| JP2001358169A (ja) | 半導体装置 | |
| TW407299B (en) | Semiconductor device and manufacture thereof | |
| US6020647A (en) | Composite metallization structures for improved post bonding reliability | |
| JP3106493B2 (ja) | 半導体装置 | |
| US6465890B1 (en) | Integrated circuit package having offset segmentation of package power and/or ground planes and methods for reducing delamination in integrated circuit packages | |
| JP3696706B2 (ja) | 半導体装置の電源線構造 | |
| TW200843063A (en) | Structure of semiconductor chip and package structure having semiconductor chip embedded therein | |
| JP2003218114A (ja) | 半導体装置及びその製造方法 | |
| US6703286B1 (en) | Metal bond pad for low-k inter metal dielectric | |
| JPH03108338A (ja) | 半導体集積回路装置 | |
| JP2004235586A (ja) | 半導体装置 | |
| JPH02106956A (ja) | 半導体装置及びその製造方法 | |
| JPS6325951A (ja) | 半導体装置 |