JP2001358169A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JP2001358169A JP2001358169A JP2000179299A JP2000179299A JP2001358169A JP 2001358169 A JP2001358169 A JP 2001358169A JP 2000179299 A JP2000179299 A JP 2000179299A JP 2000179299 A JP2000179299 A JP 2000179299A JP 2001358169 A JP2001358169 A JP 2001358169A
- Authority
- JP
- Japan
- Prior art keywords
- conductive
- pad
- semiconductor device
- pads
- plugs
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/02—Bonding areas ; Manufacturing methods related thereto
- H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/0212—Auxiliary members for bonding areas, e.g. spacers
- H01L2224/02122—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body
- H01L2224/02163—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body on the bonding area
- H01L2224/02165—Reinforcing structures
- H01L2224/02166—Collar structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/05001—Internal layers
- H01L2224/05075—Plural internal layers
- H01L2224/0508—Plural internal layers being stacked
- H01L2224/05085—Plural internal layers being stacked with additional elements, e.g. vias arrays, interposed between the stacked layers
- H01L2224/05089—Disposition of the additional element
- H01L2224/05093—Disposition of the additional element of a plurality of vias
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/05001—Internal layers
- H01L2224/05075—Plural internal layers
- H01L2224/0508—Plural internal layers being stacked
- H01L2224/05085—Plural internal layers being stacked with additional elements, e.g. vias arrays, interposed between the stacked layers
- H01L2224/05089—Disposition of the additional element
- H01L2224/05093—Disposition of the additional element of a plurality of vias
- H01L2224/05095—Disposition of the additional element of a plurality of vias at the periphery of the internal layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/05001—Internal layers
- H01L2224/05075—Plural internal layers
- H01L2224/0508—Plural internal layers being stacked
- H01L2224/05085—Plural internal layers being stacked with additional elements, e.g. vias arrays, interposed between the stacked layers
- H01L2224/05089—Disposition of the additional element
- H01L2224/05093—Disposition of the additional element of a plurality of vias
- H01L2224/05096—Uniform arrangement, i.e. array
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01004—Beryllium [Be]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01005—Boron [B]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01013—Aluminum [Al]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01029—Copper [Cu]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01033—Arsenic [As]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01074—Tungsten [W]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01082—Lead [Pb]
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Semiconductor Integrated Circuits (AREA)
- Wire Bonding (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
Abstract
(57)【要約】
【課題】 プロービングやワイヤボンディング時の応力
に対して、上層パッドが剥がれたり、パッド下部の層間
絶縁膜にクラックが発生したりすることのないようにし
て、半導体装置の信頼性を高める。 【解決手段】 層間絶縁膜１上に下層の導電性パッド２
を形成し、さらに層間絶縁膜３を挟んで上層の導電性パ
ッド４を形成し、上層と下層の導電性パッドは、複数個
の導電性プラグ５により接続される。この導電性プラグ
５は設計基準の最小間隔、あるいはそれに近い間隔で互
い違いに配置され、プロービング／ワイヤボンディング
時の圧力印加方向と垂直の方向には、導電性プラグ５が
直線状に整列しないよう配置されている。 【効果】 このような構成により、パッドの接着性を犠
牲にすることなくプロービングやワイヤボンディング時
の応力を分散させクラック発生を防止できる。
に対して、上層パッドが剥がれたり、パッド下部の層間
絶縁膜にクラックが発生したりすることのないようにし
て、半導体装置の信頼性を高める。 【解決手段】 層間絶縁膜１上に下層の導電性パッド２
を形成し、さらに層間絶縁膜３を挟んで上層の導電性パ
ッド４を形成し、上層と下層の導電性パッドは、複数個
の導電性プラグ５により接続される。この導電性プラグ
５は設計基準の最小間隔、あるいはそれに近い間隔で互
い違いに配置され、プロービング／ワイヤボンディング
時の圧力印加方向と垂直の方向には、導電性プラグ５が
直線状に整列しないよう配置されている。 【効果】 このような構成により、パッドの接着性を犠
牲にすることなくプロービングやワイヤボンディング時
の応力を分散させクラック発生を防止できる。
Description
【０００１】
【発明の属する技術分野】本発明は、半導体装置に関
し、特に、重なり合うように積層され相互に導電性プラ
グにて接続された導電性パッドを有する半導体装置に関
するものである。
し、特に、重なり合うように積層され相互に導電性プラ
グにて接続された導電性パッドを有する半導体装置に関
するものである。
【０００２】
【従来の技術】多層配線を用いる半導体装置では、開口
したビアホール内に高融点金属などの導体を埋め込んで
形成する導電性プラグが用いられる。このような導電性
プラグを用いた半導体装置では、上下２層以上の導電性
パッドが、複数の導電性プラグで接続されているような
多層構造のパッドが用いられる。通常、この導電性プラ
グは、設計基準の最小間隔、あるいはそれに近い間隔で
正方格子状に並べられ、プラグの数が最大になるように
配置される。このようにプラグの数を最大とすること
で、上下２層の導電性パッド間の接着強度が高まり、上
層の導電性パッドがワイヤボンディング時に剥れるのを
防ぐことができる。
したビアホール内に高融点金属などの導体を埋め込んで
形成する導電性プラグが用いられる。このような導電性
プラグを用いた半導体装置では、上下２層以上の導電性
パッドが、複数の導電性プラグで接続されているような
多層構造のパッドが用いられる。通常、この導電性プラ
グは、設計基準の最小間隔、あるいはそれに近い間隔で
正方格子状に並べられ、プラグの数が最大になるように
配置される。このようにプラグの数を最大とすること
で、上下２層の導電性パッド間の接着強度が高まり、上
層の導電性パッドがワイヤボンディング時に剥れるのを
防ぐことができる。
【０００３】図３（ａ）は従来のパッド構造を示す平面
図、図３（ｂ）は図３（ａ）のＡ−Ａ線に沿った断面図
である。これは、上下２層の導電性パッドを導電性プラ
グで接続したものである。ここで、平面図の図３（ａ）
では、導電性プラグ５は、導電性パッド４により実際に
は見えないが、説明の都合上見えるように描かれてい
る。層間絶縁膜１の上に下層の導電性パッド２が形成さ
れ、さらに層間絶縁膜３を挟んで上層の導電性パッド４
が形成されている。下層の導電性パッド２からは内部回
路に接続される配線２ａが引き出されている。下層の導
電性パッド２と上層の導電性パッド４は、複数個の導電
性プラグ５によって接続されている。ここで、導電性プ
ラグ５は設計基準の最小間隔あるいはそれに近い間隔で
正方格子状に導電性パッドの全面にわたって配置されて
いる。
図、図３（ｂ）は図３（ａ）のＡ−Ａ線に沿った断面図
である。これは、上下２層の導電性パッドを導電性プラ
グで接続したものである。ここで、平面図の図３（ａ）
では、導電性プラグ５は、導電性パッド４により実際に
は見えないが、説明の都合上見えるように描かれてい
る。層間絶縁膜１の上に下層の導電性パッド２が形成さ
れ、さらに層間絶縁膜３を挟んで上層の導電性パッド４
が形成されている。下層の導電性パッド２からは内部回
路に接続される配線２ａが引き出されている。下層の導
電性パッド２と上層の導電性パッド４は、複数個の導電
性プラグ５によって接続されている。ここで、導電性プ
ラグ５は設計基準の最小間隔あるいはそれに近い間隔で
正方格子状に導電性パッドの全面にわたって配置されて
いる。
【０００４】導電性パッド２、４はアルミニウムや銅な
どを主成分とする合金により形成される。また、導電性
プラグ５は、タングステンなどの高融点金属あるいは導
電性パッド２、４と同じアルミニウム、銅などを主成分
とする合金により形成される。層間絶縁膜１、３は、プ
ラズマＣＶＤ法によるシリコン酸化膜などから形成され
る。全体はパッシベーション膜６で覆われており、パッ
ドの上方のみが開口されている。なお、層間絶縁膜１よ
り下方の構造の図示は省略されている。なお、導電性パ
ッドを多層に配置してその間を導電性プラグにて接続す
る技術は、例えば特開２０００−１１４３０９号公報な
どにより公知になっている。
どを主成分とする合金により形成される。また、導電性
プラグ５は、タングステンなどの高融点金属あるいは導
電性パッド２、４と同じアルミニウム、銅などを主成分
とする合金により形成される。層間絶縁膜１、３は、プ
ラズマＣＶＤ法によるシリコン酸化膜などから形成され
る。全体はパッシベーション膜６で覆われており、パッ
ドの上方のみが開口されている。なお、層間絶縁膜１よ
り下方の構造の図示は省略されている。なお、導電性パ
ッドを多層に配置してその間を導電性プラグにて接続す
る技術は、例えば特開２０００−１１４３０９号公報な
どにより公知になっている。
【０００５】ウェハ状態での製造工程が完了した後、テ
ストのためにパッドはプローブにより探針される。ま
た、個々のチップに分離されアイランド上にダイボンデ
ィングされた後、パッド上にはワイヤがボンディングさ
れる。プロービングはパッドに対し斜め上方から行われ
またワイヤボンディング時にはツールに超音波振動が印
加される。而して、図３のパッド構造では、プロービン
グあるいはワイヤボンディング時のストレスのために、
パッド下方にクラックが発生しやすい。図４は、図３の
パッドにプロービングあるいはワイヤボンディングを行
った結果、導電性パッド４のストレス印加部分の下方に
クラック９が生じた様子を描いたものである。なお、図
４において、プロービング時およびワイヤボンディング
時の圧力の印加方向を矢印にて示す。この問題を解決す
るために、図５や図６に示すようなパッド構造が提案さ
れている。図５、図６は、いずれもクラックの発生を防
ぐために考案された従来のパッド構造である。図３の構
造と異なる点は、上層の導電性パッド４のストレス印加
部分の下には下層導電性パッドおよび導電性プラグは存
在せず、引き出し配線７ａ付近、あるいは上層導電性パ
ッドの周辺部にのみ下層導電性パッド７および導電性プ
ラグ８が配置されていることである。
ストのためにパッドはプローブにより探針される。ま
た、個々のチップに分離されアイランド上にダイボンデ
ィングされた後、パッド上にはワイヤがボンディングさ
れる。プロービングはパッドに対し斜め上方から行われ
またワイヤボンディング時にはツールに超音波振動が印
加される。而して、図３のパッド構造では、プロービン
グあるいはワイヤボンディング時のストレスのために、
パッド下方にクラックが発生しやすい。図４は、図３の
パッドにプロービングあるいはワイヤボンディングを行
った結果、導電性パッド４のストレス印加部分の下方に
クラック９が生じた様子を描いたものである。なお、図
４において、プロービング時およびワイヤボンディング
時の圧力の印加方向を矢印にて示す。この問題を解決す
るために、図５や図６に示すようなパッド構造が提案さ
れている。図５、図６は、いずれもクラックの発生を防
ぐために考案された従来のパッド構造である。図３の構
造と異なる点は、上層の導電性パッド４のストレス印加
部分の下には下層導電性パッドおよび導電性プラグは存
在せず、引き出し配線７ａ付近、あるいは上層導電性パ
ッドの周辺部にのみ下層導電性パッド７および導電性プ
ラグ８が配置されていることである。
【０００６】
【発明が解決しようとする課題】図３のパッド構造は、
ワイヤボンディング工程における上層パッドの剥れに対
する耐性は高い反面、プロービングやワイヤボンディン
グ時、パッド下部の層間絶縁膜にクラックが発生しやす
い。これに対し、図５や図６のパッド構造では、プロー
ビングやワイヤボンディング時のクラックを防ぐことが
できる代わりに、上下２層の導電性パッドを接続する接
着強度が小さいため、ワイヤボンディング工程において
上層導電性パッドが剥れてしまう可能性がある。なお、
導電性パッド一層のみからなるパッド構造では、導電性
パッドの剥れに対する強度は十分ではない。
ワイヤボンディング工程における上層パッドの剥れに対
する耐性は高い反面、プロービングやワイヤボンディン
グ時、パッド下部の層間絶縁膜にクラックが発生しやす
い。これに対し、図５や図６のパッド構造では、プロー
ビングやワイヤボンディング時のクラックを防ぐことが
できる代わりに、上下２層の導電性パッドを接続する接
着強度が小さいため、ワイヤボンディング工程において
上層導電性パッドが剥れてしまう可能性がある。なお、
導電性パッド一層のみからなるパッド構造では、導電性
パッドの剥れに対する強度は十分ではない。
【０００７】本発明の課題は、上述した従来技術の問題
点を解決することであって、その目的は、ワイヤボンデ
ィング工程における上層パッドの剥れに対する高い耐性
を維持するとともに、プロービング時やワイヤボンディ
ング時にパッド下部の層間絶縁膜にクラックが発生しに
くくすることである。
点を解決することであって、その目的は、ワイヤボンデ
ィング工程における上層パッドの剥れに対する高い耐性
を維持するとともに、プロービング時やワイヤボンディ
ング時にパッド下部の層間絶縁膜にクラックが発生しに
くくすることである。
【０００８】
【課題を解決するための手段】上記の目的を達成するた
め、本発明によれば、最上層の導電性パッドとその下層
の導電性パッドとが、層間絶縁膜を介して積層され、両
導電性パッド間が前記層間絶縁膜を貫通する複数の導電
性プラグにて接続されている半導体装置であって、前記
導電性プラグが、パッドに印加される圧力の印加方向と
垂直の方向には直線状に整列しないよう配置されている
ことを特徴とする半導体装置、が提供される。
め、本発明によれば、最上層の導電性パッドとその下層
の導電性パッドとが、層間絶縁膜を介して積層され、両
導電性パッド間が前記層間絶縁膜を貫通する複数の導電
性プラグにて接続されている半導体装置であって、前記
導電性プラグが、パッドに印加される圧力の印加方向と
垂直の方向には直線状に整列しないよう配置されている
ことを特徴とする半導体装置、が提供される。
【０００９】
【発明の実施の形態】次に、図面を参照して本発明の実
施の形態について実施例に即して詳細に説明する。図１
（ａ）は本発明の第１の実施例のパッド構造を示す平面
図、図１（ｂ）は図１（ａ）のＡ−Ａ線に沿った断面図
である。図１において図３に示した従来例の部分と同等
の部分には同じ参照番号が付せられているので重複する
説明は省略する。本実施例の図３に示した従来例と相違
する点は、導電性プラグ５が通常の正方格子状のアレイ
ではなく、互い違いに配置されている点である。すなわ
ち、本実施例においては、プロービング／ワイヤボンデ
ィング時の圧力印加方向と垂直の方向には、導電性プラ
グ５が直線状に整列しないよう配置されている。
施の形態について実施例に即して詳細に説明する。図１
（ａ）は本発明の第１の実施例のパッド構造を示す平面
図、図１（ｂ）は図１（ａ）のＡ−Ａ線に沿った断面図
である。図１において図３に示した従来例の部分と同等
の部分には同じ参照番号が付せられているので重複する
説明は省略する。本実施例の図３に示した従来例と相違
する点は、導電性プラグ５が通常の正方格子状のアレイ
ではなく、互い違いに配置されている点である。すなわ
ち、本実施例においては、プロービング／ワイヤボンデ
ィング時の圧力印加方向と垂直の方向には、導電性プラ
グ５が直線状に整列しないよう配置されている。
【００１０】次に、本発明のパッドの製造方法について
説明する。図示の省略された半導体基板上に層間絶縁膜
１を形成した後、スパッタリング法などによって下層導
電性パッドとなる金属膜（アルミニウム合金またはや銅
合金など）を厚さ０．５〜１．０μｍに全面に堆積す
る。次に、堆積した金属膜をフォトリソグラフィおよび
エッチングにより加工し、導電性パッド２およびこれに
連なる配線２ａを形成する。次に、プラズマＣＶＤ法な
どにより全面に層間絶縁膜３（シリコン酸化膜）を膜厚
１．３μｍ程度に堆積し、ＣＭＰにより表面を平坦化し
てパッド上での膜厚を１μｍ程度にする。その後、フォ
トリソグラフィおよびエッチングにより導電性プラグ形
成のためのビアホールを形成する。
説明する。図示の省略された半導体基板上に層間絶縁膜
１を形成した後、スパッタリング法などによって下層導
電性パッドとなる金属膜（アルミニウム合金またはや銅
合金など）を厚さ０．５〜１．０μｍに全面に堆積す
る。次に、堆積した金属膜をフォトリソグラフィおよび
エッチングにより加工し、導電性パッド２およびこれに
連なる配線２ａを形成する。次に、プラズマＣＶＤ法な
どにより全面に層間絶縁膜３（シリコン酸化膜）を膜厚
１．３μｍ程度に堆積し、ＣＭＰにより表面を平坦化し
てパッド上での膜厚を１μｍ程度にする。その後、フォ
トリソグラフィおよびエッチングにより導電性プラグ形
成のためのビアホールを形成する。
【００１１】このビアホール内に、ＣＶＤ法などによっ
て高融点金属（タングステン）などを埋め込み、導電性
プラグ５（０．５×０．５μｍ2 程度）を形成する。次
に、スパッタリング法などによって、上層導電性パッド
となる金属膜（アルミニウム合金や銅合金など）を全面
に膜厚０．５〜１μｍ程度に堆積し、フォトリソグラフ
ィおよびエッチングにより加工して、導電性パッド４
（１００×１００μｍ2程度）を形成する。次に、ＣＶ
Ｄ法などによって、シリコン酸化膜、シリコン窒化膜や
ポリイミドなどからなる、パッシベーション膜６を全面
に形成し、フォトリソグラフィおよびエッチングによ
り、導電性パッド４の上部分のみを開口する。
て高融点金属（タングステン）などを埋め込み、導電性
プラグ５（０．５×０．５μｍ2 程度）を形成する。次
に、スパッタリング法などによって、上層導電性パッド
となる金属膜（アルミニウム合金や銅合金など）を全面
に膜厚０．５〜１μｍ程度に堆積し、フォトリソグラフ
ィおよびエッチングにより加工して、導電性パッド４
（１００×１００μｍ2程度）を形成する。次に、ＣＶ
Ｄ法などによって、シリコン酸化膜、シリコン窒化膜や
ポリイミドなどからなる、パッシベーション膜６を全面
に形成し、フォトリソグラフィおよびエッチングによ
り、導電性パッド４の上部分のみを開口する。
【００１２】上述の従来例で説明したように、ウェハテ
ストのプロービングや組立工程におけるワイヤボンディ
ング等で、上層の導電性パッドに横方向に圧力が加わる
と、間に挟まれている層間絶縁膜３に機械的ストレスが
加わり、クラックが発生する。このクラックは、プロー
ビング／ワイヤボンディング時の圧力印加方向と垂直方
向に走るように発生する。場合によっては、クラックが
導電性パッド２の下方の層間絶縁膜１まで達することが
ある。
ストのプロービングや組立工程におけるワイヤボンディ
ング等で、上層の導電性パッドに横方向に圧力が加わる
と、間に挟まれている層間絶縁膜３に機械的ストレスが
加わり、クラックが発生する。このクラックは、プロー
ビング／ワイヤボンディング時の圧力印加方向と垂直方
向に走るように発生する。場合によっては、クラックが
導電性パッド２の下方の層間絶縁膜１まで達することが
ある。
【００１３】本発明のパッド構造では、圧力印加方向と
垂直の方向に導電性プラグ５が整列していないために、
直線的に走るクラックは発生しにくくなる。また、パッ
ド全面に導電性プラグを敷き詰めて上下の導電性パッド
を接続しているため、ワイヤボンディング時の導電性パ
ッドの剥れに対しても十分な強度を有する。なお、本実
施例では導電性プラグ５が正方形の場合について説明し
ているが、円形でもかまわない。
垂直の方向に導電性プラグ５が整列していないために、
直線的に走るクラックは発生しにくくなる。また、パッ
ド全面に導電性プラグを敷き詰めて上下の導電性パッド
を接続しているため、ワイヤボンディング時の導電性パ
ッドの剥れに対しても十分な強度を有する。なお、本実
施例では導電性プラグ５が正方形の場合について説明し
ているが、円形でもかまわない。
【００１４】図２（ａ）は本発明の第２の実施例のパッ
ド構造を示す平面図、図２（ｂ）は図２（ａ）のＡ−Ａ
線に沿った断面図である。図２において図１に示した第
１の実施例の部分と同等の部分には同じ参照番号が付せ
られているので重複する説明は省略する。本実施例の図
１に示した実施例と相違する点は、導電性プラグが正方
形（または円形）ではなく矩形（または楕円形）になっ
ている点である。そして、導電性プラグ間の圧力印加方
向の間隙は、隣接する列の導電性プラグ間に完全に挟ま
れる。このような構造を有することにより、プロービン
グ／ワイヤボンディング時の圧力印加方向と垂直に走る
ようなクラックの発生がさらに抑制される。以上、好ま
しい実施例について説明したが、本発明は、これら実施
例に限定されるものではなく、本発明の要旨を逸脱する
ことのない範囲内において適宜の変更が可能なものであ
る。例えば、導電性パッドの形状を矩形と正方形の組み
合わせで構成してもよいし、また他の組み合わせでも可
能である。さらに本発明では、導電性パッドが２層構造
の場合について説明したが、３層構造でも適用が可能で
ある。
ド構造を示す平面図、図２（ｂ）は図２（ａ）のＡ−Ａ
線に沿った断面図である。図２において図１に示した第
１の実施例の部分と同等の部分には同じ参照番号が付せ
られているので重複する説明は省略する。本実施例の図
１に示した実施例と相違する点は、導電性プラグが正方
形（または円形）ではなく矩形（または楕円形）になっ
ている点である。そして、導電性プラグ間の圧力印加方
向の間隙は、隣接する列の導電性プラグ間に完全に挟ま
れる。このような構造を有することにより、プロービン
グ／ワイヤボンディング時の圧力印加方向と垂直に走る
ようなクラックの発生がさらに抑制される。以上、好ま
しい実施例について説明したが、本発明は、これら実施
例に限定されるものではなく、本発明の要旨を逸脱する
ことのない範囲内において適宜の変更が可能なものであ
る。例えば、導電性パッドの形状を矩形と正方形の組み
合わせで構成してもよいし、また他の組み合わせでも可
能である。さらに本発明では、導電性パッドが２層構造
の場合について説明したが、３層構造でも適用が可能で
ある。
【００１５】
【発明の効果】以上説明したように、本発明による半導
体装置のパッド構造は、導電性パッド間を接続する導電
性プラグが直線上に整列することのないように配置した
ものであるので、ワイヤボンディング時の導電性パッド
の剥れに対する耐性を維持しつつ、プロービング／ワイ
ヤボンディング時に導電性パッド下の層間絶縁膜にクラ
ックが発生することがないようにすることができる。
体装置のパッド構造は、導電性パッド間を接続する導電
性プラグが直線上に整列することのないように配置した
ものであるので、ワイヤボンディング時の導電性パッド
の剥れに対する耐性を維持しつつ、プロービング／ワイ
ヤボンディング時に導電性パッド下の層間絶縁膜にクラ
ックが発生することがないようにすることができる。
【図面の簡単な説明】
【図１】 本発明の第１の実施例を示す平面図と断面
図。
図。
【図２】 本発明の第２の実施例を示す平面図と断面
図。
図。
【図３】 第１の従来例の平面図と断面図。
【図４】 第１の従来例におけるクラック発生状況を示
す平面図と断面図。
す平面図と断面図。
【図５】 第２の従来例の平面図と断面図。
【図６】 第３の従来例の平面図と断面図。
１、３ 層間絶縁膜 ２、４ 導電性パッド ２ａ 配線 ５、８ 導電性プラグ ６ パッシベーション膜 ７ 下層導電性パッド ７ａ 引き出し配線 ９ クラック
Claims (8)
- 【請求項１】 最上層の導電性パッドとその下層の導電
性パッドとが、層間絶縁膜を介して積層され、両導電性
パッド間が前記層間絶縁膜を貫通する複数の導電性プラ
グにて接続されている半導体装置において、前記導電性
プラグが互い違いに配置されていることを特徴とする半
導体装置。 - 【請求項２】 前記導電性プラグが、パッドに印加され
る圧力の印加方向と垂直の方向には直線状に整列しない
よう配置されていることを特徴とする請求項１記載の半
導体装置。 - 【請求項３】 最上層の導電性パッドとその下層の導電
性パッドとが、層間絶縁膜を介して積層され、両導電性
パッド間が前記層間絶縁膜を貫通する複数の導電性プラ
グにて接続されている半導体装置において、前記導電性
プラグが、前記最上層の導電性パッドに印加される圧力
の印加方向と垂直方向に隣接する前記導電性プラグの列
同士では導電性プラグ間の間隙を隣接列の導電性プラグ
が塞ぐように、配置されていることを特徴とする半導体
装置。 - 【請求項４】 前記導電性プラグが設計基準の最小間隔
あるいはそれに近い間隔で配置されていることを特徴と
する請求項１〜３の何れかに記載の半導体装置。 - 【請求項５】 前記導電性プラグの平面形状が、正方
形、矩形、円形または楕円形の中のいずれかであること
を特徴とする請求項１〜４の何れかに記載の半導体装
置。 - 【請求項６】 前記導電性プラグは、前記導電性パッド
のほぼ全面にわたって一様に敷き詰められていることを
特徴とする請求項１〜５の何れかに記載の半導体装置。 - 【請求項７】 前記下層の導電性パッドの下層に１乃至
複数層の導電性パッドが形成されており、それらの導電
性パッド間が複数個の導電性プラグにより接続されてい
ることを特徴とする請求項１〜６の何れかに記載の半導
体装置。 - 【請求項８】 表面が、前記最上層の導電性パッド上に
開口を有するパッシベーション膜により被覆されている
ことを特徴とする請求項１〜７の何れかに記載の半導体
装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000179299A JP2001358169A (ja) | 2000-06-15 | 2000-06-15 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000179299A JP2001358169A (ja) | 2000-06-15 | 2000-06-15 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2001358169A true JP2001358169A (ja) | 2001-12-26 |
Family
ID=18680592
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000179299A Pending JP2001358169A (ja) | 2000-06-15 | 2000-06-15 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2001358169A (ja) |
Cited By (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002324798A (ja) * | 2001-04-25 | 2002-11-08 | Nissan Motor Co Ltd | 電極構造 |
| KR20030067041A (ko) * | 2002-02-06 | 2003-08-14 | 삼성전자주식회사 | 본딩패드를 구비하는 반도체 소자 |
| US6653729B2 (en) | 2000-09-29 | 2003-11-25 | Nec Electronics Corporation | Semiconductor device and test method for manufacturing same |
| KR100437460B1 (ko) * | 2001-12-03 | 2004-06-23 | 삼성전자주식회사 | 본딩패드들을 갖는 반도체소자 및 그 제조방법 |
| US6762499B2 (en) | 2002-07-25 | 2004-07-13 | Nec Electronics Corporation | Semiconductor integrated device |
| EP1548815A4 (en) * | 2002-08-30 | 2005-09-28 | Fujitsu Ltd | SEMICONDUCTOR DEVICE AND METHOD FOR MANUFACTURING THE SAME |
| JP2007266637A (ja) * | 2007-07-09 | 2007-10-11 | Yamaha Corp | 電子デバイス |
| JP2007288150A (ja) * | 2006-03-22 | 2007-11-01 | Fujikura Ltd | 配線基板及びその製造方法 |
| US7298051B2 (en) | 2005-05-30 | 2007-11-20 | Fujitsu Limited | Semiconductor element and manufacturing method thereof |
| US7397125B2 (en) | 2003-01-30 | 2008-07-08 | Nec Electronics Corporation | Semiconductor device with bonding pad support structure |
| KR100892338B1 (ko) * | 2007-10-31 | 2009-04-08 | 주식회사 하이닉스반도체 | 반도체 소자 |
| US7692315B2 (en) | 2002-08-30 | 2010-04-06 | Fujitsu Microelectronics Limited | Semiconductor device and method for manufacturing the same |
| US7808115B2 (en) * | 2004-05-03 | 2010-10-05 | Broadcom Corporation | Test circuit under pad |
-
2000
- 2000-06-15 JP JP2000179299A patent/JP2001358169A/ja active Pending
Cited By (19)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6815325B2 (en) | 2000-09-29 | 2004-11-09 | Nec Electronics Corporation | Semiconductor device and test method for manufacturing same |
| US6653729B2 (en) | 2000-09-29 | 2003-11-25 | Nec Electronics Corporation | Semiconductor device and test method for manufacturing same |
| JP2002324798A (ja) * | 2001-04-25 | 2002-11-08 | Nissan Motor Co Ltd | 電極構造 |
| KR100437460B1 (ko) * | 2001-12-03 | 2004-06-23 | 삼성전자주식회사 | 본딩패드들을 갖는 반도체소자 및 그 제조방법 |
| KR20030067041A (ko) * | 2002-02-06 | 2003-08-14 | 삼성전자주식회사 | 본딩패드를 구비하는 반도체 소자 |
| US6762499B2 (en) | 2002-07-25 | 2004-07-13 | Nec Electronics Corporation | Semiconductor integrated device |
| EP1548815A4 (en) * | 2002-08-30 | 2005-09-28 | Fujitsu Ltd | SEMICONDUCTOR DEVICE AND METHOD FOR MANUFACTURING THE SAME |
| US8089162B2 (en) | 2002-08-30 | 2012-01-03 | Fujitsu Semiconductor Limited | Semiconductor device and method for manufacturing the same |
| US8034703B2 (en) | 2002-08-30 | 2011-10-11 | Fujitsu Semiconductor Limited | Semiconductor device and method for manufacturing the same |
| US7692315B2 (en) | 2002-08-30 | 2010-04-06 | Fujitsu Microelectronics Limited | Semiconductor device and method for manufacturing the same |
| EP2204843A3 (en) * | 2002-08-30 | 2010-07-21 | Fujitsu Microelectronics Limited | Semiconductor device and its manufacturing method |
| US7397125B2 (en) | 2003-01-30 | 2008-07-08 | Nec Electronics Corporation | Semiconductor device with bonding pad support structure |
| US7714449B2 (en) | 2003-01-30 | 2010-05-11 | Nec Electronics Corporation | Semiconductor device with bonding pad support structure |
| US7808115B2 (en) * | 2004-05-03 | 2010-10-05 | Broadcom Corporation | Test circuit under pad |
| US7298051B2 (en) | 2005-05-30 | 2007-11-20 | Fujitsu Limited | Semiconductor element and manufacturing method thereof |
| US7446029B2 (en) | 2005-05-30 | 2008-11-04 | Fujitsu Limited | Semiconductor element and manufacturing method thereof |
| JP2007288150A (ja) * | 2006-03-22 | 2007-11-01 | Fujikura Ltd | 配線基板及びその製造方法 |
| JP2007266637A (ja) * | 2007-07-09 | 2007-10-11 | Yamaha Corp | 電子デバイス |
| KR100892338B1 (ko) * | 2007-10-31 | 2009-04-08 | 주식회사 하이닉스반도체 | 반도체 소자 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5923088A (en) | Bond pad structure for the via plug process | |
| TW511200B (en) | Semiconductor device and manufacturing method thereof | |
| US6313540B1 (en) | Electrode structure of semiconductor element | |
| JP4136053B2 (ja) | 多層パッドを具備した半導体素子及びその製造方法 | |
| TW456011B (en) | Improved bond-pad with pad edge strengthening structure and single achoring structure | |
| JPH0817859A (ja) | 半導体装置 | |
| CN102668047B (zh) | 半导体装置 | |
| JP2002110731A (ja) | 半導体装置とその製造方法 | |
| JP2001358169A (ja) | 半導体装置 | |
| WO2009042447A1 (en) | A bonding pad structure allowing wire bonding over an active area in a semiconductor die and method of manufacturing same | |
| KR19990052264A (ko) | 다층 패드를 구비한 반도체 소자 및 그 제조방법 | |
| JP2964999B2 (ja) | 半導体装置及びその製造方法 | |
| JP2002222811A (ja) | 半導体装置およびその製造方法 | |
| JPH031538A (ja) | 半導体装置 | |
| US6762499B2 (en) | Semiconductor integrated device | |
| KR20100070633A (ko) | 반도체 소자의 본딩 패드 구조 및 그의 제조방법 | |
| CN1988144A (zh) | 半导体器件 | |
| JP5922331B2 (ja) | 半導体装置の配線構造及びその製造方法 | |
| JP4021376B2 (ja) | パッド構造 | |
| JP3996045B2 (ja) | 半導体装置 | |
| TWI831615B (zh) | 功率晶片封裝結構 | |
| KR20000009043A (ko) | 다층 패드를 구비한 반도체 소자 및 그 제조방법 | |
| US8330190B2 (en) | Semiconductor device | |
| TWI762597B (zh) | 接合墊結構及接合墊結構的製作方法 | |
| TW587317B (en) | Construction and manufacturing of a chip package |