JP2002324798A - 電極構造 - Google Patents

電極構造

Info

Publication number
JP2002324798A
JP2002324798A JP2001127110A JP2001127110A JP2002324798A JP 2002324798 A JP2002324798 A JP 2002324798A JP 2001127110 A JP2001127110 A JP 2001127110A JP 2001127110 A JP2001127110 A JP 2001127110A JP 2002324798 A JP2002324798 A JP 2002324798A
Authority
JP
Japan
Prior art keywords
electrode
lower electrode
insulating film
metal wire
ultrasonic
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2001127110A
Other languages
English (en)
Inventor
Tetsuya Hayashi
林　　哲也
Yoshinori Murakami
善則 村上
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nissan Motor Co Ltd
Original Assignee
Nissan Motor Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nissan Motor Co Ltd filed Critical Nissan Motor Co Ltd
Priority to JP2001127110A priority Critical patent/JP2002324798A/ja
Publication of JP2002324798A publication Critical patent/JP2002324798A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05553—Shape in top view being rectangular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05556—Shape in side view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/485—Material
    • H01L2224/48505—Material at the bonding interface
    • H01L2224/48699—Principal constituent of the connecting portion of the wire connector being Aluminium (Al)
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/852—Applying energy for connecting
    • H01L2224/85201—Compression bonding
    • H01L2224/85205—Ultrasonic bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/852—Applying energy for connecting
    • H01L2224/85201—Compression bonding
    • H01L2224/85205—Ultrasonic bonding
    • H01L2224/85206—Direction of oscillation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Wire Bonding (AREA)

Abstract

(57)【要約】 【課題】超音波ワイヤボンディング法で金属製ワイヤを
電極に溶接する際に超音波振動による絶縁膜への影響が
生じにくい電極構造を提供する。 【解決手段】半導体装置上の一主面に下層電極１、２を
複数個有し、下層電極は帯状に並んでおり、絶縁膜を介
して下層電極間をまたいでいる金属製の上層電極３を有
し、上層電極には金属製ワイヤ５が超音波ボンディング
法によって溶接される電極構造において、金属製ワイヤ
をボンディングする際における、少なくとも金属製ワイ
ヤの溶接部６直下における超音波の振動ベクトルの方向
８と、下層電極の輪郭線７の一部または全部とが斜めま
たは平行をなすべく構成されている電極構造。振動ベク
トルの方向と下層電極の輪郭線が斜めに交差しているた
め、下層電極の輪郭線に沿って伸びている絶縁膜にとっ
て、ストレスを受け易い方向の超音波振動成分が小さく
なるため、ストレスを受け難くなる。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、例えばＩＣチップ
やトランジスタチップ等の半導体装置における電極構造
に関する。
【０００２】
【従来の技術】本発明の背景となる従来技術として、一
般的な２層電極構造の表面図を図８に示す。また、図８
中のＤ−Ｄ’間に沿った断面構造を図９に示す。図８、
図９において、２１は第１の下層電極、２２は第２の下
層電極、２３は上層電極であり、本従来例においては、
例えばアルミなどの材料から成っている。第１の下層電
極２１と第２の下層電極２２は交互にストライプ状に形
成されており、矢印２７は第１の下層電極２１並びに第
２の下層電極２２の輪郭線が伸びている方向を示してい
る。また、図９に示すように、第１の下層電極２１並び
に第２の下層電極２２は、例えばシリコンからなるＩＣ
やトランジスタなどの半導体装置２９上に層間絶縁膜３
０を介して形成されている。図９中では、層間絶縁膜３
０は半導体装置２９と下層電極間とを完全に分離してい
る例を示しているが、半導体装置２９と下層電極間がと
ころどころコンタクトしていてもよい。そして、第１の
下層電極２１並びに第２の下層電極２２の幅、厚みおよ
びピッチ等は半導体装置２９の単位セルサイズや電流定
格によって決められている。また、第１の下層電極２
１、第２の下層電極２２並びに第１の上層電極２３のそ
れぞれの間隙には絶縁膜２４が形成されており、それぞ
れの電極同士を絶縁している。図９中に示すように、絶
縁膜２４は第１の下層電極２１と第２の下層電極２２の
間の溝を埋めるべく塀のようになっている部分と、２つ
の下層電極を覆うべく天板のようになっている部分とで
構成されている。また、図８中で、２５は外部端子との
接続用の金属製ワイヤであり、例えばアルミワイヤなど
である。この金属製ワイヤ２５は、超音波ボンディング
法によって、ワイヤボンディング部２６において上層電
極２３と溶接されている。つまり、金属製ワイヤ２５は
半導体装置２９が形成された素子上の上層電極２３とボ
ンディングされている。なお、超音波ボンディング法と
は、金属製ワイヤ２５を上層電極２３側に押さえつけな
がら、金属製ワイヤ２５の上から超音波振動を与え、両
者の接触面を溶接する方法で、矢印２８は超音波の振動
ベクトルの方向を示している。
【０００３】
【発明が解決しようとする課題】上記の従来技術におい
ては、ワイヤボンディング時に上記電極構造に印加され
る超音波の振動ベクトルの方向２８と下層電極の縁が伸
びる方向２７とがほぼ直交するようにワイヤボンディン
グがなされている。つまり、下層電極の輪郭線に沿って
塀のように形成されている絶縁膜２４に対して、それと
ほぼ直交するように、ワイヤボンディング時の超音波振
動が印加される。そのため、絶縁膜２４はストレスを受
け易い方向に揺り動かされるので、ボンディング部分２
６直下の絶縁膜２４は超音波振動によって影響を受けや
すい。このような超音波振動による影響に対して、下層
電極間もしくは下層電極と上層電極間で構造を保持し強
度と絶縁信頼性を保持するために、従来は下層電極間の
スペースを広くしたり絶縁膜の厚さを大きくする等の必
要があり、そのためＩＣチップやトランジスタチップの
設計自由度が小さくなるという問題があった。
【０００４】本発明は上記のごとき従来技術の問題を解
決するためになされたものであり、超音波ワイヤボンデ
ィング法で金属製ワイヤを上層電極に溶接する際に、超
音波振動による絶縁膜への影響が生じにくい電極構造を
提供することを目的とする。
【０００５】
【課題を解決するための手段】上記の目的を達成するた
め、本発明においては特許請求の範囲に記載するような
構成をとる。すなわち、請求項１に記載の発明において
は、例えばＩＣチップもしくはトランジスタチップなど
の半導体装置上の一主面に臨んで、一種もしくは複数種
の下層電極を複数個有し、前記下層電極は帯状を成して
並んでおり、絶縁膜を介して前記下層電極間をまたいで
いる金属製の上層電極を有し、前記上層電極には金属製
ワイヤが超音波ボンディング法によって溶接されてい
る。さらに、少なくとも前記ワイヤの溶接部直下におい
て、前記ワイヤをボンディングする際の超音波の振動ベ
クトルの方向と、前記下層電極の輪郭線の一部もしくは
全部とが斜めもしくは平行をなすべく構成されている。
このような構成による作用について説明する。前記上層
電極上に前記金属製ワイヤを前記超音波ワイヤボンディ
ング法で溶接する際には、前記下層電極の輪郭線に沿っ
て形成されている前記絶縁膜に超音波振動が加わる。し
かし、前記振動ベクトルの方向と前記下層電極の輪郭線
が斜めに交差しているため、前記下層電極の輪郭線に沿
って伸びている前記絶縁膜にとって、ストレスを受け易
い方向の超音波振動成分が小さくなるため、前記絶縁膜
はストレスを受け難くなる。
【０００６】次に、請求項２に記載の発明においては、
前記請求項１に記載の電極構造において、前記上層電極
の輪郭線が前記振動ベクトルの方向と平行に帯状をなし
ている構成とする。ただし、この場合には前記下層電極
の輪郭線が前記上層電極の輪郭線と斜めになるように配
置する。このような構成による作用について説明する。
前記上層電極を前記振動ベクトルの方向と平行な帯状と
することで、前記金属製ワイヤを１本ボンディングする
のに最低必要な前記上層電極のエリアを効率よく区分け
している。つまり、ある一定面積の前記半導体装置上に
より多くの前記金属製ワイヤを効率よくボンディングし
ている。そして下層電極の輪郭線が前記上層電極の輪郭
線と斜めになるように配置されていれば、上層電極が振
動ベクトルの方向と平行な帯状であっても下層電極の輪
郭線は振動ベクトルの方向とは斜めになるので、請求項
１と同様に、絶縁膜はストレスを受け難くなる。
【０００７】次に、請求項３に記載の発明においては、
請求項１または請求項２に記載の電極構造において、前
記下層電極の輪郭線の一部または全部が鋸刃状を成して
いる構成とする。このような構成による作用について説
明する。下層電極の輪郭線を鋸刃状にすることにより、
下層電極の輪郭線の伸びる方向と振動ベクトルの方向が
斜めに交わることになるので、前記絶縁膜はストレスを
受け難い。さらに、前記下層電極が伸びている方向と前
記上層電極の帯が伸びる方向はほぼ直交しているため、
前記下層電極の形状のみの変更で前記作用が得られてい
る。
【０００８】
【発明の効果】請求項１によれば、下層電極の輪郭線に
沿って形成された絶縁膜に対する振動ベクトルの直交成
分が小さくなるため、ワイヤボンディング時に絶縁膜は
影響を受けにくくなり、したがって下層電極間のスペー
スを広くしたり絶縁膜の厚さを大きくする等の必要がな
くなるので、電極設計の設計自由度が高まる。また、請
求項２によれば、請求項１の効果に加えて、金属製ワイ
ヤを打つのに必要な上層電極の面積を効率よく確保する
ことができるため、単位面積当たりに打てる金属製ワイ
ヤ本数が増加し、ワイヤボンディング実装密度が向上す
る。また、請求項３によれば、請求項１または請求項２
の効果に加えて、下層電極の形状を変更するだけで前記
効果が得られるため、半導体装置および上層電極の形状
を変えることなく容易に実現することができる。
【０００９】
【発明の実施の形態】以下、本発明の実施の形態を実施
例に基づいて詳細に説明する。 （第１の実施例）図１および図２は、本発明の第１の実
施例を示す図であり、図１は表面図、図２は図１中のＡ
−Ａ’間に沿った断面図を示している。図１中、番号１
は第１の下層電極、２は第２の下層電極、３は上層電極
であり、本発明の実施例においては、例えばアルミなど
の材料から成っている。第１の下層電極１と第２の下層
電極２はストライプ状に形成されて交互に配列されてお
り、矢印７は第１の下層電極１並びに第２の下層電極２
の輪郭線が伸びている方向を示している。
【００１０】また、図２に示すように、第１の下層電極
１並びに第２の下層電極２は、例えばシリコンからなる
ＩＣやトランジスタなどの半導体装置９上に層間絶縁膜
１０を挟んで形成されている。図２中では、層間絶縁膜
１０は半導体装置９と下層電極間とを完全に分離してい
る例を示しているが、半導体装置９とそれぞれの下層電
極間がところどころコンタクトしていてもよい。そし
て、第１の下層電極１並びに第２の下層電極２の幅、厚
みおよびピッチ等は半導体装置９の単位セルサイズや電
流定格によって決められている。
【００１１】また、第１の下層電極１、第２の下層電極
２並びに第１の上層電極３のそれぞれの間隙には絶縁膜
４が形成されており、それぞれの電極同士を絶縁してい
る。図２中に示すように、絶縁膜４は第１の下層電極１
と第２の下層電極２の間の溝を埋めるべく塀のようにな
っている部分と、２つの下層電極を覆うべく天板のよう
になっている部分とで構成されている。
【００１２】図１中、５は外部端子との接続用の金属製
ワイヤ（例えばアルミワイヤなど）であり、超音波ボン
ディング法によって、ワイヤボンディング部６において
上層電極３と溶接されている。つまり、金属製ワイヤ５
は半導体装置９が形成された素子上にある上層電極３と
ボンディングされている。なお、超音波ボンディング法
とは、金属ワイヤ５を上層電極３側に押さえつけなが
ら、金属ワイヤ上から超音波振動を与え、両者の接触面
を溶接する方法で、矢印８は超音波の振動ベクトルの方
向を示している。
【００１３】ここで、従来の技術においては、図８に示
したように、ワイヤボンディング時に電極構造に印加さ
れる超音波の振動ベクトル方向２８と下層電極の輪郭線
が伸びる方向２７がほぼ直交していたため、下層電極の
輪郭線に沿って塀状に形成された絶縁膜２５にとって、
ストレスに最も弱いほぼ直角方向に振動が与えられ、絶
縁膜２５はストレスの影響を受けやすかった。それに対
し、本実施例では、ワイヤボンディング時に電極構造に
印加される超音波の振動ベクトル方向８が、２つの下層
電極の輪郭線が伸びている方向７と、斜めに交わるよう
にワイヤボンディングを行なっているため、下層電極の
輪郭線に沿って形成されている絶縁膜４の塀をなす部分
に対して、直角に加わる振動の成分が低減され、絶縁膜
４への影響が小さくなっている。この絶縁膜４にかかる
ストレスの大きさは、振動ベクトル方向８と２つの下層
電極の縁が伸びている方向７がなす角度に依存してお
り、従来技術に示したほぼ直角に交わっている場合が最
も大きく、交わりかたが鋭角になるほど影響が小さくな
る。そして、それぞれが平行になった場合がもっともス
トレスが小さくなる。
【００１４】また、上記第１の実施例では２つの下層電
極と上層電極がそれぞれ絶縁された構造を例として説明
してきたが、２つの下層電極のどちらかが、上層電極３
とコンタクトし同電位に保たれていてもよい。図３およ
び図４は上記の構造を示す図であり、第１の実施例にお
ける他の例を示す。図３は図１に対応した表面図で、図
４は図２に対応した図３中のＢ−Ｂ’間の断面図を示し
ている。図３では、例えば、第１の下層電極１と上層電
極３がコンタクトホール１１でコンタクトしており、そ
れぞれの電極は同電位に保たれている。このような構造
においても、前記図１及び図２の場合と同様の効果が得
られる。また、上層電極３が第２の下層電極２とコンタ
クトしている構造でも同様である。
【００１５】（第２の実施例）次に、図５を用いて、第
２の実施例を説明する。図５は図１に対応する表面図で
ある。図５においては、上層電極３をワイヤボンディン
グ時に発生する超音波の振動ベクトルの方向とほぼ平行
となる帯状に形成しているが、第１の下層電極１と第２
の下層電極２の縁が伸びている方向は、上層電極３に対
して斜めになっている。したがって第１の下層電極１と
第２の下層電極２の縁が伸びている方向に対して超音波
の振動ベクトルの方向は斜めになり、第１の実施例と同
様に振動の成分が低減される。さらに第２の実施例にお
いては、金属製ワイヤを１本ボンディングするのに必要
な上層電極３の面積が最小で済むため、ある一定面積の
半導体装置９上により多くの金属製ワイヤをボンディン
グすることができる。
【００１６】（第３の実施例）次に、図６を用いて、第
３の実施例を説明する。図６は図１に対応する表面図で
ある。この実施例では、第１の実施例の構成に加え、第
１の下層電極１並びに第２の下層電極２の輪郭線が鋸刃
状を成している。また、図７に示す断面図は、図２に相
当し、半導体装置９の一例として縦型のバイポーラトラ
ンジスタを示している。バイポーラトランジスタのベー
ス領域を１２、エミッタ領域を１３、コレクタ領域を１
４とし、ベース領域１２は第１の下層電極１とベースコ
ンタクトホール１５でコンタクトしており、エミッタ領
域１３は第２の下層電極２とエミッタコンタクトホール
１６でコンタクトしている。
【００１７】このような構成にすることにより、下層電
極の輪郭線の伸びる方向７と超音波の振動ベクトル方向
８とが斜めに交わっているため、絶縁膜４にはストレス
がかかりにくく影響を受け難い。それに加えて、下層電
極の下に形成されているバイポーラトランジスタなどの
半導体装置９の各領域と各下層電極とがコンタクトする
領域が伸びている方向と、上層電極３の帯が伸びる方向
が、従来の技術と同様にほぼ直交しているので、各下層
電極の形状を変更するだけで、第１の実施例と同等の効
果を得ることができる。
【図面の簡単な説明】
【図１】本発明の第１の実施例の表面図。
【図２】本発明の第１の実施例の断面図。
【図３】本発明の第１の実施例における他の表面図。
【図４】図３における断面図。
【図５】本発明の第２の実施例における表面図。
【図６】本発明の第３の実施例における表面図。
【図７】本発明の第３の実施例の断面図。
【図８】従来例の表面図。
【図９】従来例の断面図。
【符号の説明】
１…第１の下層電極 ２…第２の
下層電極 ３…上層電極 ４…絶縁膜 ５…金属ワイヤ ６…ボンデ
ィング部 ７…下層電極の縁が伸びている方向 ８…振動ベ
クトルの方向 ９…半導体装置 １０…層間絶
縁膜 １１…第１の下層電極のコンタクトホール １２…ベー
ス領域 １３…エミッタ領域 １４…コレ
クタ領域 １５…ベースコンタクトホール １６…エミ
ッタコンタクトホール ２１…第１の下層電極 ２２…第２
の下層電極 ２３…上層電極 ２４…絶縁
膜 ２５…金属ワイヤ ２６…ボン
ディング部 ２７…下層電極の輪郭線が伸びている方向 ２８…振動
ベクトルの方向 ２９…半導体装置 ３０…層間
絶縁膜

Claims (3)

    【特許請求の範囲】
  1. 【請求項１】半導体装置上の一主面に臨んで、一種もし
    くは複数種の下層電極を複数個有し、前記下層電極は帯
    状を成して並んでおり、絶縁膜を介して前記下層電極間
    をまたいでいる金属製の上層電極を有し、前記上層電極
    には金属製ワイヤが超音波ボンディング法によって溶接
    される電極構造において、 前記金属製ワイヤをボンディングする際における、少な
    くとも前記金属製ワイヤの溶接部直下における超音波の
    振動ベクトルの方向と、前記下層電極の輪郭線の一部も
    しくは全部とが斜めもしくは平行をなすべく構成されて
    いることを特徴とする電極構造。
  2. 【請求項２】前記上層電極の輪郭線が前記振動ベクトル
    の方向と平行に帯状をなしていることを特徴とする請求
    項１に記載の電極構造。
  3. 【請求項３】前記下層電極の輪郭線の一部または全部が
    鋸刃状を成していることを特徴とする請求項１または請
    求項２に記載の電極構造。
JP2001127110A 2001-04-25 2001-04-25 電極構造 Pending JP2002324798A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2001127110A JP2002324798A (ja) 2001-04-25 2001-04-25 電極構造

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001127110A JP2002324798A (ja) 2001-04-25 2001-04-25 電極構造

Publications (1)

Publication Number Publication Date
JP2002324798A true JP2002324798A (ja) 2002-11-08

Family

ID=18976038

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001127110A Pending JP2002324798A (ja) 2001-04-25 2001-04-25 電極構造

Country Status (1)

Country Link
JP (1) JP2002324798A (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005243907A (ja) * 2004-02-26 2005-09-08 Renesas Technology Corp 半導体装置
JP2007067332A (ja) * 2005-09-02 2007-03-15 Matsushita Electric Ind Co Ltd 半導体装置
JP2011066459A (ja) * 2010-12-28 2011-03-31 Panasonic Corp 半導体装置
JP2011151136A (ja) * 2010-01-20 2011-08-04 Kansai Electric Power Co Inc:The バイポーラ半導体装置
WO2015129415A1 (ja) * 2014-02-27 2015-09-03 シャープ株式会社 半導体装置の製造方法および半導体装置

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5795642A (en) * 1981-09-28 1982-06-14 Hitachi Ltd Semiconductor integrated circuit
JPH0263126A (ja) * 1988-08-29 1990-03-02 Seiko Epson Corp 半導体装置
JPH05109813A (ja) * 1991-10-19 1993-04-30 Nec Corp 半導体装置
JPH0794549A (ja) * 1993-09-20 1995-04-07 Fujitsu Ltd ボンディングパッド及びその形成方法
JPH11168101A (ja) * 1997-12-05 1999-06-22 Sony Corp 半導体装置
JP2001358169A (ja) * 2000-06-15 2001-12-26 Nec Corp 半導体装置
JP2002110731A (ja) * 2000-09-29 2002-04-12 Nec Corp 半導体装置とその製造方法
JP2002222826A (ja) * 2001-01-29 2002-08-09 Fuji Electric Co Ltd 半導体装置およびその製造方法

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5795642A (en) * 1981-09-28 1982-06-14 Hitachi Ltd Semiconductor integrated circuit
JPH0263126A (ja) * 1988-08-29 1990-03-02 Seiko Epson Corp 半導体装置
JPH05109813A (ja) * 1991-10-19 1993-04-30 Nec Corp 半導体装置
JPH0794549A (ja) * 1993-09-20 1995-04-07 Fujitsu Ltd ボンディングパッド及びその形成方法
JPH11168101A (ja) * 1997-12-05 1999-06-22 Sony Corp 半導体装置
JP2001358169A (ja) * 2000-06-15 2001-12-26 Nec Corp 半導体装置
JP2002110731A (ja) * 2000-09-29 2002-04-12 Nec Corp 半導体装置とその製造方法
JP2002222826A (ja) * 2001-01-29 2002-08-09 Fuji Electric Co Ltd 半導体装置およびその製造方法

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005243907A (ja) * 2004-02-26 2005-09-08 Renesas Technology Corp 半導体装置
WO2005083767A1 (ja) * 2004-02-26 2005-09-09 Renesas Technology Corp. 半導体装置
US7701063B2 (en) 2004-02-26 2010-04-20 Renesas Technology Corp. Semiconductor device
US8178981B2 (en) 2004-02-26 2012-05-15 Renesas Electronics Corporation Semiconductor device
JP2007067332A (ja) * 2005-09-02 2007-03-15 Matsushita Electric Ind Co Ltd 半導体装置
JP4671814B2 (ja) * 2005-09-02 2011-04-20 パナソニック株式会社 半導体装置
US8102056B2 (en) 2005-09-02 2012-01-24 Panasonic Corporation Semiconductor device having pads and which minimizes defects due to bonding and probing processes
US8810039B2 (en) 2005-09-02 2014-08-19 Panasonic Corporation Semiconductor device having a pad and plurality of interconnects
JP2011151136A (ja) * 2010-01-20 2011-08-04 Kansai Electric Power Co Inc:The バイポーラ半導体装置
JP2011066459A (ja) * 2010-12-28 2011-03-31 Panasonic Corp 半導体装置
WO2015129415A1 (ja) * 2014-02-27 2015-09-03 シャープ株式会社 半導体装置の製造方法および半導体装置

Similar Documents

Publication Publication Date Title
US10312171B2 (en) Semiconductor device
JP4024681B2 (ja) プラスチック半導体パッケージ
KR100637361B1 (ko) 반도체장치 및 그 제조방법
US8558396B2 (en) Bond pad configurations for semiconductor dies
KR101486790B1 (ko) 강성보강부를 갖는 마이크로 리드프레임
JP4804497B2 (ja) 半導体装置
JP2002222826A (ja) 半導体装置およびその製造方法
JP2002324798A (ja) 電極構造
US9899300B2 (en) Semiconductor device
US11227827B2 (en) Semiconductor device
KR20070008438A (ko) 반도체 장치
JP7383881B2 (ja) 半導体装置および半導体装置の製造方法
JP6702250B2 (ja) 半導体装置
JP4293272B2 (ja) 半導体装置
US9536859B2 (en) Semiconductor device packaging having plurality of wires bonding to a leadframe
US20230105834A1 (en) Semiconductor device
JP4870204B2 (ja) パワー半導体モジュール
JP2006344841A (ja) パワー半導体モジュール
WO2012073302A1 (ja) 半導体装置
JP5602703B2 (ja) パワー半導体モジュール
JP2601228B2 (ja) 樹脂封止型回路装置の製造方法
WO2024038736A1 (ja) 半導体装置
JPS6035525A (ja) 半導体装置
WO2024038746A1 (ja) 半導体装置
WO2024157752A1 (ja) 半導体装置の製造方法および半導体装置

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20050210

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070130

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070319

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20070319

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20070424