JP2002222826A - 半導体装置およびその製造方法 - Google Patents

半導体装置およびその製造方法

Info

Publication number
JP2002222826A
JP2002222826A JP2001020103A JP2001020103A JP2002222826A JP 2002222826 A JP2002222826 A JP 2002222826A JP 2001020103 A JP2001020103 A JP 2001020103A JP 2001020103 A JP2001020103 A JP 2001020103A JP 2002222826 A JP2002222826 A JP 2002222826A
Authority
JP
Japan
Prior art keywords
electrode film
bonding
semiconductor device
film
thickness
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2001020103A
Other languages
English (en)
Other versions
JP4221904B2 (ja
Inventor
Yoshinari Ikeda
良成 池田
Masahiro Kikuchi
菊地　　昌宏
Koji Yoshikoshi
吉越　　康二
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Original Assignee
Fuji Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric Co Ltd filed Critical Fuji Electric Co Ltd
Priority to JP2001020103A priority Critical patent/JP4221904B2/ja
Publication of JP2002222826A publication Critical patent/JP2002222826A/ja
Application granted granted Critical
Publication of JP4221904B2 publication Critical patent/JP4221904B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05556—Shape in side view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05556—Shape in side view
    • H01L2224/05557—Shape in side view comprising protrusions or indentations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05617—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05624—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/4501—Shape
    • H01L2224/45012—Cross-sectional shape
    • H01L2224/45015—Cross-sectional shape being circular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4807—Shape of bonding interfaces, e.g. interlocking features
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48455—Details of wedge bonds
    • H01L2224/48456—Shape
    • H01L2224/48458—Shape of the interface with the bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/485—Material
    • H01L2224/48505—Material at the bonding interface
    • H01L2224/48699—Principal constituent of the connecting portion of the wire connector being Aluminium (Al)
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/852—Applying energy for connecting
    • H01L2224/85201—Compression bonding
    • H01L2224/85205—Ultrasonic bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/852—Applying energy for connecting
    • H01L2224/85201—Compression bonding
    • H01L2224/85205—Ultrasonic bonding
    • H01L2224/85206—Direction of oscillation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01039—Yttrium [Y]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19107—Disposition of discrete passive components off-chip wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/20—Parameters
    • H01L2924/207—Diameter ranges
    • H01L2924/2076—Diameter ranges equal to or larger than 100 microns

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Wire Bonding (AREA)

Abstract

(57)【要約】 【課題】太線化されたボンディングワイヤを有し、半導
体チップに機械的損傷がなく、ボンディングワイヤと半
導体チップの接合状態が安定した半導体装置とその製造
方法を提供すること。 【解決手段】半導体チップ１００の電極膜７の厚みを
３．５μｍから１０μｍにすることで、ボンディングワ
イヤ（アルミワイヤ１２）の直径を３００μｍ以上に太
線化しても、層間絶縁膜６やｎ半導体基板１にクラック
を発生させることなく、超音波ボンディングできる。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】この発明は、ボンディングワ
イヤを半導体チップの電極膜にボンディングしたＩＧＢ
Ｔ（絶縁ゲート型バイポーラトランジスタ）モジュール
などの半導体装置およびその製造方法に関する。
【０００２】
【従来の技術】図７は、ＩＧＢＴモジュールの要部断面
図である。パッケージ構造は、ヒートシンク７２と回路
パターニングされた銅薄膜が固着した絶縁基板７１（Ｄ
ｉｒｅｃｔ Ｂｏｎｄｉｎｇ Ｃｏｐｐｅｒ基板）およ
びＩＧＢＴが形成された半導体チップ２００がそれぞれ
半田７３、７４で接合され、この一体となったものを樹
脂成形されたケース７５に固着した構造である。そし
て、半導体チップ２００とボンディングワイヤ６２、６
３および絶縁基板７１を水分や湿気および塵から保護す
る目的で、ケース７５内はゲル７７が封止されている。
半導体チップ２００の電極膜にはワイヤボンディングが
行われ、半導体チップ２００の裏面は、絶縁基板７３上
の回路パターニングされた銅薄膜に半田接合されてい
る。
【０００３】図８は、ボンディングワイヤを固着した半
導体チップの要部拡大断面図であり、同図（ａ）は平面
図、同図（ｂ）は同図（ａ）のＸ−Ｘ線で切断した要部
断面図、同図（ｃ）は同図（ｂ）のＡ部の拡大図であ
る。尚、平面図は半導体基板表面を示し、要部断面図は
アルミワイヤ６２が固着した半導体チップ２００を示
す。
【０００４】半導体チップ２００は、半導体基板５１
（例えばシリコン）の上に、ゲート酸化膜５４、ポリシ
リコンのゲート電極５５、層間絶縁膜５６、電極膜５
７、さらにその上に図示しない保護膜が形成された構成
となっている。そして、電極膜５７には電気的接続を確
保するためにボンディングワイヤであるアルミワイヤ６
２が超音波接合されている。また、半導体基板５１に
は、ウエル領域５２、エミッタ領域５３が形成され、ゲ
ート酸化膜５４は、チャネル形成箇所上は、薄いゲート
酸化膜５４ａ、それ以外の箇所は厚いゲート酸化膜５４
ｂで形成され、テラスゲート構造５８となっている。
【０００５】従来のＩＧＢＴなどの半導体チップ２００
では、電極膜５７はアルミ・シリコン膜で形成され、そ
のセル構造はストライプ構造であり、電極膜の膜厚Ｗ0
は２〜３μｍの厚さである。半導体チップ２００のゲー
ト構造は、テラスゲート構造５８を採用しており、その
電極膜５７の表面は、平坦でなく、テラスゲート構造５
８の厚いゲート酸化膜５４ｂ上の電極膜５７の表面はス
トライプ状の凸部５９となっている。
【０００６】このストライプ状の凹凸をした電極膜５７
の表面に、φ３００μｍ未満のアルミワイヤ６２が、こ
のストライプ状の凸部５９の長手方向６５と直交するよ
うに超音波振動させて、ボンディングされている。この
固着箇所６３の形状は、振動方向に長い楕円形をしてお
り、そのため、図８（ａ）のように、この楕円の長軸方
向６４はストライプ状の凸部５９の長手方向６５と直交
する。
【０００７】アルミワイヤ６２の直径が３００μｍ未満
では、アルミ・シリコンで形成された電極膜の膜厚Ｗ0
を３μｍ程度以下にしても、ボンディング時に半導体チ
ップ２００を構成する層間絶縁膜５６や半導体基板５１
のＣ部やＤ部で発生する機械的な応力を十分小さくでき
ていた。
【０００８】
【発明が解決しようとする課題】しかし、最近、工程時
間の短縮と製品のコストダウンのために、アルミワイヤ
６２の直径を３００μｍ以上の太線化し、アルミワイヤ
６２の本数を削減することが検討されている。このアル
ミワイヤ６２の太線化は、超音波ボンディング時に半導
体チップ２００に発生する機械的応力を増大させるた
め、層間絶縁膜５６や半導体基板５１にクラック６０
（破壊）が導入され易くなる。通常、このクラック６０
の発生箇所は、ヒール側６３ｂよりトウ側６３ａの方が
多く、このクラック６０の進入開始場所は、テラスゲー
ト構造５８のＣ部やＤ部が多い。
【０００９】このような機械的損傷は、半導体チップ２
００の電気的特性不良、例えば、漏れ電流増大によるゲ
ート特性不良（ゲート耐圧不良）などのチップ不良を発
生させる。このチップ不良の発生率が増大すると、アル
ミワイヤ６２の太線化により、製造工数の低減が図られ
たとしても、チップ不良率が増大することにより、ＩＧ
ＢＴモジュールのコストダウンは見込めなくなる。
【００１０】また、機械的損傷が軽微で、ボンディング
工程後の電気特性チェックで不良とならなかった場合で
も、固着が不十分で、接合性が良好でない場合には、実
使用時（スイッチング）の温度の上昇と降下の繰返しな
どのパワーサイクルにより、ボンディング時の半導体チ
ップ２００の表面構造６１（具体的には層間絶縁膜５６
や半導体基板５１）にマイクロクラックが発生し、それ
を起点として、パワーサイクルにより大きなクラックに
発展し、層間絶縁膜５６や半導体基板５１を破壊させた
り、またアルミワイヤ６２と電極膜５７との固着部（接
合部）を剥離させたりする。最悪の場合、半導体チップ
２００が動作しなくなる。
【００１１】尚、表面構造６１とは、ゲート酸化膜５
４、ゲート電極５５、層間絶縁膜５６および電極膜５７
で構成された部分をいう。この発明の目的は、前記の課
題を解決して、太線化されたボンディングワイヤを有
し、半導体チップに機械的損傷がなく、ボンディングワ
イヤと半導体チップの接合状態が安定した半導体装置と
その製造方法を提供することにある。
【００１２】
【課題を解決するための手段】前記の目的を達成するた
めに、拡散層を有する半導体基板の表面に絶縁膜を介し
て形成した電極膜と、該電極膜に超音波ボンディングで
接合したボンディングワイヤを有する半導体装置におい
て、電極膜の厚さを３．５μｍ以上で、１０μｍ以下と
する構成とする。
【００１３】また、拡散領域を有する半導体基板上に絶
縁膜を介して形成した電極膜と、該電極膜に超音波ボン
ディングで接合したボンディングワイヤを有する半導体
装置において、前記電極膜がストライプ状の凸部を有
し、該電極膜とボンディングワイヤとの楕円形した接合
面の長軸方向が、該凸部の長手方向にほぼ平行であると
よい。
【００１４】また、前記長軸方向が、前記長手方向に対
して２０度以下の角度であるとよい。また、前記電極膜
の凸部が、ＭＯＳデバイスのストライプセル構造のテラ
スゲート部である。また、拡散領域を有する半導体基板
上に絶縁膜を介して形成した電極膜と、該電極膜に超音
波ボンディングで接合したボンディングワイヤを有する
半導体装置の製造方法において、前記電極膜がストライ
プ状の凸部を有し、該凸部の長手方向に超音波振動をさ
せて、ボンディングワイヤを接合するとよい。
【００１５】また、前記超音波振動の方向が、前記凸部
の長手方向に対して２０度以下の角度であるとよい。半
導体チップの表面に形成された電極膜の厚さを３．５μ
ｍ以上とすることで、アルミワイヤが超音波接合方式で
半導体素子にワイヤボンディングされた場合でも、厚膜
化された電極膜によって、電極膜より下に形成される層
間絶縁膜が受ける超音波振動で発生する応力を緩和し、
チップ不良の発生を抑えることができる。
【００１６】また、ストライプセル構造（ストライプ状
の凸部の電極膜）の長手方向に平行な方向にワイヤを超
音波接合することで、ストライプセル構造の段差形状に
よる影響（応力集中）を避けることが可能となり、ボン
ディング工程でのチップ不良の発生を抑えることができ
る。
【００１７】
【発明の実施の形態】図１は、この発明の第１実施例の
半導体装置であり、同図（ａ）は平面図、同図（ｂ）は
同図（ａ）のＸ−Ｘ線で切断した要部断面図、同図
（ｃ）は同図（ｂ）のＡ部の拡大図である。ここでは、
ワイヤが固着した半導体チップの図で、図８に相当した
図を示す。尚、平面図はｎ半導体基板１の表面を示し、
要部断面図はワイヤが固着した半導体チップ１００を示
す。
【００１８】ｎ半導体基板１の一方の主面の表面層にｐ
ウエル領域２を形成し、ｐウエル領域２の表面層にｎエ
ミッタ領域３を形成する。ｐウエル領域２とｎエミッタ
領域３はストライプ構造をしている。ｎエミッタ領域３
に挟まれたｐウエル領域２上およびｎ半導体基板１上に
ゲート絶縁膜４を介してゲート電極５を形成する。ゲー
ト構造５は、チャネルが形成されない箇所のゲート絶縁
膜４ｂの膜厚を厚くしたテラスゲート構造８とする。ゲ
ート電極５上に層間絶縁膜６を形成し、コンタクトホー
ルを開けた後、エミッタ電極である電極膜７を、シリコ
ンが微量（１％程度）に混入したアルミ・シリコン膜で
形成する。この電極膜７の表面は、平坦でなく、テラス
ゲート構造８の厚いゲート酸化膜４ｂ上の電極膜７の表
面はストライプ状の凸部９となっている。
【００１９】一方、図示しない他方の主面（裏面）の表
面層にｎバッファ領域を形成し、ｎバッファ領域の表面
層にｐコレクタ領域を形成し、ｐコレクタ領域上にエミ
ッタ電極を形成する。前記した電極膜７の表面に、図示
しない超音波ボンダーにより、アルミワイヤ１２を加圧
し超音波振動させて固着（接合）する。このとき、図２
のように、超音波振動の振動方向１６はストライプ構造
１０の長手方向１５に直角の方向であり、この直角方向
は、アルミワイヤ１２と電極膜７との固着箇所１３（接
合面）の長軸方向１４と一致する。
【００２０】この固着箇所１３の平面形状は、超音波振
動方向１６に長い楕円形となり、従って、この楕円の長
軸方向と振動方向も一致する。また、この楕円形の接合
面で、アルミワイヤ１２の自由端１２ａ側がトウ側１３
ａであり アルミワイヤ１２が図示しない超音波ボンダ
ーに収納される側がヒール側１３ｂとなる。この電極膜
７は、膜厚Ｗが３．５μｍ以上で１０μｍ以下のアルミ
・シリコン膜であり、この膜厚Ｗは、成膜装置の成膜時
間あるいは成膜回数を制御することで、所定の厚い膜厚
にする。また、ボンディングワイヤであるアルミワイヤ
１２の直径は、３００μｍ以上で６００μｍ以下であ
る。
【００２１】このように、電極膜の膜厚Ｗを３．５μｍ
以上とすることで、超音波ボンディング時に層間絶縁膜
６やｎ半導体基板１に発生する応力を低減できて、従来
の膜厚Ｗ0 で、Ｃ部やＤ部に発生していたクラック６０
を無くすることができる。しかし、膜厚Ｗを１０μｍを
超して増大させても、応力の低減効果は少なく、一方、
製造コストは増大するために、膜厚Ｗは１０μｍ以下が
よい。つぎに、具体的な応力解析データについて説明す
る。
【００２２】図３は、電極膜の膜厚をパラメータとした
有限要素法（ＦＥＭ）による応力解析の結果を示した図
である。応力解析はシミュレーションで行った。図の横
軸は半導体チップ１００の電極膜の膜厚Ｗであり、３μ
ｍから１０μｍまでの範囲とした。また、縦軸は層間絶
縁膜６に発生する応力（単位面積当たり）である。膜厚
Ｗを増大させるほど、層間絶縁膜６に発生する応力は緩
和される。勿論、ｎ半導体基板１に加わる応力も緩和さ
れる。このように、応力が緩和されるのは、電極膜７
が、座布団のような働きをして、電極膜の膜厚Ｗが厚く
なるほど、クッション作用が大きくなるためである。従
って、膜厚Ｗを増やせば、アルミワイヤ１２に加える加
圧力および超音波パワーを大きくすることができて、ア
ルミワイヤ１２の直径を大きくすることができる。
【００２３】尚、図３は、アルミワイヤ１２の直径が４
００μｍの場合であるが、直径が６００μｍまで増大さ
せても、図３の関係は殆ど変わらない。図４は、アルミ
・シリコンの電極膜の膜厚とチップ不良が発生する超音
波パワーとの関係を示す図である。図の横軸は半導体チ
ップ１００の膜厚Ｗであり、３μｍから１０μｍまで範
囲とした。また、縦軸はチップ不良が発生する超音波パ
ワーである。チップ不良とは、前記したようにゲート耐
圧不良のことである。
【００２４】膜厚Ｗを増せば、チップ不良が発生する超
音波パワーを増加させることができる。これは、図３で
示すように、膜厚Ｗを増せば、層間絶縁膜６に発生する
応力が緩和されるためである。また、ゲート耐圧が良好
な半導体装置を用いて、温度差７５℃で１０万回のパワ
ーサイクル試験を行った結果、このパワーサイクル試験
に耐えるようにするためには、アルミワイヤ１２に加え
る超音波パワーが８Ｗ以上必要であることが分かった。
この試験に合格するということは、半導体装置のパワー
サイクル耐量が確保されるということであり、このこと
は、電極膜７とアルミワイヤ１２が、良好な接合性（十
分大きい接合面積）を確保しているということを意味す
る。つまり、接合性を確保するためには、超音波パワー
を８Ｗ以上とする必要があるということである。
【００２５】以上より、ボンディング時のチップ不良の
発生を抑え、且つ、アルミワイヤ１２と電極膜７との接
合性（パワーサイクル耐量）を確保するには、電極膜の
膜厚Ｗを３．５μｍ以上とする必要がある。一方、前記
したように、この膜厚Ｗを１０μｍを超して大きくして
も、層間絶縁膜６に発生する応力の低減効果が小さく、
製造コストが増大する丈なので、膜厚Ｗは１０μｍ以下
でよい。
【００２６】また、アルミワイヤ１２の直径を大きくす
ると、十分な接合面積（固着箇所１３の面積）を確保す
る必要があり、超音波パワーを上げる必要がある。この
超音波パワーを上げてもチップ不良を発生させないため
には、図４に示すように電極膜の膜厚Ｗを大きくすると
勿論よい。そのために、アルミワイヤ１２の直径を３０
０μｍから６００μｍに大きくした場合は、３００μｍ
の場合より、電極膜の膜厚Ｗを大きくした方が好ましい
ことは勿論である。
【００２７】図５は、この発明の第２実施例の半導体装
置であり、同図（ａ）は平面図、同図（ｂ）は同図
（ａ）のＸ−Ｘ線で切断した要部断面図、同図（ｃ）は
同図（ａ）のＹ−Ｙ線で切断した要部断面図、同図
（ｄ）は、同図（ｂ）のＢ部の拡大図である。図１との
違いは、超音波の振動方向１６が、ストライプ状の凸部
９の長手方向１５に平行させて、アルミワイヤ１３を電
極膜７にボンディングする点である。この場合、楕円形
の接合面（固着箇所１３）の長軸方向１４がストライプ
構造１０の長手方向１５と平行になる。このときの長手
方向１５に対して長軸方向１４（振動方向１６と一致）
の角度θ（図６に示す）は零となる。また、この角度θ
は２０度以下であれば、振動による応力の直角成分（長
手方向に対して）が小さい。勿論、この角度θが小さい
程、直角成分が小さくなるために好ましい。
【００２８】図５において、電極膜の膜厚Ｗを５μｍに
して、アルミワイヤ１２の直径を４００μｍにしたと
き、層間絶縁膜６に発生する応力は、２０．６×９．８
Ｎ／ｍｍ2 である。この値は、図３の三角印で示した。
図３から分かるように、ストライプ状の凸部９の長手方
向と平行に超音波振動させる（ボンディングする）こと
により、層間絶縁膜６に発生する応力は直角にボンディ
ングするよりも、約２０％低減できる。このことは、層
間絶縁膜７に発生する応力が、低減することで、層間絶
縁膜６に導入されるクラックが少なくなり、チップ不良
発生率が低くなる。また、超音波振動の方向をストライ
プ状の凸部の長手方向１５に対して直角方向にした場合
と同じ応力とすると、超音波パワーを上げることができ
る。その結果、接合面積（固着面積）を増大させること
ができて、半導体装置のパワーサイクル耐量を高めるこ
とができる。
【００２９】第１、第２実施例のように、半導体チップ
の電極膜７を厚膜化すること、ボンディング方向をスト
ライプセル構造（ストライプ状の凸部９）と平行にする
ことで、ボンディング時に半導体チップの表面構造１１
（層間絶縁膜６やｎ半導体基板１）に発生する応力を緩
和できて、初期欠陥のない高品質な半導体装置を提供で
きる。尚、これらの実施例は、当然、電気的配線にワイ
ヤボンディングを使用している半導体装置に共通したも
のである。
【００３０】
【発明の効果】この発明によれば、電極膜の膜厚を３．
５μｍ以上に厚膜化することで、太線化したアルミワイ
ヤをボンディングする際に、層間絶縁膜に発生する応力
を緩和することができて、ボンディング工程時の半導体
チップへの機械的損傷が抑えられ、チップ不良の発生が
抑えられ、接合状態の安定した半導体装置の供給ができ
る。
【００３１】また、ボンディング時の超音波振動の方向
をストライプセル構造の長手方向とほぼ平行にすること
で、太線化したアルミワイヤをボンディングする際に、
層間絶縁膜に発生する応力を緩和できて、ボンディング
工程時の半導体チップへの機械的損傷が抑えられ、チッ
プ不良の発生が抑えられ、接合状態の安定した半導体装
置の供給ができる。
【図面の簡単な説明】
【図１】この発明の第１実施例の半導体装置であり、
（ａ）は平面図、（ｂ）は（ａ）のＸ−Ｘ線で切断した
要部断面図、（ｃ）は（ｂ）のＡ部の拡大図
【図２】超音波振動の方向を示す図
【図３】電極膜の膜厚をパラメータとした有限要素法
（ＦＥＭ）による応力解析の結果を示した図
【図４】アルミ・シリコンの電極膜の膜厚とチップ不良
が発生する超音波パワーとの関係を示す図
【図５】この発明の第２実施例の半導体装置であり、
（ａ）は平面図、（ｂ）は（ａ）のＸ−Ｘ線で切断した
要部断面図、（ｃ）は（ａ）のＹ−Ｙ線で切断した要部
断面図、（ｄ）は、（ｂ）のＢ部の拡大図
【図６】超音波振動の方向を示す図
【図７】ＩＧＢＴモジュールの要部断面図
【図８】ボンディングワイヤを固着した半導体チップの
要部拡大断面図であり、（ａ）は平面図、（ｂ）は
（ａ）のＸ−Ｘ線で切断した要部断面図、（ｃ）は
（ｂ）のＡ部の拡大図
【符号の説明】
１ ｎ半導体基板 ２ ｐウエル領域 ３ ｎエミッタ領域 ４ ゲート酸化膜 ４ａ 薄いゲート酸化膜 ４ｂ 厚いゲート酸化膜 ５ ゲート電極 ６ 層間絶縁膜 ７ 電極膜 ８ テラスゲート構造 ９ ストライプ状の凸部 １１ 表面電極 １２ アルミワイヤ １２ａ 自由端 １３ 固着箇所（接合面） １３ａ トウ側 １３ｂ ヒール側 １４ 長軸方向 １５ 長手方向 １６ 振動方向
───────────────────────────────────────────────────── フロントページの続き (72)発明者 吉越 康二 神奈川県川崎市川崎区田辺新田１番１号 富士電機株式会社内 Ｆターム(参考） 5F044 EE01 EE13

Claims (6)

    【特許請求の範囲】
  1. 【請求項１】拡散領域を有する半導体基板上に絶縁膜を
    介して形成した電極膜と、該電極膜に超音波ボンディン
    グで接合したボンディングワイヤを有する半導体装置に
    おいて、電極膜の膜厚を３．５μｍ以上で、１０μｍ以
    下とすることを特徴とする半導体装置。
  2. 【請求項２】拡散領域を有する半導体基板上に絶縁膜を
    介して形成した電極膜と、該電極膜に超音波ボンディン
    グで接合したボンディングワイヤを有する半導体装置に
    おいて、前記電極膜がストライプ状の凸部を有し、該電
    極膜とボンディングワイヤとの楕円形した接合面の長軸
    方向が、該凸部の長手方向にほぼ平行であることを特徴
    とする半導体装置。
  3. 【請求項３】前記長軸方向が、前記長手方向に対して２
    ０度以下の角度であることを特徴とする請求項２に記載
    の半導体装置。
  4. 【請求項４】前記電極膜の凸部が、ＭＯＳデバイスのス
    トライプセル構造のテラスゲート部であることを特徴と
    する請求項２に記載の半導体装置の製造方法。
  5. 【請求項５】拡散領域を有する半導体基板上に絶縁膜を
    介して形成した電極膜と、該電極膜に超音波ボンディン
    グで接合したボンディングワイヤを有する半導体装置の
    製造方法において、前記電極膜がストライプ状の凸部を
    有し、該凸部の長手方向に超音波振動をさせて、ボンデ
    ィングワイヤを接合することを特徴とする半導体装置の
    製造方法。
  6. 【請求項６】前記超音波振動の方向が、前記凸部の長手
    方向に対して２０度以下の角度であることを特徴とする
    請求項５に記載の半導体装置の製造方法。
JP2001020103A 2001-01-29 2001-01-29 半導体装置およびその製造方法 Expired - Lifetime JP4221904B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2001020103A JP4221904B2 (ja) 2001-01-29 2001-01-29 半導体装置およびその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001020103A JP4221904B2 (ja) 2001-01-29 2001-01-29 半導体装置およびその製造方法

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2008259161A Division JP2009004819A (ja) 2008-10-06 2008-10-06 半導体装置およびその製造方法

Publications (2)

Publication Number Publication Date
JP2002222826A true JP2002222826A (ja) 2002-08-09
JP4221904B2 JP4221904B2 (ja) 2009-02-12

Family

ID=18885869

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001020103A Expired - Lifetime JP4221904B2 (ja) 2001-01-29 2001-01-29 半導体装置およびその製造方法

Country Status (1)

Country Link
JP (1) JP4221904B2 (ja)

Cited By (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002324798A (ja) * 2001-04-25 2002-11-08 Nissan Motor Co Ltd 電極構造
JP2006228948A (ja) * 2005-02-17 2006-08-31 Toyota Industries Corp 半導体装置
US7105932B2 (en) 2004-04-16 2006-09-12 Kabushiki Kaisha Toshiba Power semiconductor module
US7709938B2 (en) 2005-06-22 2010-05-04 Infineon Technologies Ag Arrangement for electrically connecting semiconductor circuit arrangements to an external contact device and method for producing the same
JP2012015242A (ja) * 2010-06-30 2012-01-19 Mitsubishi Electric Corp ワイヤボンディング方法、ワイヤボンディング構造、半導体装置の製造方法
US8207612B2 (en) 2007-11-09 2012-06-26 Sanken Electric Co., Ltd. Semiconductor device and manufacturing method thereof
JP2013038319A (ja) * 2011-08-10 2013-02-21 Showa Denko Kk 炭化珪素半導体装置及びその製造方法
JP2013089763A (ja) * 2011-10-18 2013-05-13 Fuji Electric Co Ltd パワー半導体装置およびその製造方法
JP5506899B1 (ja) * 2012-12-25 2014-05-28 三菱電機エンジニアリング株式会社 超音波接合方法及び超音波接合装置
US8836150B2 (en) 2010-11-29 2014-09-16 Toyota Jidosha Kabushiki Kaisha Semiconductor device
JP2014183157A (ja) * 2013-03-19 2014-09-29 Mitsubishi Electric Corp 電力用半導体装置および電力用半導体装置の製造方法
WO2014181688A1 (ja) * 2013-05-10 2014-11-13 富士電機株式会社 半導体装置
JP2018060879A (ja) * 2016-10-04 2018-04-12 ラピスセミコンダクタ株式会社 半導体装置
CN112002645A (zh) * 2020-06-24 2020-11-27 西安理工大学 一种提高SiC功率芯片键合线功率循环能力的方法
WO2021192384A1 (ja) * 2020-03-25 2021-09-30 ローム株式会社 半導体装置および半導体装置の製造方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS555129A (en) * 1978-06-26 1980-01-16 Hitachi Ltd Bonding wedge for ultrasonic bonder
JPS63166273A (ja) * 1986-12-27 1988-07-09 Tdk Corp 縦形半導体装置
JPH11284176A (ja) * 1998-03-27 1999-10-15 Hitachi Ltd 半導体装置
JP2000228402A (ja) * 1999-02-05 2000-08-15 Hitachi Ltd 半導体装置
JP2001007149A (ja) * 1999-06-24 2001-01-12 Nec Corp 高出力半導体装置

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS555129A (en) * 1978-06-26 1980-01-16 Hitachi Ltd Bonding wedge for ultrasonic bonder
JPS63166273A (ja) * 1986-12-27 1988-07-09 Tdk Corp 縦形半導体装置
JPH11284176A (ja) * 1998-03-27 1999-10-15 Hitachi Ltd 半導体装置
JP2000228402A (ja) * 1999-02-05 2000-08-15 Hitachi Ltd 半導体装置
JP2001007149A (ja) * 1999-06-24 2001-01-12 Nec Corp 高出力半導体装置

Cited By (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002324798A (ja) * 2001-04-25 2002-11-08 Nissan Motor Co Ltd 電極構造
US7105932B2 (en) 2004-04-16 2006-09-12 Kabushiki Kaisha Toshiba Power semiconductor module
JP2006228948A (ja) * 2005-02-17 2006-08-31 Toyota Industries Corp 半導体装置
US7709938B2 (en) 2005-06-22 2010-05-04 Infineon Technologies Ag Arrangement for electrically connecting semiconductor circuit arrangements to an external contact device and method for producing the same
US8030744B2 (en) 2005-06-22 2011-10-04 Infineon Technologies Ag Arrangement for electrically connecting semiconductor circuit arrangements to an external contact device and method for producing the same
DE102005028951B4 (de) 2005-06-22 2018-05-30 Infineon Technologies Ag Anordnung zur elektrischen Verbindung einer Halbleiter-Schaltungsanordnung mit einer äusseren Kontakteinrichtung
US8207612B2 (en) 2007-11-09 2012-06-26 Sanken Electric Co., Ltd. Semiconductor device and manufacturing method thereof
JP2012015242A (ja) * 2010-06-30 2012-01-19 Mitsubishi Electric Corp ワイヤボンディング方法、ワイヤボンディング構造、半導体装置の製造方法
US8836150B2 (en) 2010-11-29 2014-09-16 Toyota Jidosha Kabushiki Kaisha Semiconductor device
JP2013038319A (ja) * 2011-08-10 2013-02-21 Showa Denko Kk 炭化珪素半導体装置及びその製造方法
JP2013089763A (ja) * 2011-10-18 2013-05-13 Fuji Electric Co Ltd パワー半導体装置およびその製造方法
JP5506899B1 (ja) * 2012-12-25 2014-05-28 三菱電機エンジニアリング株式会社 超音波接合方法及び超音波接合装置
JP2014183157A (ja) * 2013-03-19 2014-09-29 Mitsubishi Electric Corp 電力用半導体装置および電力用半導体装置の製造方法
CN110246772A (zh) * 2013-05-10 2019-09-17 富士电机株式会社 半导体装置及半导体装置的制造方法
JP6056968B2 (ja) * 2013-05-10 2017-01-11 富士電機株式会社 半導体装置
US9978701B2 (en) 2013-05-10 2018-05-22 Fuji Electric Co., Ltd. Semiconductor device
CN105027272A (zh) * 2013-05-10 2015-11-04 富士电机株式会社 半导体装置
WO2014181688A1 (ja) * 2013-05-10 2014-11-13 富士電機株式会社 半導体装置
JP2018060879A (ja) * 2016-10-04 2018-04-12 ラピスセミコンダクタ株式会社 半導体装置
JP2021145146A (ja) * 2016-10-04 2021-09-24 ラピスセミコンダクタ株式会社 半導体装置
JP7179916B2 (ja) 2016-10-04 2022-11-29 ラピスセミコンダクタ株式会社 半導体装置
WO2021192384A1 (ja) * 2020-03-25 2021-09-30 ローム株式会社 半導体装置および半導体装置の製造方法
CN112002645A (zh) * 2020-06-24 2020-11-27 西安理工大学 一种提高SiC功率芯片键合线功率循环能力的方法

Also Published As

Publication number Publication date
JP4221904B2 (ja) 2009-02-12

Similar Documents

Publication Publication Date Title
JP4294405B2 (ja) 半導体装置
US9824996B2 (en) Semiconductor device having low on resistance
JP3868777B2 (ja) 半導体装置
JP4600576B2 (ja) 半導体装置およびその製造方法
JP2002222826A (ja) 半導体装置およびその製造方法
US20040080028A1 (en) Semiconductor device with semiconductor chip mounted in package
JP5714916B2 (ja) 半導体装置およびその製造方法
JP2009147103A (ja) 半導体装置およびその製造方法
US11581252B2 (en) Semiconductor module and wire bonding method
JP6230238B2 (ja) 半導体装置及びその製造方法
JP2016139635A (ja) 電力用半導体装置
JPH088395A (ja) パワーデバイスチップの実装構造
JP2005203474A (ja) 半導体装置
JP3216305B2 (ja) 半導体装置
JP2005251905A (ja) 半導体装置
JP2004153234A (ja) 半導体装置
JP2005101293A (ja) 半導体装置
JP4158288B2 (ja) 半導体モジュール
JP3593847B2 (ja) 電力用半導体装置
JP2009004819A (ja) 半導体装置およびその製造方法
JP2003273357A (ja) 半導体装置およびその製造方法
WO2023203688A1 (ja) 半導体装置および半導体装置の製造方法
JPH0786328A (ja) 半導体集積回路装置及びその製造方法
JP2003142651A (ja) 電力用半導体装置
JP2006005292A (ja) 圧接型半導体装置

Legal Events

Date Code Title Description
RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20060703

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20060704

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070614

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20071227

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080513

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080714

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080805

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20081006

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20081028

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20081110

R150 Certificate of patent or registration of utility model

Ref document number: 4221904

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111128

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111128

Year of fee payment: 3

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111128

Year of fee payment: 3

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111128

Year of fee payment: 3

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111128

Year of fee payment: 3

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121128

Year of fee payment: 4

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131128

Year of fee payment: 5

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

EXPY Cancellation because of completion of term