JP2003273357A - 半導体装置およびその製造方法 - Google Patents

Abstract

(57)【要約】 【課題】薄板化された半導体チップのバイメタル効果に
よる反り量を抑制した半導体装置およびその製造方法を
提供する。 【解決手段】ゲート電極３とエミッタ電極２を有する薄
膜化したＩＧＢＴチップ１の周辺部上に絶縁性厚膜であ
るポリイミドの枠６を形成し、この枠６の厚みを５μｍ
〜５０μｍとすることで、ＩＧＢＴチップ１の反り量を
小さくできる。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】この発明は、極めて厚みを薄
くしたＩＧＢＴなどの半導体チップであって、回路パタ
ーンを形成した絶縁基板に、半田等で接合する半導体装
置に関する。

【０００２】

【従来の技術】ＩＧＢＴモジュールなどの半導体装置に
おいて、オン電圧とスイッチング損失のトレードオフを
改善する手法として、ＩＧＢＴチップの厚みを薄くする
場合がある。近年は、そのＩＧＢＴチップの厚みが、１
０００Ｖ以上の耐圧クラスで１００μｍ〜１５０μｍで
あり、６００Ｖ程度の耐圧クラスで５０μｍ〜８０μｍ
程度が検討されている。

【０００３】図１０は、従来の半導体装置の要部断面図
である。この半導体装置は、ＩＧＢＴモジュールなどの
パワー半導体デバイスである。この半導体装置は、ヒー
トシンク５１、銅貼り絶縁基板５２（回路パターンが形
成されている）、ＩＧＢＴチップ５３が半田５７、５８
で接合され、この一体となった構造を樹脂成形されたケ
ース５４に接着した構造である。

【０００４】そして、半導体チップ５３、ワイヤ５６お
よび銅貼り絶縁基板５２を水分、湿気、塵から保護する
目的でケース５４内はシリコーンゲル等のゲル５９が封
止されている。ＩＧＢＴチップ５３の表面にはワイヤボ
ンディングがなされ、ＩＧＢＴチップ５３の裏面は、銅
貼り絶縁基板５２上の図示していない回路パターンに半
田５８で接合され、電気的接続が行われている。図中の
５５は外部導出導体である。

【０００５】図１１は、従来のＩＧＢＴチップの構成図
であり、同図（ａ）は要部平面図、同図（ｂ）は同図
（ａ）のＹ−Ｙ線で切断した要部断面図である。ＩＧＢ
Ｔチップ５３の表面側はゲート電極６２とエミッタ電極
６１、図示しない保護膜で被覆されている接合終端耐圧
構造６５で構成され、裏面側にはコレクタ電極６３が形
成されている。半導体基板１００内には図１２で説明す
る多数のセルが形成されている。

【０００６】図１２は、図１１のＸ−Ｘ線で切断した、
ＩＧＢＴチップに形成されたセルの要部断面図である。
ＩＧＢＴチップ５３は、半導体基板１００に多数のセル
が形成されている。このセル構造は、半導体基板１００
（例えばシリコン）の表面層にｐウエル領域７２が形成
され、このｐウエル領域７２の表面層にｎエミッタ領域
７３が形成され、このｎエミッタ領域７３と半導体基板
１００に挟まれたｐウエル領域７２上およびｐウエル領
域７２に挟まれた半導体基板１００上にゲート絶縁膜７
４を介してポリシリコンのゲート内部電極７５が形成さ
れている。このゲート内部電極７５と図１１のゲート電
極６２は電気的に接続されている。

【０００７】ゲート内部電極７５上に層間絶縁膜７６が
形成され、ｎエミッタ領域７３上にはエミッタ電極６１
が形成されている。また、半導体基板１００の裏面の表
面層にｐコレクタ領域７７が形成され、その上にコレク
タ電極６３が形成されている。このコレクタ電極６３
は、図１０の銅貼り絶縁基板５２との半田接合を良好と
するためにＡｌ膜８１、Ｔｉ膜８２、Ｎｉ膜８３および
Ａｕ膜８４の多層構造となっている。

【０００８】尚、ｐウエル領域７２とｐコレクタ領域７
７に挟まれた半導体基板１００がｎ ^- ドリフト層７１で
ある。従来のＩＧＢＴチップ５３の厚さは、約３５０μ
ｍ程度であり、ゲート電極６２、エミッタ電極６１はア
ルミ線などのワイヤ５６がボンディングされ、コレクタ
電極６３は銅貼り絶縁基板５２と半田５８で接合されて
いた。この場合、ＩＧＢＴチップ５３が３５０μｍと十
分に厚かったため、実装前のＩＧＢＴチップ１１の反り
量は僅か数μｍと少なかった。

【０００９】

【発明が解決しようとする課題】しかし最近、ＩＧＢＴ
チップ５３の電気的特性向上を目的に、ＩＧＢＴチップ
５３の薄板化が検討されてきている。ＩＧＢＴチップ５
３を薄板化すると、半導体基板１００裏面にコレクタ電
極６３を形成するとき、熱膨張係数の違いによるバイメ
タル効果で、図１３に示すようにＩＧＢＴチップ５３の
表面電極側（エミッタ電極側）が凸状に大きく反るよう
になる。

【００１０】図１４は、従来のＩＧＢＴチップの厚さを
減らした場合の反り量を示す図である。ＩＧＢＴチップ
の大きさは１０ｍｍ□、厚さは５０μｍから３００μｍ
である。特に厚さが１５０μｍより小さくなると反り量
は急激に大きくなり、その反り量の増加割合は厚みが小
さくなる程大きくなり、５０μｍ程度になると反り量は
２００μｍにも達する。

【００１１】このように反り量が大きくなると、ＩＧＢ
Ｔチップ５３を銅貼り絶縁基板５２に半田５８で接合す
るとき、ＩＧＢＴチップ５３の中央部下の半田層が厚く
（最悪の場合、ボイドを巻込む）、また、ボンディング
ワイヤの接合強度も弱く、実使用（スイッチング）では
熱抵抗の悪化で接合温度の上昇が大きく、パワーサイク
ル耐量の低いＩＧＢＴモジュールとなる。

【００１２】この発明の目的は、前記の課題を解決し
て、薄板化された半導体チップのバイメタル効果による
反り量を抑制した半導体装置およびその製造方法を提供
することである。

【００１３】

【課題を解決するための手段】前記の目的を達成するた
めに、半導体チップの表面側に形成した表面電極と、前
記半導体チップの裏面側に形成した裏面電極とを有し、
半導体チップを構成する半導体基板の厚さが１５０μｍ
以下である半導体装置において、半導体チップの表面上
に選択的に５μｍ以上で５０μｍ以下の絶縁性厚膜が形
成される構成とする。

【００１４】また、前記絶縁性厚膜が、半導体チップの
表面側の外周部上に形成されるとよい。また、前記絶縁
性厚膜が、表面電極上で選択的に形成されるとよい。ま
た、前記絶縁性厚膜が、表面電極上で帯状に形成される
とよい。また、半導体チップの表面側に形成した表面電
極と、前記半導体チップの裏面側に形成した裏面電極と
を有し、半導体チップを構成する半導体基板の厚さが１
５０μｍ以下である半導体装置において、半導体チップ
の表面上全面に１０μｍ以上で５０μｍ以下に形成され
た絶縁性厚膜と、該絶縁性厚膜に開けた開口部を介して
表面電極に電気的に接続する構成とする。

【００１５】また、前記金属膜が選択的に形成され、前
記絶縁性厚膜がポリイミドもしくは窒化珪素で形成され
るとよい。また、素子ユニットが多数形成された１５０
μｍ以下の厚さのウエハ上の裏面側を支持基板に貼り付
ける工程と、前記ウエハの表面側全面に絶縁性厚膜を５
μｍ〜５０μｍの厚さに被覆する工程と、前記絶縁性厚
膜を選択的に除去する工程と、前記ウエハをダイシング
して各素子ユニットをそれぞれ分離する工程とを有する
製造方法とする。

【００１６】また、１層目の表面電極と裏面電極を有す
る素子ユニットが多数形成された１５０μｍ以下の厚さ
のウエハ上の裏面側を支持基板に貼り付ける工程と、該
ウエハの表面側全面に絶縁性厚膜を５μｍ〜５０μｍの
厚さに被覆する工程と、前記素子ユニットの１層目の表
面電極上の絶縁性厚膜を選択的に除去する工程と、前記
表面電極直上の前記絶縁性厚膜上に２層目の表面電極を
形成する工程と、前記ウエハをダイシングして各素子ユ
ニットをそれぞれ分離する工程とを有する製造方法とす
る。

【００１７】

【発明の実施の形態】図１は、この発明の第１実施例の
半導体装置であり、同図（ａ）は要部平面図、同図
（ｂ）は同図（ａ）のＹ−Ｙ線で切断した要部断面図で
ある。ここでは半導体装置を構成するＩＧＢＴチップを
示した。半導体基板１００の内部構造は図１２と同じで
ある。図１のエミッタ電極２、コレクタ電極４、ゲート
電極３および接合終端耐圧構造５は、図１１のエミッタ
電極６１、コレクタ電極６３、ゲート電極６２および接
合終端耐圧構造６５にそれぞれ相当する。

【００１８】ゲート電極３とエミッタ電極２を有するＩ
ＧＢＴチップ１の接合終端耐圧構造５部上に絶縁性厚膜
であるポリイミドの枠６を形成する。ＩＧＢＴチップ１
の裏面側には裏面電極であるコレクタ電極４が形成され
ている。ＩＧＢＴチップ１の厚み（半導体基板１００の
厚さ）は１５０μｍ以下であり、ポリイミドの枠６の厚
みは５μｍ〜５０μｍで、枠６の幅は０．５ｍｍであ
る。このポリイミドの枠６の厚みをこの範囲にすること
で、ＩＧＢＴチップ１のエミッタ電極２側に凸状に反る
ことが抑制される。尚、絶縁性厚膜は窒化珪素であって
も構わない。この場合の窒化珪素膜の厚みは５μｍ〜８
μｍ程度が好ましい。また、前記のようにＩＧＢＴチッ
プ１の厚さを１５０μｍ以下としたのは、反り量が図１
４に示したように急激に増大するためである。また、下
限値としては、素子耐圧に依存するが、６００Ｖクラス
の耐圧を維持するとしたら、５０μｍ程度である。

【００１９】図２は、図１の半導体装置の製造方法で、
同図（ａ）から同図（ｆ）は工程順に示した要部工程断
面図である。ＩＧＢＴチップ１となる素子ユニットが複
数個作り込まれた厚み５０μｍ〜１５０μｍのウエハ２
００をホットプレート２１（あるいは恒温層）にセット
し、ウエハ２００の反りが無くなる温度（裏面電極膜の
アニール温度３００℃程度）まで昇温する。素子ユニッ
トの表面側にはゲート電極とエミッタ電極の表面電極１
１、裏面側にはコレクタ電極の裏面電極１２を形成する
（同図（ａ））。

【００２０】つぎに、ウエハ２００の裏面にシリコンと
線膨張係数が等しいガラス基板２２をＵＶテープ２３
（紫外線を照射すると剥離できるテープ）で接着する。
ウエハ２００をガラス基板２２に接着することで、ＩＧ
ＢＴチップ１のエミッタ電極２側が凸状に反っていたウ
エハ２００は平坦となり、ガラス基板２２の温度を下げ
ても、ウエハ２００は反らなくなる（同図（ｂ））。

【００２１】つぎに、室温に戻したガラス基板２２上に
接着したウエハ２００に絶縁性厚膜であるポリイミド１
３を被覆する（同図（ｃ））。つぎに、ウエハ２００表
面に被覆したポリイミド１３を硬化させ、その後、接合
終端耐圧構造５（保護膜として窒化膜などが形成されて
いる）が形成されているＩＧＢＴチップ１の外周部上の
ポリイミド１３を残し、他の箇所のポリイミドを除去し
て、ポリイミドの枠６を形成する。このＩＧＢＴチップ
１の外周部に形成されたポリイミドの枠６は、ＩＧＢＴ
チップ１の反りを抑制する働きをする。この枠６を厚く
すると、反りを抑制する効果は大きくなる。枠６の厚さ
は５μｍ未満では反りを抑制する効果が小さく実用的で
ない。また、５０μｍを超えると、ＩＧＢＴチップ１に
ねじれが生じるために、枠６の厚みは５μｍ〜５０μｍ
の範囲が好ましい。（同図（ｄ）） つぎに、ウエハ２００を切断線３１でダイシングにより
切断し、各素子ユニットに分離し（同図（ｅ））、この
各素子ユニットをガラス基板２２から外してＩＧＢＴチ
ップ１とする（同図（ｆ））。

【００２２】ＩＧＢＴチップ１の外周部に形成されたポ
リイミドの枠６が、前記に示したようにＩＧＢＴチップ
１の反りを抑制する。また、ポリイミドの代わりに、Ｉ
ＧＢＴチップ１の接合終端耐圧構造５上に形成されてい
る図示しない保護膜を用いても構わない。通常、この保
護膜は、窒化珪素膜で形成されているが、この膜をＩＧ
ＢＴチップ１の外周部のみ複数回スパッタあるいは蒸着
で成膜し、厚膜化することで枠６を形成してもよい。こ
の場合の膜厚は５μｍ〜８μｍ程度がよい。さらに前記
した枠６であるポリイミドを保護膜として利用しても構
わない。

【００２３】図３は、ＩＧＢＴチップの反りとポリイミ
ドの膜厚の関係を示す図である。ＩＧＢＴチップのサイ
ズは１０ｍｍ□、厚さは６０μｍ、チップ周辺部のポリ
イミドの枠の幅は０．５ｍｍである。また、ＩＧＢＴチ
ップの裏面電極（コレクタ電極４）のアニール温度は３
２５℃で、室温との温度差は３００℃である。反り量の
測定温度は２５℃である。

【００２４】ポリイミドの膜厚（枠の厚み）を厚くする
と反り量は小さく抑制される。反り量を１５０μｍ以下
とするためには、ポリイミドの厚さは７μｍ以上とする
とよい。また、ポリイミドの代わりに窒化珪素膜とする
と、膜厚を５μｍ以上とするとよい。このことから、絶
縁性厚膜（ポリイミド膜、窒化珪素膜）の膜厚、つまり
枠６の厚みは５μｍ以上とするとよい。また、ポリイミ
ドの場合は、好ましくは、１０μｍ以上とするとよい。

【００２５】前記のポリイミドの膜厚が６０μｍを越す
と、反りは低下するが、後述の図４で示すように、ＩＧ
ＢＴチップのコーナー部で、ねじれ現象が生じるため
に、ボンディング時にＩＧＢＴチップに割れが生じ易く
なる。そのため、ポリイミドの膜厚は５０μｍ以下が望
ましい。図４は、有限要素法（ＦＥＭ）でＩＧＢＴチッ
プの熱変形を模擬した解析を行った結果を等高線で示す
図である。ＩＧＢＴチップを模擬したこの解析モデル
（シェル要素を使用）は、ＩＧＢＴチップの対称性を利
用して、縦、横それぞれ２分割した、１／４モデルで行
った。図中の反りが最大となっている箇所がＩＧＢＴチ
ップの中心である。

【００２６】ＩＧＢＴチップのサイズは前記と同様に、
１０ｍｍ□、厚さ６０μｍとし、プロセスでの温度差は
ΔＴ＝−３００℃（２５℃−３２５℃）として計算を行
ない、ポリイミドの枠６の幅は０．５ｍｍであり、ポリ
イミドの枠の厚さは２０μｍ（同図（ａ））、４０μｍ
（同図（ｂ））および８０μｍ（同図（ｃ））の３通り
の等高線図で示す。２０μｍの場合（同図（ａ））では
反りは１２３μｍ、４０μｍの場合（同図（ｂ））では
反りは７７μｍ、８０μｍの場合（同図（ｃ））では反
りは４０μｍである。また、８０μｍではコーナー部で
ねじれが生じている。図では示さないが、このねじれは
５０μｍを超えると生じる。そのことから、前記したよ
うに、枠の厚みを５０μｍ以下とするとよい。

【００２７】図５は、この発明の第２実施例の半導体装
置の要部平面図で、同図（ａ）は梁が１本の場合、同図
（ｂ）は梁を十字状とした場合である。図１の枠６に加
え、ＩＧＢＴチップ１の対向するＩＧＢＴチップ１のエ
ッジ部を繋ぐように帯状のポリイミドで梁７、８を形成
することで、図１よりさらにＩＧＢＴチップ１の反り量
を低減することが可能となる。梁７、８の形成方法は第
１実施例と同様の方法で可能である。このポリイミドの
梁７、８が形成されない箇所（ポリイミド膜の開口部）
のゲート電極３とエミッタ電極２がボンディングパッド
となり、図１０のボンディング用のワイヤ５６が接続さ
れる。

【００２８】図６は、この発明の第３実施例の半導体装
置の要部平面図である。図１の枠６に加え、ＩＧＢＴチ
ップ１の対向するコーナー部を繋ぐように帯状のポリイ
ミドで梁９を形成することで、さらにＩＧＢＴチップ１
の反り量を低減することが可能となる。梁９の形成方法
は第１実施例と同様の方法で可能である。図７は、この
発明の第３実施例の半導体装置の要部平面図である。図
１の枠６に加え、ＩＧＢＴチップ１表面の中心部から放
射状に帯状のポリイミドで梁１０を形成することで、さ
らにＩＧＢＴチップ１の反り量を低減することが可能と
なる。梁１０の形成方法は第１実施例と同様の方法で可
能である。

【００２９】上記のように、ＩＧＢＴチップ１の表面側
にポリイミドで外周部に枠６、さらには対向するエッジ
部あるいはコーナー部をつなぐように帯状のポリイミド
で梁７〜１０を形成することで、バイメタル効果による
ＩＧＢＴチップ１の反り量を軽減でき、組立工程での不
良を抑え、高品質な半導体装置を提供できる。図８は、
この発明の第５実施例の半導体装置であり、同図（ａ）
は要部平面図、同図（ｂ）は同図（ａ）のＹ−Ｙ線で切
断した要部断面図である。ここでは半導体装置を構成す
るＩＧＢＴチップを示した。

【００３０】１層目のゲート電極（２層目のゲート電極
４３の直下に形成されている）、１層目のエミッタ電極
２が表面側に形成されたＩＧＢＴチップ１の表面側全面
に絶縁性厚膜としてポリイミド４１を被覆する。１層目
のゲート電極上および１層目のエミッタ電極２上のポリ
イミド４１にそれぞれコンタクトホール４４を開口し、
このポリイミド４１上に１層目のゲート電極および１層
目のエミッタ電極２に対応するように、金属膜で２層目
のゲート電極４３および２層目のエミッタ電極４２を形
成する。この２層目のゲート電極４３と１層目のゲート
電極、２層目のエミッタ電極４２と１層目のエミッタ電
極２とは前記のコンタクトホール４４を介して電気的に
接続する。

【００３１】このように、ポリイミド４１を全面に被覆
し、その上に金属膜を形成することで、前記の実施例よ
り、さらにウエハの反りの抑制効果は大きくなる。この
場合も、ポリイミドの厚みは前記した５μｍ〜１０μｍ
の範囲で、２層目のゲート電極４３および２層目のエミ
ッタ電極４２の厚さは、例えば、Ｎｉ膜で形成した場合
は、０．１μｍ程度で、反り量を殆ど無しにすることが
できる。

【００３２】また、絶縁性厚膜は、ポリイミドの代わり
に窒化珪素膜でも構わない。その場合の窒化珪素膜の厚
さは、５μｍ〜８μｍ程度がよい。図９は、図８の半導
体装置の製造方法であり、同図（ａ）から同図（ｅ）は
工程順に示した要部製造工程断面図である。製造工程は
図２（ｃ）までの部分は同じであるため、それ以降の工
程について記載してある。

【００３３】ウエハ２００表面に全面被覆したポリイミ
ド４１を硬化させる（同図（ａ））。つぎに、１層目の
表面電極１１上のポリイミド４１にコンタクトホール４
４を開ける（同図（ｂ））。つぎに、１層目の表面電極
１１上のポリイミド上に、２層目の表面電極４２を形成
する（同図（ｃ））。

【００３４】つぎに、ウエハ２００を切断線３１でダイ
シングし（同図（ｄ））、各素子ユニットに分離し、こ
の各素子ユニットをガラス基板２２から外してＩＧＢＴ
チップ１とする（同図（ｅ））。

【００３５】

【発明の効果】この発明によれば、半導体チップの表面
側（エミッタ電極側）の外周部に絶縁性厚膜で枠を形成
することで、バイメタル効果による半導体チップの反り
を抑制できる。さらにこの枠をつなぐように梁を形成す
ることで、バイメタル効果による半導体チップの反りを
抑制できる。

【００３６】また、半導体チップの表面側を絶縁性厚膜
と金属膜で被覆することで、半導体チップの反りをさら
に抑制できる。このように、半導体チップの反りを抑制
することで、半導体チップを回路パターンに接合する際
の接合不良やワイヤボンディング時のチップ不良発生を
抑えることができる。

【００３７】その結果、銅などの金属でパターンを形成
した導電膜貼り絶縁基板と半導体チップとの半田による
接合状態を安定化できて、高信頼性の半導体装置および
その製造方法を提供することができる。

【図面の簡単な説明】

【図１】この発明の第１実施例の半導体装置であり、
（ａ）は要部平面図、（ｂ）は（ａ）のＹ−Ｙ線で切断
した要部断面図

【図２】図１の半導体装置の製造方法で、（ａ）から
（ｆ）は工程順に示した要部工程断面図

【図３】ＩＧＢＴチップの反りとポリイミドの膜厚の関
係を示す図

【図４】有限要素法（ＦＥＭ）でＩＧＢＴチップの熱変
形を模擬した解析を行った結果を等高線で示す図

【図５】この発明の第２実施例の半導体装置の要部平面
図で、（ａ）は梁が１本の場合、（ｂ）は梁が十字状と
した場合の図

【図６】この発明の第３実施例の半導体装置の要部平面
図

【図７】この発明の第３実施例の半導体装置の要部平面
図

【図８】この発明の第５実施例の半導体装置であり、
（ａ）は要部平面図、（ｂ）（ａ）のＹ−Ｙ線で切断し
た要部断面図

【図９】図８の半導体装置の製造方法であり、（ａ）か
ら（ｅ）は工程順に示した要部製造工程断面図

【図１０】従来の半導体装置の要部断面図

【図１１】従来のＩＧＢＴチップの構成図であり、
（ａ）は要部平面図、（ｂ）は（ａ）のＹ−Ｙ線で切断
した要部断面図

【図１２】図１１のＸ−Ｘ線で切断したＩＧＢＴチップ
に形成されたセルの要部断面図

【図１３】ＩＧＢＴチップの反り状態を示す図

【図１４】従来のＩＧＢＴチップの厚さを減らした場合
の反り量を示す図

【符号の説明】

１ ＩＧＢＴチップ ２ エミッタ電極 ３ ゲート電極 ４ コレクタ電極 ５ 接合終端耐圧構造 ６ 枠 ７〜１０ 梁 １１ 表面電極 １２ 裏面電極 １３、４１ ポリイミド ２１ ホットプレート ２２ ガラス基板 ２３ ＵＶテープ ４２ ２層目のエミッタ電極 ４３ ２層目のゲート電極 ４４ コンタクトホール １００ 半導体基板 ２００ ウエハ

Claims (9)

【特許請求の範囲】
1. 【請求項１】半導体チップの表面側に形成した表面電極
   と、前記半導体チップの裏面側に形成した裏面電極とを
   有し、半導体チップを構成する半導体基板の厚さが１５
   ０μｍ以下である半導体装置において、 半導体チップの表面上に選択的に５μｍ以上で５０μｍ
   以下の絶縁性厚膜を形成することを特徴とする半導体装
   置。
2. 【請求項２】前記絶縁性厚膜が、半導体チップの表面側
   の外周部上に形成されることを特徴とする請求項１に記
   載の半導体装置。
3. 【請求項３】前記絶縁性厚膜が、表面電極上で選択的に
   形成されることを特徴とする請求項１に記載の半導体装
   置。
4. 【請求項４】前記絶縁性厚膜が、表面電極上で帯状に形
   成されることを特徴とする請求項３に記載の半導体装
   置。
5. 【請求項５】半導体チップの表面側に形成した表面電極
   と、前記半導体チップの裏面側に形成した裏面電極とを
   有し、半導体チップを構成する半導体基板の厚さが１５
   ０μｍ以下である半導体装置において、 半導体チップの表面上全面に５μｍ以上で５０μｍ以下
   に形成された絶縁性厚膜と、該絶縁性厚膜に開けた開口
   部を介して表面電極に電気的に接続した金属膜とを有す
   ることを特徴とする半導体装置。
6. 【請求項６】前記金属膜が選択的に形成した金属膜であ
   ることを特徴とする請求項５に記載の半導体装置。
7. 【請求項７】前記絶縁性厚膜が、ポリイミドもしくは窒
   化珪素で形成されることを特徴とする請求項１から６の
   いづれか一項に記載の半導体装置。
8. 【請求項８】素子ユニットが多数形成された１５０μｍ
   以下の厚さのウエハ上の裏面側を支持基板に貼り付ける
   工程と、前記ウエハの表面側全面に絶縁性厚膜を５μｍ
   〜５０μｍの厚さに被覆する工程と、前記絶縁性厚膜を
   選択的に除去する工程と、前記ウエハをダイシングして
   各素子ユニットをそれぞれ分離する工程とを有すること
   を特徴とする半導体装置の製造方法。
9. 【請求項９】１層目の表面電極と裏面電極を有する素子
   ユニットが多数形成された１５０μｍ以下の厚さのウエ
   ハ上の裏面側を支持基板に貼り付ける工程と、該ウエハ
   の表面側全面に絶縁性厚膜を５μｍ〜５０μｍの厚さに
   被覆する工程と、前記素子ユニットの１層目の表面電極
   上の絶縁性厚膜を選択的に除去する工程と、前記表面電
   極直上の前記絶縁性厚膜上に２層目の表面電極を形成す
   る工程と、前記ウエハをダイシングして各素子ユニット
   をそれぞれ分離する工程とを有することを特徴とする半
   導体装置の製造方法。