KR102172689B1 - 반도체 패키지 및 그 제조방법 - Google Patents

반도체 패키지 및 그 제조방법 Download PDF

Info

Publication number
KR102172689B1
KR102172689B1 KR1020200014632A KR20200014632A KR102172689B1 KR 102172689 B1 KR102172689 B1 KR 102172689B1 KR 1020200014632 A KR1020200014632 A KR 1020200014632A KR 20200014632 A KR20200014632 A KR 20200014632A KR 102172689 B1 KR102172689 B1 KR 102172689B1
Authority
KR
South Korea
Prior art keywords
terminal
adhesive
terminal pad
lead
semiconductor chip
Prior art date
Application number
KR1020200014632A
Other languages
English (en)
Inventor
최윤화
김영훈
조정훈
Original Assignee
제엠제코(주)
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 제엠제코(주) filed Critical 제엠제코(주)
Priority to KR1020200014632A priority Critical patent/KR102172689B1/ko
Application granted granted Critical
Publication of KR102172689B1 publication Critical patent/KR102172689B1/ko
Priority to US17/105,630 priority patent/US11682610B2/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49562—Geometry of the lead-frame for devices being provided for in H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49568—Lead-frames or other flat leads specifically adapted to facilitate heat dissipation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/142—Metallic substrates having insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3735—Laminates or multilayers, e.g. direct bond copper ceramic substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3736—Metallic materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/42—Fillings or auxiliary members in containers or encapsulations selected or arranged to facilitate heating or cooling
    • H01L23/433—Auxiliary members in containers characterised by their shape, e.g. pistons
    • H01L23/4334—Auxiliary members in encapsulations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49503—Lead-frames or other flat leads characterised by the die pad
    • H01L23/49513—Lead-frames or other flat leads characterised by the die pad having bonding material between chip and die pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49517—Additional leads
    • H01L23/49524—Additional leads the additional leads being a tape carrier or flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49579—Lead-frames or other flat leads characterised by the materials of the lead frames or layers thereon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49861—Lead-frames fixed on or encapsulated in insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49866—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers characterised by the materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/4901—Structure
    • H01L2224/4903—Connectors having different sizes, e.g. different diameters
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H01L2224/49111—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting two common bonding areas, e.g. Litz or braid wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Abstract

본 발명은, 한 개 이상의 터미널패드(111)와, 터미널패드(111)와 구조적으로 연결된 제1 터미널리드(112)로 구성되는, 리드프레임(110), 터미널패드(111) 상면에 제1 접착제를 개재하여 접착되는 한 개 이상의 반도체칩(120), 터미널패드(111) 하면에 제2 접착제(131)를 개재하여 접착되는 한 개 이상의 방열기판(130), 반도체칩(120)과 전기적으로 연결되고, 터미널패드(111)와 일정간격 이격되고 방열기판(130)과 분리되어 배열되는 한 개 이상의 제2 터미널리드(140), 및 제1 터미널리드(112) 및 제2 터미널리드(140)의 일부와, 반도체칩(120)과, 터미널패드(111)를 감싸는 패키지 하우징(150)을 포함하여, 터미널패드(111)에 방열기판(130)을 부착하여 반도체칩(120)의 발열을 패키지 하우징(150) 외부로 방열시켜 효율적으로 냉각할 수 있는, 반도체 패키지를 개시한다.

Description

반도체 패키지 및 그 제조방법{SEMICONDUCTOR PACKAGE AND METHOD OF FABRICATING THE SAME}
본 발명은 반도체 패키지 및 그 제조방법에 관한 것으로, 보다 상세하게는 터미널패드 하부에 방열기판을 부착하여 반도체칩의 발열을 터미널리드 또는 반도체칩을 인접하여 경유하지 않고 패키지 하우징 외부로 방열시켜 효율적으로 냉각하도록 할 수 있는, 반도체 패키지 및 그 제조방법에 관한 것이다.
통상, 패키지형 전력 반도체 장치는 구동 중 방산되는 전력으로 필요 이상으로 고온환경이 조성되어 방열하여 적정 수준으로 냉각하여서 열저항을 최소화시키는 것이 중요한 이슈이다.
한편, 이와 관련한 선행기술로서, 한국 등록특허공보 제0685253호가 개시되어 있는데, 종래의 패키지형 전력 반도체 장치는, 도 1에 도시된 바와 같이, 전력 반도체 다이(26)는 직접 결합식 구리(DBC) 기판(28)에 솔더링되고, DBC 기판(28)은 다이측(제1) 구리층(30), 세라믹층(32) 및 후방측(제2) 구리층(34)을 포함하고, 밀봉층(36)은 전력 반도체 다이(26), DBC 기판(28) 및 제1 구리층(30)에 솔더링된(40) 장치 도선(38)의 상부에 형성된다.
하지만, 리드프레임 리드인 도선(38)과 다이측 구리층(30)은 솔더링되어 결합되어 고온환경에 의한 변형시 구조적 결합강도가 저하될 수 있고, 열확산층인 다이측 구리층(30)과 세라믹층(32)과 후방측 구리층(34)이 밀봉층(36) 내측에 인입되어 몰딩되어서 방열효과에 한계가 있고 열확산층의 온도특성으로 인한 변형시 전력 반도체 다이(26)에 스트레스가 가해져 반도체칩의 신뢰성이 저하될 가능성이 있다.
이에, 반도체칩의 발열을 패키지 하우징 외부로 효율적으로 방열시켜 냉각하도록 하고, 반도체 패키지의 변형을 최소화할 수 있는 기술이 요구된다.
한국 등록특허공보 제0685253호(패키지형 전력 반도체 장치, 2007.02.22.) 한국 공개특허공보 제2001-0111736호(리드프레임의 배면에 직접 부착되는 절연방열판을구비하는 전력 모듈 패키지, 20011.02.20.)
본 발명의 사상이 이루고자 하는 기술적 과제는, 반도체칩의 발열을 패키지 하우징 외부로 효율적으로 방열시켜 냉각하도록 하고, 반도체 패키지의 변형을 최소화할 수 있는, 반도체 패키지 및 그 제조방법을 제공하는 데 있다.
전술한 목적을 달성하고자, 본 발명의 일 실시예는, 한 개 이상의 터미널패드와, 상기 터미널패드와 구조적으로 연결된 한 개 이상의 제1 터미널리드로 구성되는, 리드프레임; 상기 터미널패드 상면에 전도성의 제1 접착제를 개재하여 접착되는 한 개 이상의 반도체칩; 상기 터미널패드 하면에 제2 접착제를 개재하여 접착되는 한 개 이상의 방열기판; 상기 반도체칩과 전기적으로 연결되고, 상기 터미널패드와 일정간격 이격되고 상기 방열기판과 분리되어 배열되는 한 개 이상의 제2 터미널리드; 상기 반도체칩과 상기 제2 터미널리드를 전기적으로 연결하고, 50중량% 이상의 Cu 또는 Al를 함유하는 금속클립; 및 상기 제1 터미널리드 및 상기 제2 터미널리드의 일부와, 상기 반도체칩과, 상기 터미널패드를 감싸는 패키지 하우징;을 포함하되, 상기 터미널패드, 상기 제1 터미널리드 및 상기 제2 터미널리드 중 어느 하나 이상은 80중량% 이상의 Cu를 함유하거나 60중량% 이상의 Al을 함유하는 금속으로 이루어지는, 반도체 패키지를 제공한다.
본 발명의 다른 실시예는, 한 개 이상의 터미널패드와, 상기 터미널패드와 구조적으로 연결된 한 개 이상의 제1 터미널리드로 구성되는, 리드프레임; 상기 터미널패드 상면에 전도성의 제1 접착제를 개재하여 접착되는 한 개 이상의 반도체칩; 상기 터미널패드 하면에 제2 접착제를 개재하여 접착되는 한 개 이상의 방열기판; 상기 반도체칩과 전기적으로 연결되고, 상기 터미널패드와 일정간격 이격되고 상기 방열기판과 분리되어 배열되는 한 개 이상의 제2 터미널리드; 및 상기 제1 터미널리드 및 상기 제2 터미널리드의 일부와, 상기 반도체칩과, 상기 터미널패드를 감싸는 패키지 하우징;을 포함하되, 상기 제2 터미널리드는 상기 반도체칩에 전도성 접착제를 개재하여 직접 접착되고, 상기 터미널패드, 상기 제1 터미널리드 및 상기 제2 터미널리드 중 어느 하나 이상은 80중량% 이상의 Cu를 함유하거나 60중량% 이상의 Al을 함유하는 금속으로 이루어지는, 반도체 패키지를 제공한다.
여기서, 상기 제2 접착제는 비전도성 또는 전도성 접착제일 수 있다.
이때, 상기 전도성 접착제는 40중량% 이상의 Sn을 함유하거나, 50중량% 이상의 Ag 또는 Cu를 함유할 수 있다.
또한, 상기 방열기판은 절연판일 수 있다.
또한, 상기 방열기판은 금속판일 수 있다.
또한, 상기 절연판 상면에는 한 개 이상의 금속층이 적층 형성될 수 있다.
또한, 상기 절연판 상면에는 두 개 이상의 금속층이 적층 형성되고, 하면에는 한 개의 금속층이 적층 형성될 수 있다.
또한, 상기 절연판 상면 및 하면에는 세 개 이상의 금속층이 적층 형성될 수 있다.
또한, 상기 금속판 상면에는 한 개의 절연층, 또는 한 개의 절연층과 한 개 이상의 금속층이 적층 형성될 수 있다.
또한, 상기 패키지 하우징은 EMC, PPS 또는 PBT로 형성할 수 있다.
또한, 상기 방열기판은 상기 패키지 하우징 표면 외측으로 노출되도록 접착될 수 있다.
본 발명의 다른 실시예는, 한 개 이상의 터미널패드와, 상기 터미널패드와 구조적으로 연결된 한 개 이상의 제1 터미널리드로 구성되는, 리드프레임을 준비하는 단계; 상기 터미널패드 상면에 전도성의 제1 접착제를 개재하여 한 개 이상의 반도체칩을 접착하는 단계; 상기 반도체칩과 전기적으로 연결되고, 상기 터미널패드와 일정간격 이격되도록 배열되는 한 개 이상의 제2 터미널리드를 형성하는 단계; 상기 반도체칩과 상기 제2 터미널리드를, 50중량% 이상의 Cu 또는 Al를 함유하는 금속클립에 의해 전기적으로 연결하는 단계; 상기 터미널패드 하면에 제2 접착제를 개재하여 한 개 이상의 방열기판을 접착하는 단계; 및 상기 제1 터미널리드 및 상기 제2 터미널리드의 일부와, 상기 반도체칩과, 상기 터미널패드를 감싸는 패키지 하우징을 형성하는 단계;를 포함하되, 상기 터미널패드, 상기 제1 터미널리드 및 상기 제2 터미널리드 중 어느 하나 이상은 80중량% 이상의 Cu를 함유하거나 60중량% 이상의 Al을 함유하는 금속으로 이루어지는, 반도체 패키지 제조방법을 제공한다.
본 발명의 다른 실시예는, 한 개 이상의 터미널패드와, 상기 터미널패드와 구조적으로 연결된 한 개 이상의 제1 터미널리드로 구성되는, 리드프레임을 준비하는 단계; 상기 터미널패드 상면에 전도성의 제1 접착제를 개재하여 한 개 이상의 반도체칩을 접착하는 단계; 상기 반도체칩과 전기적으로 연결되고, 상기 터미널패드와 일정간격 이격되도록 배열되는 한 개 이상의 제2 터미널리드를 형성하는 단계; 상기 반도체칩과 상기 제2 터미널리드를, 50중량% 이상의 Cu 또는 Al를 함유하는 금속클립에 의해 전기적으로 연결하는 단계; 상기 제1 터미널리드 및 상기 제2 터미널리드의 일부와, 상기 반도체칩과, 상기 터미널패드를 감싸고, 상기 터미널패드의 하면이 노출되도록 음각으로 접착제 도포공간을 형성하는 패키지 하우징을 형성하는 단계; 및 상기 접착제 도포공간에 제2 접착제를 도포하여 한 개 이상의 방열기판을 접착하는 단계;를 포함하되, 상기 터미널패드, 상기 제1 터미널리드 및 상기 제2 터미널리드 중 어느 하나 이상은 80중량% 이상의 Cu를 함유하거나 60중량% 이상의 Al을 함유하는 금속으로 이루어지는, 반도체 패키지 제조방법을 제공한다.
본 발명의 다른 실시예는, 한 개 이상의 터미널패드와, 상기 터미널패드와 구조적으로 연결된 한 개 이상의 제1 터미널리드로 구성되는, 리드프레임을 준비하는 단계; 상기 터미널패드 상면에 전도성의 제1 접착제를 개재하여 한 개 이상의 반도체칩을 접착하는 단계; 상기 반도체칩과 전기적으로 연결되고, 상기 터미널패드와 일정간격 이격되도록 배열되는 한 개 이상의 제2 터미널리드를 형성하는 단계; 상기 제2 터미널리드를, 상기 반도체칩에 전도성 접착제를 개재하여 직접 접착하는 단계; 상기 터미널패드 하면에 제2 접착제를 개재하여 한 개 이상의 방열기판을 접착하는 단계; 및 상기 제1 터미널리드 및 상기 제2 터미널리드의 일부와, 상기 반도체칩과, 상기 터미널패드를 감싸는 패키지 하우징을 형성하는 단계;를 포함하되, 상기 터미널패드, 상기 제1 터미널리드 및 상기 제2 터미널리드 중 어느 하나 이상은 80중량% 이상의 Cu를 함유하거나 60중량% 이상의 Al을 함유하는 금속으로 이루어지는, 반도체 패키지 제조방법을 제공한다.
본 발명의 다른 실시예는, 한 개 이상의 터미널패드와, 상기 터미널패드와 구조적으로 연결된 한 개 이상의 제1 터미널리드로 구성되는, 리드프레임을 준비하는 단계; 상기 터미널패드 상면에 전도성의 제1 접착제를 개재하여 한 개 이상의 반도체칩을 접착하는 단계; 상기 반도체칩과 전기적으로 연결되고, 상기 터미널패드와 일정간격 이격되도록 배열되는 한 개 이상의 제2 터미널리드를 형성하는 단계; 상기 제2 터미널리드를, 상기 반도체칩에 전도성 접착제를 개재하여 직접 접착하는 단계; 상기 제1 터미널리드 및 상기 제2 터미널리드의 일부와, 상기 반도체칩과, 상기 터미널패드를 감싸고, 상기 터미널패드의 하면이 노출되도록 음각으로 접착제 도포공간을 형성하는 패키지 하우징을 형성하는 단계; 및 상기 접착제 도포공간에 제2 접착제를 도포하여 한 개 이상의 방열기판을 접착하는 단계;를 포함하되, 상기 터미널패드, 상기 제1 터미널리드 및 상기 제2 터미널리드 중 어느 하나 이상은 80중량% 이상의 Cu를 함유하거나 60중량% 이상의 Al을 함유하는 금속으로 이루어지는, 반도체 패키지 제조방법을 제공한다.
또한, 상기 제2 접착제 상부에 상기 접착제 도포공간의 면적과 동일하거나 큰 상기 방열기판을 부착하여 상기 패키지 하우징 표면 외측으로 노출되도록 형성할 수 있다.
본 발명에 의하면, 터미널패드 하부에 방열기판을 부착하여서 반도체칩의 발열을 터미널리드 또는 반도체칩을 인접하여 경유하지 않고 패키지 하우징 외부로 방열시켜 효율적으로 냉각하도록 할 수 있는 효과가 있다.
또한, 방열기판을 패키지 하우징 표면에 부착 형성하여서 몰딩 완료후 반도체 패키지의 변형을 방지하여 신뢰성 및 전기특성을 안정적으로 확보하도록 할 수 있는 효과가 있다.
도 1은 종래기술에 의한 패키지형 전력 반도체 장치를 예시한 것이다.
도 2는 본 발명의 일 실시예에 의한 반도체 패키지의 사시도를 도시한 것이다.
도 3은 도 2의 반도체 패키지를 분리하여 도시한 것이다.
도 4는 도 3의 반도체 패키지의 리드프레임을 분리 도시한 것이다.
도 5는 도 2의 반도체 패키지의 단면구조를 도시한 것이다.
도 6 및 도 7은 도 2의 반도체 패키지의 방열기판의 다양한 구조를 각각 도시한 것이다.
도 8은 도 2의 반도체 패키지의 반도체칩과 제2 터미널리드의 전기적 연결구성을 예시한 것이다.
도 9는 본 발명의 다른 실시예에 따른 반도체 패키지 제조방법의 공정 순서도를 개략적으로 도시한 것이다.
도 10은 본 발명의 또 다른 실시예에 따른 반도체 패키지 제조방법의 공정 순서도를 개략적으로 도시한 것이다.
이하, 첨부한 도면을 참고로 하여 본 발명의 실시예에 대하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다. 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시예에 한정되지 않는다.
본 발명의 일 실시예에 의한 반도체 패키지는, 전체적으로, 한 개 이상의 터미널패드(111)와, 터미널패드(111)와 구조적으로 연결된 한 개 이상의 제1 터미널리드(112)로 구성되는, 리드프레임(110), 터미널패드(111) 상면에 제1 접착제를 개재하여 접착되는 한 개 이상의 반도체칩(120), 터미널패드(111) 하면에 제2 접착제(131)를 개재하여 접착되는 한 개 이상의 방열기판(130), 반도체칩(120)과 전기적으로 연결되고, 터미널패드(111)와 일정간격 이격되고 방열기판(130)과 분리되어 배열되는 한 개 이상의 제2 터미널리드(140), 및 제1 터미널리드(112) 및 제2 터미널리드(140)의 일부와, 반도체칩(120)과, 터미널패드(111)를 감싸는 패키지 하우징(150)을 포함하여, 터미널패드(111)에 방열기판(130)을 부착하여 반도체칩(120)의 발열을 패키지 하우징(150) 외부로 방열시켜 효율적으로 냉각하는 것을 요지로 한다.
이하, 도 2 내지 도 8을 참조하여, 본 발명의 일 실시예에 의한 반도체 패키지를 상술하면 다음과 같다.
우선, 리드프레임(110)은, 도 2 및 도 3에 도시된 바와 같이, 반도체칩(120)이 실장되는 한 개 이상의 터미널패드(111)와, 터미널패드(111)와 구조적으로 연결되어 패키지 하우징(150) 외부로 연장되어 노출된 제1 터미널리드(112)로 구성된다.
여기서, 터미널패드(111)와 제1 터미널리드(112)는 80중량% 이상의 Cu를 함유하거나 60중량% 이상의 Al을 함유하는 금속으로 일체형으로 구성되어서, 반도체칩(120)과 직접 전기적으로 연결되고, 패키지 하우징(150) 외부로 노출된 제1 터미널리드(112)를 통해 전기적 연결을 위한 단자를 확보하도록 한다.
다음, 반도체칩(120)은, 도 3에 도시된 바와 같이, 터미널패드(111) 상면에 제1 접착제(미도시)를 개재하여 접착되는 한 개 이상으로 실장되어 구성된다.
참고로, 반도체칩(120)으로는, 실리콘 제어 정류기(SCR), 전력 트랜지스터, 절연게이트 양극트랜지스터(IGBT), 금속산화막 반도체 전계효과 트랜지스터(MOSFET), 전력 정류기, 전력 레귤레이터, 또는 그 조합체의 전력 반도체가 적용될 수 있다.
한편, 제1 접착제로는 전도성 접착제가 적용될 수 있다.
다음, 방열기판(130)은, 도 3에 도시된 바와 같이, 터미널패드(111) 하면에 제2 접착제(131)를 개재하여 접착되는 한 개 이상으로 구성되어서, 반도체칩(120)의 구동시 발생하는 발열을 패키지 하우징(150) 외부로 전달한다.
또한, 방열기판(130)은 리드프레임(110)의 크기 또는 반도체칩(120)의 발열특성에 따라 절연판(132)으로 구성되거나 금속판(133)으로 구성될 수 있고, 제2 접착제(131)는 비전도성 접착제이거나 전도성 접착제일 수 있다.
여기서, 전도성 접착제는 40중량% 이상의 Sn을 함유하거나, 50중량% 이상의 Ag 또는 Cu를 함유할 수 있다.
한편, 도 6 및 도 7은 도 2의 반도체 패키지의 방열기판의 다양한 구조를 각각 도시한 것으로서, 도 6의 (a)에 도시된 바와 같이 절연판(132) 또는 금속판(133)이 제2 접착제(131)를 개재하여 터미널패드(111) 하면에 접착되거나, 도 6의 (b) 및 도 7의 (a)에 도시된 바와 같이 절연판(132) 상면에 한 개 이상의 금속층(135,135a,135b)이 적층 형성되거나, 도 6의 (c)에 도시된 바와 같이 금속판(133) 상면에 한 개의 절연층(136)과 한 개 이상의 금속층(135)이 적층 형성될 수 있거나, 또는 금속판 상면에 한 개의 절연층만이 형성될 수도 있다(미도시).
또는, 도 7의 (b)에 도시된 바와 같이 절연판(132) 상면에 두 개 이상의 금속층(135a,135b)이 적층 형성되고, 하면에 한 개의 금속층(137)이 적층 형성되거나, 도 7의 (c)에 도시된 바와 같이 절연판(132) 상면에 세 개 이상의 금속층(135a,135b,135c)이 적층 형성되고 하면에 세 개 이상의 금속층(137a,137b,137c)이 적층 형성될 수 있다.
다음, 제2 터미널리드(140)는, 도 3 및 도 4에 도시된 바와 같이, 반도체칩(120)과 전기적으로 연결되고, 터미널패드(111)와 일정간격 이격되어 구조적으로 분리되어 구성되고, 방열기판(130)과는 직접 접촉하지 않도록 분리되어 배열되는 한 개 이상으로 구성된다.
여기서, 제2 터미널리드(140)는 80중량% 이상의 Cu를 함유하거나 60중량% 이상의 Al을 함유하는 금속으로 이루어질 수 있다.
한편, 도 8은 도 2의 반도체 패키지의 반도체칩과 제2 터미널리드의 전기적 연결구성을 예시한 것으로서, 도 8의 (a)에 도시된 바와 같이 반도체칩(120)과 제2 터미널리드(140)는 80중량% 이상의 Au, Cu 또는 Al를 함유하는 전도성 와이어(161)에 의해 전기적으로 연결될 수 있다. 또한, 전도성 와이어(161)를 이용한 반도체 패키지보다 우수한 전기적 연결 성능과 열방출이 용이하고 열적 안정성을 좋게 하기 위해, 도 8의 (b)에 도시된 바와 같이 반도체칩(120)과 제2 터미널리드(140)는, 50중량% 이상의 Cu 또는 Al를 함유하는 금속클립(162)에 의해 전기적으로 연결되거나, 또는 도 8의 (c)에 도시된 바와 같이 제2 터미널리드(140)는 반도체칩(120)에 전도성 접착제(163)를 개재하여 접착되어 반도체칩(120)과 직접 전기적으로 연결될 수 있다.
다음, 패키지 하우징(150)은, 도 2에 도시된 바와 같이, 제1 터미널리드(112) 및 제2 터미널리드(140)의 일부와, 반도체칩(120)과, 터미널패드(111)를 감싸는 형태로 구성된다.
여기서, 패키지 하우징(150)은 반도체 회로보호용 절연체로서, EMC(Epoxy Molding Compound), PPS(PolyPhenylene Sulfide) 또는 PBT(PolyButylene Terephtalate)로 형성할 수 있다.
도 9는 본 발명의 다른 실시예에 따른 반도체 패키지 제조방법의 공정 순서도를 개략적으로 도시한 것이다.
이를 참조하면, 반도체 패키지 제조방법은, 우선, 한 개 이상의 터미널패드(111)와, 터미널패드(111)와 구조적으로 연결된 한 개 이상의 제1 터미널리드(112)로 구성되는, 리드프레임(110)을 준비하는 단계와, 터미널패드(111) 상면에 제1 접착제를 개재하여 한 개 이상의 반도체칩(120)을 접착하는 단계와, 반도체칩(120)과 전기적으로 연결되고, 터미널패드(111)와 일정간격 이격되도록 배열되는 한 개 이상의 제2 터미널리드(140)를 형성하는 단계와((a) 참조), 터미널패드(111) 하면에 제2 접착제(131)를 개재하여 한 개 이상의 방열기판(130)을 접착하는 단계와((b) 참조), 제1 터미널리드(112) 및 제2 터미널리드(140)의 일부와, 반도체칩(120)과, 터미널패드(111)를 감싸는 패키지 하우징을 형성하는 단계로((c) 참조)로 이루어진다.
즉, 패키지 하우징(150)을 형성하는 공정(패키징 공정) 이전에 방열기판(130)을 터미널패드(111)에 접착한 후 패키지 하우징(150)을 형성할 수 있다.
이때, 전술한 바와 같이 반도체칩(120)과 제2 터미널리드(140)는 80중량% 이상의 Au, Cu 또는 Al를 함유하는 전도성 와이어(161)에 의해 전기적으로 연결될 수 있다. 또한, 전도성 와이어(161)를 이용한 반도체 패키지보다 우수한 전기적 연결 성능과 열방출이 용이하고 열적 안정성을 좋게 하기 위해, 반도체칩(120)과 제2 터미널리드(140)는, 50중량% 이상의 Cu 또는 Al를 함유하는 금속클립(162)에 의해 전기적으로 연결되거나, 또는 제2 터미널리드(140)는 반도체칩(120)에 전도성 접착제(163)를 개재하여 접착되어 반도체칩(120)과 직접 전기적으로 연결될 수 있다.
도 10은 본 발명의 또 다른 실시예에 따른 반도체 패키지 제조방법의 공정 순서도를 개략적으로 도시한 것이다.
이를 참조하면, 반도체 패키지 제조방법은, 우선, 한 개 이상의 터미널패드(111)와, 터미널패드(111)와 구조적으로 연결된 한 개 이상의 제1 터미널리드(112)로 구성되는, 리드프레임(110)을 준비하는 단계와, 터미널패드(111) 상면에 제1 접착제를 개재하여 한 개 이상의 반도체칩(120)을 접착하는 단계와, 반도체칩(120)과 전기적으로 연결되고, 터미널패드(111)와 일정간격 이격되도록 배열되는 한 개 이상의 제2 터미널리드(140)를 형성하는 단계와((a) 참조), 제1 터미널리드(112) 및 제2 터미널리드(140)의 일부와, 반도체칩(120)과, 터미널패드(111)를 감싸고, 터미널패드(111)의 하면이 노출되도록 음각으로 접착제 도포공간(A)을 형성하는 패키지 하우징(150)을 형성하는 단계와((b) 참조), 접착제 도포공간(A)에 제2 접착제를 도포하여 한 개 이상의 방열기판(130)을 접착하는 단계로((c) 참조) 이루어진다.
즉, 패키지 하우징(150)을 형성하는 공정(패키징 공정) 이후에 방열기판(130)을 터미널패드(111)에 접착할 수 있는데, 패키지 하우징(150) 외측으로 한 개 이상의 터미널패드(111)를 노출시켜 방열기판(130)을 제2 접착제를 개재하여 접착할 수 있다.
예컨대, 패키지 하우징(150)을 형성하는 공정시에 터미널패드(111)의 하면이 노출되도록 음각으로 접착제 도포공간(A)을 형성하고, 접착제 도포공간(A) 내측으로 방열기판(130)이 인입되지 않도록 접착제를 도포하고 접착제 상부에 접착제 도포공간(A)의 면적과 동일하거나 큰 방열기판(130)을 부착하여 패키지 하우징(150) 표면 외측으로 노출되도록 형성할 수 있다.
이때, 전술한 바와 같이 반도체칩(120)과 제2 터미널리드(140)는 80중량% 이상의 Au, Cu 또는 Al를 함유하는 전도성 와이어(161)에 의해 전기적으로 연결될 수 있다. 또한, 전도성 와이어(161)를 이용한 반도체 패키지보다 우수한 전기적 연결 성능과 열방출이 용이하고 열적 안정성을 좋게 하기 위해, 반도체칩(120)과 제2 터미널리드(140)는, 50중량% 이상의 Cu 또는 Al를 함유하는 금속클립(162)에 의해 전기적으로 연결되거나, 또는 제2 터미널리드(140)는 반도체칩(120)에 전도성 접착제(163)를 개재하여 접착되어 반도체칩(120)과 직접 전기적으로 연결될 수 있다.
따라서, 전술한 바와 같은 반도체 패키지 및 그 제조방법의 구성에 의해서, 터미널패드 하부에 방열기판을 부착하여서 반도체칩의 발열을 터미널리드 또는 반도체칩을 인접하여 경유하지 않고 패키지 하우징 외부로 방열시켜 효율적으로 냉각하도록 하고, 방열기판을 패키지 하우징 표면에 부착 형성하여서 몰딩 완료후 반도체 패키지의 변형을 방지하여 신뢰성 및 전기특성을 안정적으로 확보하도록 할 수 있다.
이상, 본 발명을 도면에 도시된 실시예를 참조하여 설명하였다. 그러나, 본 발명은 이에 한정되지 않고 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에 의해 본 발명과 균등한 범위에 속하는 다양한 변형예 또는 다른 실시예가 가능하다. 따라서, 본 발명의 진정한 보호범위는 이어지는 특허청구범위에 의해 정해져야 할 것이다.
110 : 리드프레임 111 : 터미널패드
112 : 제1 터미널리드 120 : 반도체칩
130 : 방열기판 131 : 제2 접착제
132 : 절연판 133 : 금속판
135 : 금속층 136 : 절연층
137 : 금속층 140 : 제2 터미널리드
150 : 패키지 하우징 161 : 전도성 와이어
162 : 금속클립 163 : 전도성 접착제
A : 접착제 도포공간

Claims (17)

  1. 한 개 이상의 터미널패드와, 상기 터미널패드와 구조적으로 연결된 한 개 이상의 제1 터미널리드로 구성되는, 리드프레임;
    상기 터미널패드 상면에 전도성의 제1 접착제를 개재하여 접착되는 한 개 이상의 반도체칩;
    상기 터미널패드 하면에 제2 접착제를 개재하여 접착되는 한 개 이상의 방열기판;
    상기 반도체칩과 전기적으로 연결되고, 상기 터미널패드와 일정간격 이격되고 상기 방열기판과 분리되어 배열되는 한 개 이상의 제2 터미널리드;
    상기 반도체칩과 상기 제2 터미널리드를 전기적으로 연결하고, 50중량% 이상의 Cu 또는 Al를 함유하는 금속클립; 및
    상기 제1 터미널리드 및 상기 제2 터미널리드의 일부와, 상기 반도체칩과, 상기 터미널패드를 감싸는 패키지 하우징;을 포함하되,
    상기 터미널패드, 상기 제1 터미널리드 및 상기 제2 터미널리드 중 어느 하나 이상은 80중량% 이상의 Cu를 함유하거나 60중량% 이상의 Al을 함유하는 금속으로 이루어지고,
    상기 패키지 하우징은 상기 터미널패드 하면이 노출되도록 음각으로 접착제 도포공간이 형성되며, 상기 접착제 도포공간 내측으로 상기 음각의 높이와 동일 두께로 상기 제2 접착제를 도포하고, 상기 제2 접착제 상부에 상기 접착제 도포 공간의 면적과 동일하거나 큰 상기 방열기판을 부착하여 상기 방열기판이 상기 패키지 하우징 표면 외측으로 노출되도록 형성하는,
    반도체 패키지.
  2. 한 개 이상의 터미널패드와, 상기 터미널패드와 구조적으로 연결된 한 개 이상의 제1 터미널리드로 구성되는, 리드프레임;
    상기 터미널패드 상면에 전도성의 제1 접착제를 개재하여 접착되는 한 개 이상의 반도체칩;
    상기 터미널패드 하면에 제2 접착제를 개재하여 접착되는 한 개 이상의 방열기판;
    상기 반도체칩과 전기적으로 연결되고, 상기 터미널패드와 일정간격 이격되고 상기 방열기판과 분리되어 배열되는 한 개 이상의 제2 터미널리드; 및
    상기 제1 터미널리드 및 상기 제2 터미널리드의 일부와, 상기 반도체칩과, 상기 터미널패드를 감싸는 패키지 하우징;을 포함하되,
    상기 제2 터미널리드는 상기 반도체칩에 전도성 접착제를 개재하여 직접 접착되고,
    상기 터미널패드, 상기 제1 터미널리드 및 상기 제2 터미널리드 중 어느 하나 이상은 80중량% 이상의 Cu를 함유하거나 60중량% 이상의 Al을 함유하는 금속으로 이루어지고,
    상기 패키지 하우징은 상기 터미널패드 하면이 노출되도록 음각으로 접착제 도포공간이 형성되며, 상기 접착제 도포공간 내측으로 상기 음각의 높이와 동일 두께로 상기 제2 접착제를 도포하고, 상기 제2 접착제 상부에 상기 접착제 도포 공간의 면적과 동일하거나 큰 상기 방열기판을 부착하여 상기 방열기판이 상기 패키지 하우징 표면 외측으로 노출되도록 형성하는,
    반도체 패키지.
  3. 제 1 항 또는 제 2 항에 있어서,
    상기 제2 접착제는 비전도성 또는 전도성 접착제인 것을 특징으로 하는,
    반도체 패키지.
  4. 제 3 항에 있어서,
    상기 전도성 접착제는 40중량% 이상의 Sn을 함유하거나, 50중량% 이상의 Ag 또는 Cu를 함유하는 것을 특징으로 하는,
    반도체 패키지.
  5. 제 1 항 또는 제 2 항에 있어서,
    상기 방열기판은 절연판인 것을 특징으로 하는,
    반도체 패키지.
  6. 제 1 항 또는 제 2 항에 있어서,
    상기 방열기판은 금속판인 것을 특징으로 하는,
    반도체 패키지.
  7. 제 5 항에 있어서,
    상기 절연판 상면에는 한 개 이상의 금속층이 적층 형성되는 것을 특징으로 하는,
    반도체 패키지.
  8. 제 5 항에 있어서,
    상기 절연판 상면에는 두 개 이상의 금속층이 적층 형성되고, 하면에는 한 개의 금속층이 적층 형성되는 것을 특징으로 하는,
    반도체 패키지.
  9. 제 5 항에 있어서,
    상기 절연판 상면 및 하면에는 세 개 이상의 금속층이 적층 형성되는 것을 특징으로 하는,
    반도체 패키지.
  10. 제 6 항에 있어서,
    상기 금속판 상면에는 한 개의 절연층, 또는 한 개의 절연층과 한 개 이상의 금속층이 적층 형성되는 것을 특징으로 하는,
    반도체 패키지.
  11. 제 1 항 또는 제 2 항에 있어서,
    상기 패키지 하우징은 EMC, PPS 또는 PBT로 형성하는 것을 특징으로 하는,
    반도체 패키지.
  12. 제 1 항 또는 제 2 항에 있어서,
    상기 방열기판은 상기 패키지 하우징 표면 외측으로 노출되도록 접착되는 것을 특징으로 하는,
    반도체 패키지.
  13. 삭제
  14. 한 개 이상의 터미널패드와, 상기 터미널패드와 구조적으로 연결된 한 개 이상의 제1 터미널리드로 구성되는, 리드프레임을 준비하는 단계;
    상기 터미널패드 상면에 전도성의 제1 접착제를 개재하여 한 개 이상의 반도체칩을 접착하는 단계;
    상기 반도체칩과 전기적으로 연결되고, 상기 터미널패드와 일정간격 이격되도록 배열되는 한 개 이상의 제2 터미널리드를 형성하는 단계;
    상기 반도체칩과 상기 제2 터미널리드를, 50중량% 이상의 Cu 또는 Al를 함유하는 금속클립에 의해 전기적으로 연결하는 단계;
    상기 제1 터미널리드 및 상기 제2 터미널리드의 일부와, 상기 반도체칩과, 상기 터미널패드를 감싸고, 상기 터미널패드의 하면이 노출되도록 음각으로 접착제 도포공간을 형성하는 패키지 하우징을 형성하는 단계; 및
    상기 접착제 도포공간에 제2 접착제를 도포하여 한 개 이상의 방열기판을 접착하는 단계;를 포함하되,
    상기 터미널패드, 상기 제1 터미널리드 및 상기 제2 터미널리드 중 어느 하나 이상은 80중량% 이상의 Cu를 함유하거나 60중량% 이상의 Al을 함유하는 금속으로 이루어지고,
    상기 접착제 도포공간 내측으로 상기 음각의 높이와 동일 두께로 상기 제2 접착제를 도포하고, 상기 제2 접착제 상부에 상기 접착제 도포 공간의 면적과 동일하거나 큰 상기 방열기판을 부착하여 상기 방열기판이 상기 패키지 하우징 표면 외측으로 노출되도록 형성하는,
    반도체 패키지 제조방법.
  15. 삭제
  16. 한 개 이상의 터미널패드와, 상기 터미널패드와 구조적으로 연결된 한 개 이상의 제1 터미널리드로 구성되는, 리드프레임을 준비하는 단계;
    상기 터미널패드 상면에 전도성의 제1 접착제를 개재하여 한 개 이상의 반도체칩을 접착하는 단계;
    상기 반도체칩과 전기적으로 연결되고, 상기 터미널패드와 일정간격 이격되도록 배열되는 한 개 이상의 제2 터미널리드를 형성하는 단계;
    상기 제2 터미널리드를, 상기 반도체칩에 전도성 접착제를 개재하여 직접 접착하는 단계;
    상기 제1 터미널리드 및 상기 제2 터미널리드의 일부와, 상기 반도체칩과, 상기 터미널패드를 감싸고, 상기 터미널패드의 하면이 노출되도록 음각으로 접착제 도포공간을 형성하는 패키지 하우징을 형성하는 단계; 및
    상기 접착제 도포공간에 제2 접착제를 도포하여 한 개 이상의 방열기판을 접착하는 단계;를 포함하되,
    상기 터미널패드, 상기 제1 터미널리드 및 상기 제2 터미널리드 중 어느 하나 이상은 80중량% 이상의 Cu를 함유하거나 60중량% 이상의 Al을 함유하는 금속으로 이루어지고,
    상기 접착제 도포공간 내측으로 상기 음각의 높이와 동일 두께로 상기 제2 접착제를 도포하고, 상기 제2 접착제 상부에 상기 접착제 도포 공간의 면적과 동일하거나 큰 상기 방열기판을 부착하여 상기 방열기판이 상기 패키지 하우징 표면 외측으로 노출되도록 형성하는,
    반도체 패키지 제조방법.
  17. 삭제
KR1020200014632A 2020-02-07 2020-02-07 반도체 패키지 및 그 제조방법 KR102172689B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020200014632A KR102172689B1 (ko) 2020-02-07 2020-02-07 반도체 패키지 및 그 제조방법
US17/105,630 US11682610B2 (en) 2020-02-07 2020-11-27 Semiconductor package with heat radiation board

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020200014632A KR102172689B1 (ko) 2020-02-07 2020-02-07 반도체 패키지 및 그 제조방법

Publications (1)

Publication Number Publication Date
KR102172689B1 true KR102172689B1 (ko) 2020-11-02

Family

ID=73397892

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020200014632A KR102172689B1 (ko) 2020-02-07 2020-02-07 반도체 패키지 및 그 제조방법

Country Status (2)

Country Link
US (1) US11682610B2 (ko)
KR (1) KR102172689B1 (ko)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102405129B1 (ko) * 2021-05-21 2022-06-07 제엠제코(주) 히트싱크 노출형 반도체 패키지 및 이의 제조방법
KR20230009754A (ko) 2021-07-09 2023-01-17 제엠제코(주) 음각형 표면 형상의 패키지 하우징 구비한 반도체 패키지
US11682610B2 (en) * 2020-02-07 2023-06-20 Jmj Korea Co., Ltd. Semiconductor package with heat radiation board
US11908824B2 (en) 2021-05-04 2024-02-20 Jmj Korea Co., Ltd. Semiconductor package, method of manufacturing the same and metal bridge applied to the semiconductor package

Citations (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10261744A (ja) * 1997-01-17 1998-09-29 Toshiba Corp 半導体装置及びその製造方法
KR20010111736A (ko) 2000-06-13 2001-12-20 김덕중 리드프레임의 배면에 직접 부착되는 절연방열판을구비하는 전력 모듈 패키지
KR100685253B1 (ko) 1998-07-31 2007-02-22 익시스 코포레이션 패키지형 전력 반도체 장치
KR100699746B1 (ko) * 2000-11-07 2007-03-27 페어차일드코리아반도체 주식회사 열전달 특성이 개선된 전력용 모듈 패키지
KR100756303B1 (ko) * 2002-11-11 2007-09-06 미쓰비시덴키 가부시키가이샤 몰드수지 밀봉형 파워 반도체장치 및 그 제조방법
KR20080070068A (ko) * 2005-11-18 2008-07-29 페어차일드 세미컨덕터 코포레이션 리드프레임과 클립을 이용하는 반도체 다이 패키지 및 그제조방법
WO2009048798A1 (en) * 2007-10-09 2009-04-16 Fairchild Semiconductor Corporation Wireless semiconductor package for efficient heat dissipation
KR100940760B1 (ko) * 2007-07-30 2010-02-11 앰코 테크놀로지 코리아 주식회사 반도체 패키지
KR20100087115A (ko) * 2007-09-26 2010-08-03 페어차일드 세미컨덕터 코포레이션 적층형 듀얼-다이 패키지들, 상기 패키지들의 제조 방법 및 상기 패키지들과 결합된 시스템들
KR101115288B1 (ko) * 2010-03-05 2012-03-05 제엠제코(주) 몰디드 리드리스 패키지 및 이를 이용한 ｌｅｄ 패키지
KR20120051902A (ko) * 2010-11-15 2012-05-23 제엠제코(주) 반도체 패키지용 클립 구조 및 이를 이용한 반도체 패키지
KR20150097922A (ko) * 2014-02-19 2015-08-27 제엠제코(주) 반도체 패키지 및 이를 위한 클립 구조체, 이의 제조 방법
KR20160033870A (ko) * 2014-09-18 2016-03-29 제엠제코(주) 클립 구조체를 이용한 반도체 패키지
KR20160003357U (ko) * 2016-09-13 2016-09-29 제엠제코(주) 클립 구조체를 이용한 반도체 패키지
KR20190140238A (ko) * 2018-06-11 2019-12-19 제엠제코(주) 음각 패턴이 형성된 반도체 칩 패키지

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5384913B2 (ja) * 2008-11-18 2014-01-08 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
JP5467799B2 (ja) * 2009-05-14 2014-04-09 ルネサスエレクトロニクス株式会社 半導体装置
CN102172689B (zh) * 2011-01-26 2012-11-28 上海交通大学 轻质金属型材电致塑性拉弯装置
TWI480357B (zh) * 2013-12-17 2015-04-11 Ind Tech Res Inst 導電膠組成物與電極的形成方法
JP6386746B2 (ja) * 2014-02-26 2018-09-05 株式会社ジェイデバイス 半導体装置
CN105678720A (zh) * 2014-11-20 2016-06-15 深圳英飞拓科技股份有限公司 一种全景拼接判断图像匹配方法及装置
KR102172689B1 (ko) * 2020-02-07 2020-11-02 제엠제코(주) 반도체 패키지 및 그 제조방법

Patent Citations (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10261744A (ja) * 1997-01-17 1998-09-29 Toshiba Corp 半導体装置及びその製造方法
KR100685253B1 (ko) 1998-07-31 2007-02-22 익시스 코포레이션 패키지형 전력 반도체 장치
KR20010111736A (ko) 2000-06-13 2001-12-20 김덕중 리드프레임의 배면에 직접 부착되는 절연방열판을구비하는 전력 모듈 패키지
KR100699746B1 (ko) * 2000-11-07 2007-03-27 페어차일드코리아반도체 주식회사 열전달 특성이 개선된 전력용 모듈 패키지
KR100756303B1 (ko) * 2002-11-11 2007-09-06 미쓰비시덴키 가부시키가이샤 몰드수지 밀봉형 파워 반도체장치 및 그 제조방법
KR20080070068A (ko) * 2005-11-18 2008-07-29 페어차일드 세미컨덕터 코포레이션 리드프레임과 클립을 이용하는 반도체 다이 패키지 및 그제조방법
KR100940760B1 (ko) * 2007-07-30 2010-02-11 앰코 테크놀로지 코리아 주식회사 반도체 패키지
KR20100087115A (ko) * 2007-09-26 2010-08-03 페어차일드 세미컨덕터 코포레이션 적층형 듀얼-다이 패키지들, 상기 패키지들의 제조 방법 및 상기 패키지들과 결합된 시스템들
KR20100041889A (ko) * 2007-10-09 2010-04-22 페어차일드 세미컨덕터 코포레이션 효과적인 열 방출을 위한 선이 없는 반도체 패키지
WO2009048798A1 (en) * 2007-10-09 2009-04-16 Fairchild Semiconductor Corporation Wireless semiconductor package for efficient heat dissipation
KR101115288B1 (ko) * 2010-03-05 2012-03-05 제엠제코(주) 몰디드 리드리스 패키지 및 이를 이용한 ｌｅｄ 패키지
KR20120051902A (ko) * 2010-11-15 2012-05-23 제엠제코(주) 반도체 패키지용 클립 구조 및 이를 이용한 반도체 패키지
KR20150097922A (ko) * 2014-02-19 2015-08-27 제엠제코(주) 반도체 패키지 및 이를 위한 클립 구조체, 이의 제조 방법
KR20160033870A (ko) * 2014-09-18 2016-03-29 제엠제코(주) 클립 구조체를 이용한 반도체 패키지
KR20160003357U (ko) * 2016-09-13 2016-09-29 제엠제코(주) 클립 구조체를 이용한 반도체 패키지
KR20190140238A (ko) * 2018-06-11 2019-12-19 제엠제코(주) 음각 패턴이 형성된 반도체 칩 패키지

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11682610B2 (en) * 2020-02-07 2023-06-20 Jmj Korea Co., Ltd. Semiconductor package with heat radiation board
US11908824B2 (en) 2021-05-04 2024-02-20 Jmj Korea Co., Ltd. Semiconductor package, method of manufacturing the same and metal bridge applied to the semiconductor package
KR102405129B1 (ko) * 2021-05-21 2022-06-07 제엠제코(주) 히트싱크 노출형 반도체 패키지 및 이의 제조방법
KR20230009754A (ko) 2021-07-09 2023-01-17 제엠제코(주) 음각형 표면 형상의 패키지 하우징 구비한 반도체 패키지

Also Published As

Publication number Publication date
US11682610B2 (en) 2023-06-20
US20210249342A1 (en) 2021-08-12

Similar Documents

Publication Publication Date Title
US9177888B2 (en) Electrically isolated power semiconductor package with optimized layout
KR102172689B1 (ko) 반도체 패키지 및 그 제조방법
US8309399B2 (en) Power semiconductor module and method of manufacturing the same
US20050056918A1 (en) Power module package having improved heat dissipating capability
US11387159B2 (en) Chip package
KR20120051902A (ko) 반도체 패키지용 클립 구조 및 이를 이용한 반도체 패키지
KR102228945B1 (ko) 반도체 패키지 및 이의 제조방법
KR102490612B1 (ko) 전력용 반도체 모듈
US20130256920A1 (en) Semiconductor device
US6876067B2 (en) Semiconductor device
CN114709185A (zh) 功率模块及其内部电气连接方法
US20220208661A1 (en) Qfn/qfp package with insulated top-side thermal pad
JP2022039912A (ja) インテリジェントなパワーモジュールパッケージング構造
KR100799562B1 (ko) 반도체 전력 모듈 및 그 제조방법
CN112397472A (zh) 半导体装置
CN111244061A (zh) 氮化镓设备的封装结构
JP2004048084A (ja) 半導体パワーモジュール
KR102378171B1 (ko) 커플드 반도체 패키지
KR102405129B1 (ko) 히트싱크 노출형 반도체 패키지 및 이의 제조방법
KR20150048459A (ko) 전력 모듈 패키지
JP3894749B2 (ja) 半導体装置
KR102228938B1 (ko) 커플드 반도체 패키지
KR102371636B1 (ko) 양면 기판 반도체 제조 방법
US8482019B2 (en) Electronic light emitting device and method for fabricating the same
JP2002134560A (ja) 半導体装置

Legal Events

Date Code Title Description
E701 Decision to grant or registration of patent right
GRNT Written decision to grant