JP2002134560A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JP2002134560A JP2002134560A JP2000327078A JP2000327078A JP2002134560A JP 2002134560 A JP2002134560 A JP 2002134560A JP 2000327078 A JP2000327078 A JP 2000327078A JP 2000327078 A JP2000327078 A JP 2000327078A JP 2002134560 A JP2002134560 A JP 2002134560A
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- solder
- wiring
- semiconductor device
- insulating substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01019—Potassium [K]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/013—Alloys
- H01L2924/0132—Binary Alloys
- H01L2924/01327—Intermediate phases, i.e. intermetallics compounds
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/102—Material of the semiconductor or solid state bodies
- H01L2924/1025—Semiconducting materials
- H01L2924/10251—Elemental semiconductors, i.e. Group IV
- H01L2924/10253—Silicon [Si]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1301—Thyristor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1305—Bipolar Junction Transistor [BJT]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1305—Bipolar Junction Transistor [BJT]
- H01L2924/13055—Insulated gate bipolar transistor [IGBT]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1306—Field-effect transistor [FET]
- H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
Landscapes
- Electric Connection Of Electric Components To Printed Circuits (AREA)
- Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
- Thyristors (AREA)
- Wire Bonding (AREA)
Abstract
(57)【要約】
【課題】半導体チップの温度上昇を抑え、ボンディング
ワイヤの接合強度（寿命）を確保できる半導体装置を提
供する。 【解決手段】絶縁基板１８の表面に形成されたエミッタ
配線７およびゲート配線８の隣接して半田留部２１を形
成する。
ワイヤの接合強度（寿命）を確保できる半導体装置を提
供する。 【解決手段】絶縁基板１８の表面に形成されたエミッタ
配線７およびゲート配線８の隣接して半田留部２１を形
成する。
Description
【０００１】
【発明の属する技術分野】この発明は、ＩＧＢＴ（絶縁
ゲート型バイポーラトランジスタ）モジュールなどの半
導体装置に関する。
ゲート型バイポーラトランジスタ）モジュールなどの半
導体装置に関する。
【０００２】
【従来の技術】図６は、従来のＩＧＢＴモジュールの構
成図で、同図（ａ）は要部断面図、同図（ｂ）はＩＧＢ
Ｔチップの平面図、同図（ｃ）は、同図（ｂ）のＸ−Ｘ
線で切断したＩＧＢＴチップのセルの要部断面図であ
る。同図（ａ）において、ＩＧＢＴモジュールに用いら
れるケース構造は、冷却体６３（ヒートシンク）、Ｄｉ
ｒｅｃｔ Ｂｏｎｄｉｎｇ Ｃｏｐｐｅｒ基板などの絶
縁基板６８、ＩＧＢＴチップ５１がハンダで接合され、
この一体となった構造を樹脂成形された樹脂ケース６４
に接着した構造である。そして、ＩＧＢＴチップ５１へ
の電気的接続のため、ＩＧＢＴチップ５１の表面はボン
ディングワイヤ６７でボンディングされ、もう一方の表
面（裏面）は絶縁基板６８上の回路配線５７にハンダ接
合されている。さらに、ＩＧＢＴチップ５１、ボンディ
ングワイヤ６７、絶縁基板６８の回路配線５８、５９を
水分、湿気、塵から保護する目的で樹脂ケース６４内は
図示しないゲルが封止されている。
成図で、同図（ａ）は要部断面図、同図（ｂ）はＩＧＢ
Ｔチップの平面図、同図（ｃ）は、同図（ｂ）のＸ−Ｘ
線で切断したＩＧＢＴチップのセルの要部断面図であ
る。同図（ａ）において、ＩＧＢＴモジュールに用いら
れるケース構造は、冷却体６３（ヒートシンク）、Ｄｉ
ｒｅｃｔ Ｂｏｎｄｉｎｇ Ｃｏｐｐｅｒ基板などの絶
縁基板６８、ＩＧＢＴチップ５１がハンダで接合され、
この一体となった構造を樹脂成形された樹脂ケース６４
に接着した構造である。そして、ＩＧＢＴチップ５１へ
の電気的接続のため、ＩＧＢＴチップ５１の表面はボン
ディングワイヤ６７でボンディングされ、もう一方の表
面（裏面）は絶縁基板６８上の回路配線５７にハンダ接
合されている。さらに、ＩＧＢＴチップ５１、ボンディ
ングワイヤ６７、絶縁基板６８の回路配線５８、５９を
水分、湿気、塵から保護する目的で樹脂ケース６４内は
図示しないゲルが封止されている。
【０００３】従来、パワー半導体装置は熱的な限界で使
用されることは少なかったが、最近では、パッケージ、
冷却装置の小型化、さらに定格の大容量化に伴い、熱的
に非常に厳しい環境で使用され始めて来ている。尚、図
中の５３はエミッタ電極、５４はゲート電極パッド、５
５はコレクタ電極、５６はハンダ、６０は絶縁板、６１
銅薄板、６２はハンダ、６５、６６は外部導出端子であ
る。
用されることは少なかったが、最近では、パッケージ、
冷却装置の小型化、さらに定格の大容量化に伴い、熱的
に非常に厳しい環境で使用され始めて来ている。尚、図
中の５３はエミッタ電極、５４はゲート電極パッド、５
５はコレクタ電極、５６はハンダ、６０は絶縁板、６１
銅薄板、６２はハンダ、６５、６６は外部導出端子であ
る。
【０００４】同図（ｂ）において、ＩＧＢＴチップのエ
ミッタ側の平面図で、エミッタ電極とエッジ部にゲート
電極パッドが形成されている。同図（ｃ）において、半
導体基板５２の一方の主面側にウエル領域８１とエミッ
タ領域８２とゲート電極７３、他方の主面にコレクタ領
域８３を形成する。エミッタ領域８２上にエミッタ電極
５３、コレクタ領域８３上にコレクタ電極５３を形成す
る。尚、図中の５２ａはドリフト領域、７２はゲート酸
化膜、７４は層間絶縁膜である。
ミッタ側の平面図で、エミッタ電極とエッジ部にゲート
電極パッドが形成されている。同図（ｃ）において、半
導体基板５２の一方の主面側にウエル領域８１とエミッ
タ領域８２とゲート電極７３、他方の主面にコレクタ領
域８３を形成する。エミッタ領域８２上にエミッタ電極
５３、コレクタ領域８３上にコレクタ電極５３を形成す
る。尚、図中の５２ａはドリフト領域、７２はゲート酸
化膜、７４は層間絶縁膜である。
【０００５】このＩＧＢＴチップ５１において、損失
（熱）を引起こす主な部位は、電圧降下の大きいウエル
領域８１とドリフト領域５２ａとの接合部周辺であり、
ＩＧＢＴチップ５１のエミッタ領域８２側に形成されて
いる。ここで、ＩＧＢＴモジュールの主たる放熱経路
は、ＩＧＢＴチップ５１ → 絶縁基板６８ → 冷却
体６３ → 図示しない冷却装置（冷却フィンなど）と
なる。
（熱）を引起こす主な部位は、電圧降下の大きいウエル
領域８１とドリフト領域５２ａとの接合部周辺であり、
ＩＧＢＴチップ５１のエミッタ領域８２側に形成されて
いる。ここで、ＩＧＢＴモジュールの主たる放熱経路
は、ＩＧＢＴチップ５１ → 絶縁基板６８ → 冷却
体６３ → 図示しない冷却装置（冷却フィンなど）と
なる。
【０００６】この放熱経路では、発熱部（ウエル領域８
１とドリフト領域５２ａとの接合部周辺）がＩＧＢＴチ
ップ５１の表面近傍となるため、ＩＧＢＴチップ５１自
体での熱抵抗が大きくなり、接合温度Ｔｊの上昇を招い
てしまう。このような状況で使用を続けると、ハンダ５
６接合界面やボンディングワイヤ６７の界面に金属間化
合物が成長し、さらに、ゲート電極パッド５４およびエ
ミッタ電極５３に電気的接続として用いられているボン
ディングワイヤ６７がＩＧＢＴチップ５１との線膨張係
数の差で接合界面に熱応力を生じボンディングワイヤ６
７の剥離を引起こす可能性が高くなる。そして、最悪の
場合、ＩＧＢＴチップ５１が動作しなくなる。
１とドリフト領域５２ａとの接合部周辺）がＩＧＢＴチ
ップ５１の表面近傍となるため、ＩＧＢＴチップ５１自
体での熱抵抗が大きくなり、接合温度Ｔｊの上昇を招い
てしまう。このような状況で使用を続けると、ハンダ５
６接合界面やボンディングワイヤ６７の界面に金属間化
合物が成長し、さらに、ゲート電極パッド５４およびエ
ミッタ電極５３に電気的接続として用いられているボン
ディングワイヤ６７がＩＧＢＴチップ５１との線膨張係
数の差で接合界面に熱応力を生じボンディングワイヤ６
７の剥離を引起こす可能性が高くなる。そして、最悪の
場合、ＩＧＢＴチップ５１が動作しなくなる。
【０００７】
【発明が解決しようとする課題】上記のようなＩＧＢＴ
モジュールのようなパワー半導体装置では、ＩＧＢＴチ
ップの表面近傍に形成されたウエル領域とドリフト領域
との接合部周辺で発生した熱は、ＩＧＢＴチップ内を経
由して絶縁基板、冷却体および冷却装置へと順次放熱さ
れるため、ＩＧＢＴ内での放熱経路が長くなり、ＩＧＢ
Ｔチップ自体の温度が高くなる。また、電気的接続とし
て半導体チップの表面（上面）にボンディングされるボ
ンディングワイヤはＩＧＢＴチップとの線膨張係数の差
による熱応力を直接受け、接合強度（寿命）を確保する
ことが非常に厳しくなる。
モジュールのようなパワー半導体装置では、ＩＧＢＴチ
ップの表面近傍に形成されたウエル領域とドリフト領域
との接合部周辺で発生した熱は、ＩＧＢＴチップ内を経
由して絶縁基板、冷却体および冷却装置へと順次放熱さ
れるため、ＩＧＢＴ内での放熱経路が長くなり、ＩＧＢ
Ｔチップ自体の温度が高くなる。また、電気的接続とし
て半導体チップの表面（上面）にボンディングされるボ
ンディングワイヤはＩＧＢＴチップとの線膨張係数の差
による熱応力を直接受け、接合強度（寿命）を確保する
ことが非常に厳しくなる。
【０００８】この発明の目的は、前記の課題を解決し
て、半導体チップ内で発生した熱を、効率良く放熱し、
半導体チップの温度上昇を抑え、さらに、ボンディング
ワイヤの接合強度（寿命）を確保し、熱疲労寿命が長い
半導体装置を提供することにある。
て、半導体チップ内で発生した熱を、効率良く放熱し、
半導体チップの温度上昇を抑え、さらに、ボンディング
ワイヤの接合強度（寿命）を確保し、熱疲労寿命が長い
半導体装置を提供することにある。
【０００９】
【課題を解決するための手段】前記の目的を達成するた
めに、半導体基板の第１主面上に形成された機能の異な
る複数の電極が、絶縁基板上に離間して形成された前記
複数の電極に対応する配線と半田により接続される半導
体装置において、前記配線には、前記複数の電極との接
続箇所に隣接して半田留部を有する構成とする。
めに、半導体基板の第１主面上に形成された機能の異な
る複数の電極が、絶縁基板上に離間して形成された前記
複数の電極に対応する配線と半田により接続される半導
体装置において、前記配線には、前記複数の電極との接
続箇所に隣接して半田留部を有する構成とする。
【００１０】前記半田留部は、前記電極と接続箇所を囲
む留溝であるとよい。前記複数の電極は、主電極と制御
電極からなり、前記制御電極に対応する前記配線に形成
された前記半田留部は、前記主電極が隣接する箇所のよ
りも隣接しない箇所の容積の方が大きいとよい。前記半
導体基板の第２主面に形成された第２電極が、前記絶縁
基板に形成された第２電極配線とボンディングワイヤで
接続するとよい。
む留溝であるとよい。前記複数の電極は、主電極と制御
電極からなり、前記制御電極に対応する前記配線に形成
された前記半田留部は、前記主電極が隣接する箇所のよ
りも隣接しない箇所の容積の方が大きいとよい。前記半
導体基板の第２主面に形成された第２電極が、前記絶縁
基板に形成された第２電極配線とボンディングワイヤで
接続するとよい。
【００１１】前記絶縁基板が冷却体に固着されるとよ
い。このようにすれば、電圧降下が大きい要素側の半導
体チップ表面側電極を絶縁基板の回路配線にハンダ接合
することで、半導体チップ内で発生した熱を半導体チッ
プ自体の熱抵抗を経由せず直接絶縁基板へ移動させるこ
とが可能となるとともに、対向するもう一方の表面の温
度上昇を抑えることが可能となり、電気的接続のための
ワイヤボンディング部のボンディングワイヤと半導体チ
ップとの線膨張係数差による熱応力を低減することが可
能となる。
い。このようにすれば、電圧降下が大きい要素側の半導
体チップ表面側電極を絶縁基板の回路配線にハンダ接合
することで、半導体チップ内で発生した熱を半導体チッ
プ自体の熱抵抗を経由せず直接絶縁基板へ移動させるこ
とが可能となるとともに、対向するもう一方の表面の温
度上昇を抑えることが可能となり、電気的接続のための
ワイヤボンディング部のボンディングワイヤと半導体チ
ップとの線膨張係数差による熱応力を低減することが可
能となる。
【００１２】
【発明の実施の形態】図１は、この発明の一実施例の半
導体装置の要部断面図である。以下の説明では、半導体
装置としてＩＧＢＴを例として挙げたが、ＭＯＳＦＥＴ
やＭＯＳサイリスタなどＭＯＳ型デバイスや、バイポー
ラトランジスタなどバイポーラデバイスであっても勿論
構わない。
導体装置の要部断面図である。以下の説明では、半導体
装置としてＩＧＢＴを例として挙げたが、ＭＯＳＦＥＴ
やＭＯＳサイリスタなどＭＯＳ型デバイスや、バイポー
ラトランジスタなどバイポーラデバイスであっても勿論
構わない。
【００１３】図示しないエミッタ領域やコレクタ領域な
どの拡散領域を形成した半導体基板１上に、エミッタ電
極３、ゲート電極パッド４およびコレクタ電極５を形成
してＩＧＢＴチップ１を製作する。絶縁板１０の表面
に、金属膜を形成し、それをエッチングすることでエミ
ッタ配線７やゲート配線８やコレクタ配線９などの回路
配線パターンを形成し、裏面に銅薄板１１を固着して絶
縁基板１８を製作する。この絶縁基板１８はＤｉｒｅｃ
ｔ Ｂｏｎｄｉｎｇ Ｃｏｐｐｅｒ基板などである。
どの拡散領域を形成した半導体基板１上に、エミッタ電
極３、ゲート電極パッド４およびコレクタ電極５を形成
してＩＧＢＴチップ１を製作する。絶縁板１０の表面
に、金属膜を形成し、それをエッチングすることでエミ
ッタ配線７やゲート配線８やコレクタ配線９などの回路
配線パターンを形成し、裏面に銅薄板１１を固着して絶
縁基板１８を製作する。この絶縁基板１８はＤｉｒｅｃ
ｔ Ｂｏｎｄｉｎｇ Ｃｏｐｐｅｒ基板などである。
【００１４】この絶縁基板１８の表面に形成されたエミ
ッタ配線７およびゲート配線８と、ＩＧＢＴチップ１の
エミッタ電極３およびゲート電極パッド４とをそれぞれ
クリームハンダなどのハンダ６で固着する。また、絶縁
基板１８の銅薄板１１と冷却体１３（ヒートシンク）を
ハンダ１２で固着する。この冷却体１３は樹脂ケース１
４に固着され、樹脂ケース１４に外部導出端子１５、１
６が固着される。コレクタ電極５はコレクタ配線９とボ
ンディングワイヤ１７で接続され、コレクタ配線９は外
部導出端子１５とボンディングワイヤ１７で配線され
る。また、ゲート配線８は外部導出端子１６とボンディ
ングワイヤ１７で接続される。
ッタ配線７およびゲート配線８と、ＩＧＢＴチップ１の
エミッタ電極３およびゲート電極パッド４とをそれぞれ
クリームハンダなどのハンダ６で固着する。また、絶縁
基板１８の銅薄板１１と冷却体１３（ヒートシンク）を
ハンダ１２で固着する。この冷却体１３は樹脂ケース１
４に固着され、樹脂ケース１４に外部導出端子１５、１
６が固着される。コレクタ電極５はコレクタ配線９とボ
ンディングワイヤ１７で接続され、コレクタ配線９は外
部導出端子１５とボンディングワイヤ１７で配線され
る。また、ゲート配線８は外部導出端子１６とボンディ
ングワイヤ１７で接続される。
【００１５】前記のエミッタ電極３やゲート電極パッド
４は、ハンダ接合を容易にするためＡｕやＮｉなどハン
ダの濡れ性が良い材料で成膜する。また、パワー半導体
装置のワイヤボンディングで主に使用されているワイヤ
材がＡｌであることから、前記のコレクタ電極５は、Ａ
ｌやＡｌ−Ｓｉなどで成膜し、ボンディングワイヤ１７
との接合強度を確保する。
４は、ハンダ接合を容易にするためＡｕやＮｉなどハン
ダの濡れ性が良い材料で成膜する。また、パワー半導体
装置のワイヤボンディングで主に使用されているワイヤ
材がＡｌであることから、前記のコレクタ電極５は、Ａ
ｌやＡｌ−Ｓｉなどで成膜し、ボンディングワイヤ１７
との接合強度を確保する。
【００１６】前記のように、発熱箇所に近いエミッタ電
極３およびゲート電極パッド４を銅薄板１１を固着した
絶縁基板１８のエミッタ配線７およびゲート配線８にハ
ンダで固着することで、後述するように、ＩＧＢＴチッ
プ１で発生した熱を効率よく絶縁基板を介して冷却体に
逃がすことができて、従来構造のコレクタ電極を絶縁基
板に固着するよりも放熱が良好となる。
極３およびゲート電極パッド４を銅薄板１１を固着した
絶縁基板１８のエミッタ配線７およびゲート配線８にハ
ンダで固着することで、後述するように、ＩＧＢＴチッ
プ１で発生した熱を効率よく絶縁基板を介して冷却体に
逃がすことができて、従来構造のコレクタ電極を絶縁基
板に固着するよりも放熱が良好となる。
【００１７】つぎに、具体的に説明する。ゲート電極パ
ッド４、エミッタ電極３を絶縁基板１８にハンダ接合し
た際のＩＧＢＴチップ１内の熱抵抗Ｒ１と、図６の従来
のコレクタ電極５５側を絶縁基板６８にハンダ接合した
際の熱抵抗Ｒ２とを比較する。Ｒ１、Ｒ２は、次のよう
になる。なお、ＩＧＢＴチップ１、５１は、シリコンチ
ップとして、熱伝導率を８５［Ｗ／ｍ．Ｋ］、そのサイ
ズを１０［ｍｍ□］、厚さを３５０［μｍ］、図４、図
６（ｃ）のウエル領域３２、８１の深さを１０［μｍ］
とすると、Ｒ１は約０．００１［Ｋ／Ｗ］、Ｒ２は０．
０４［Ｋ／Ｗ］となる。つまり、ゲート電極パッド４、
エミッタ電極３側を絶縁基板１８にハンダ接合すること
で、ＩＧＢＴチップ１内の熱抵抗を圧倒的に低減でき、
ＩＧＢＴチップ１内のウエル領域３１とドリフト領域２
ａとの接合部周辺で発生した熱を、効率良く絶縁基板１
８側に伝達することが可能となる。さらに、放熱が高効
率で行われることで、ワイヤボンディングが施されるコ
レクタ電極５表面の温度上昇も抑えることができ、ボン
ディングワイヤ１７部の熱疲労寿命を向上させることも
可能となる。
ッド４、エミッタ電極３を絶縁基板１８にハンダ接合し
た際のＩＧＢＴチップ１内の熱抵抗Ｒ１と、図６の従来
のコレクタ電極５５側を絶縁基板６８にハンダ接合した
際の熱抵抗Ｒ２とを比較する。Ｒ１、Ｒ２は、次のよう
になる。なお、ＩＧＢＴチップ１、５１は、シリコンチ
ップとして、熱伝導率を８５［Ｗ／ｍ．Ｋ］、そのサイ
ズを１０［ｍｍ□］、厚さを３５０［μｍ］、図４、図
６（ｃ）のウエル領域３２、８１の深さを１０［μｍ］
とすると、Ｒ１は約０．００１［Ｋ／Ｗ］、Ｒ２は０．
０４［Ｋ／Ｗ］となる。つまり、ゲート電極パッド４、
エミッタ電極３側を絶縁基板１８にハンダ接合すること
で、ＩＧＢＴチップ１内の熱抵抗を圧倒的に低減でき、
ＩＧＢＴチップ１内のウエル領域３１とドリフト領域２
ａとの接合部周辺で発生した熱を、効率良く絶縁基板１
８側に伝達することが可能となる。さらに、放熱が高効
率で行われることで、ワイヤボンディングが施されるコ
レクタ電極５表面の温度上昇も抑えることができ、ボン
ディングワイヤ１７部の熱疲労寿命を向上させることも
可能となる。
【００１８】尚、図示しないＦＷＤ（フリーホイールダ
イオード）チップも、この絶縁基板１８上にＩＧＢＴチ
ップ１と逆並列接続されるように固着することも可能で
ある。図２は、図１の点線Ａで示した箇所の詳細図であ
る。図２（ａ）では、半導体基板２に形成されたエミッ
タ電極３とゲート電極パッド４を、絶縁基板に形成され
たエミッタ配線７とゲート配線８に半田６で固着する場
合に、エミッタ配線７およびゲート配線８に半田留部２
１を形成し、この半田留部２１で、半田６がエミッタ配
線７外およびゲート配線８外に流出することを防止す
る。この半田留部２１により、エミッタ配線７とゲート
配線８が半田６で接続することを防止することができ
る。ここでは、半田留部２１は、ＩＧＢＴの電極３、４
との接続箇所を囲む溝で形成したが、穴を複数形成した
ものでもよい。
イオード）チップも、この絶縁基板１８上にＩＧＢＴチ
ップ１と逆並列接続されるように固着することも可能で
ある。図２は、図１の点線Ａで示した箇所の詳細図であ
る。図２（ａ）では、半導体基板２に形成されたエミッ
タ電極３とゲート電極パッド４を、絶縁基板に形成され
たエミッタ配線７とゲート配線８に半田６で固着する場
合に、エミッタ配線７およびゲート配線８に半田留部２
１を形成し、この半田留部２１で、半田６がエミッタ配
線７外およびゲート配線８外に流出することを防止す
る。この半田留部２１により、エミッタ配線７とゲート
配線８が半田６で接続することを防止することができ
る。ここでは、半田留部２１は、ＩＧＢＴの電極３、４
との接続箇所を囲む溝で形成したが、穴を複数形成した
ものでもよい。
【００１９】エミッタ配線７およびゲート配線８への半
田留溝の形成は、配線パターン形成後、半田留溝を形成
するための金型により加圧成形するか、もしくは、配線
パターン形成と同時にエッチングによる形成できる。絶
縁基板１８の加工が容易に行える場合は配線パターンの
形成前に絶縁基板１８に半田留溝用の溝を形成してもよ
い。
田留溝の形成は、配線パターン形成後、半田留溝を形成
するための金型により加圧成形するか、もしくは、配線
パターン形成と同時にエッチングによる形成できる。絶
縁基板１８の加工が容易に行える場合は配線パターンの
形成前に絶縁基板１８に半田留溝用の溝を形成してもよ
い。
【００２０】この半田留部２１により、エミッタ配線７
とゲート配線８が半田６で接続することを防止すること
ができる。図２（ｂ）、（ｃ）は半田留部２１を２段の
溝により形成しており、半田接合部での応力を緩和する
ことができ、電極３、４の剥がれを抑制できるあまた、
図２（ｄ）では、ＩＧＢＴチップ１のゲート電極パッド
４のエミッタ電極３に隣接しない半田留溝２１の容積を
大きくしたものである。ゲート電極パッド４のような制
御電極パッドはエミッタ電極３に比べ、はるかに小さい
ため、接合する際の半田の量を制御しにくい。このため
半田量が多くなってもエミッタ電極３側へ半田が流れて
行かないようにしたものである。
とゲート配線８が半田６で接続することを防止すること
ができる。図２（ｂ）、（ｃ）は半田留部２１を２段の
溝により形成しており、半田接合部での応力を緩和する
ことができ、電極３、４の剥がれを抑制できるあまた、
図２（ｄ）では、ＩＧＢＴチップ１のゲート電極パッド
４のエミッタ電極３に隣接しない半田留溝２１の容積を
大きくしたものである。ゲート電極パッド４のような制
御電極パッドはエミッタ電極３に比べ、はるかに小さい
ため、接合する際の半田の量を制御しにくい。このため
半田量が多くなってもエミッタ電極３側へ半田が流れて
行かないようにしたものである。
【００２１】図３は、図１のＩＧＢＴチップのコレクタ
電極側から見た平面図ある。点線は裏面に形成されたエ
ミッタ電極３とゲート電極パッド４である。ゲート電極
パッド４は、従来と同様に、ＩＧＢＴチップ１のエッジ
付近に形成し、放熱効果を阻害しないように配置する。
図４は、図３のＸ−Ｘ線で切断したＩＧＢＴセルの要部
断面図である。半導体基板２の一方の主面の表面層にウ
エル領域３１とエミッタ領域３２を形成し、ドリフト領
域２ａとエミッタ領域３２に挟まれたウエル領域３１上
にゲート酸化膜２２を介してゲート電極２３を形成し、
このゲート電極２２上に層間絶縁膜２４を形成し、エミ
ッタ領域３上と、このエミッタ領域３２に囲まれたウエ
ル領域３１（コンタクトホールド部）上および層間絶縁
膜２４上にエミッタ電極３を形成する。
電極側から見た平面図ある。点線は裏面に形成されたエ
ミッタ電極３とゲート電極パッド４である。ゲート電極
パッド４は、従来と同様に、ＩＧＢＴチップ１のエッジ
付近に形成し、放熱効果を阻害しないように配置する。
図４は、図３のＸ−Ｘ線で切断したＩＧＢＴセルの要部
断面図である。半導体基板２の一方の主面の表面層にウ
エル領域３１とエミッタ領域３２を形成し、ドリフト領
域２ａとエミッタ領域３２に挟まれたウエル領域３１上
にゲート酸化膜２２を介してゲート電極２３を形成し、
このゲート電極２２上に層間絶縁膜２４を形成し、エミ
ッタ領域３上と、このエミッタ領域３２に囲まれたウエ
ル領域３１（コンタクトホールド部）上および層間絶縁
膜２４上にエミッタ電極３を形成する。
【００２２】また、半導体基板２の他方の主面の表面層
にコレクタ領域３３を形成し、このコレクタ領域３３上
にコレクタ電極５を形成する。前記のゲート電極２３
と、前記のゲート電極パッド６は、図示しないポリシリ
コンやアルミニウムなどの配線で電気的に接続する。図
５は、図１の絶縁基板の要部平面図である。ここでは絶
縁板１０上に形成されたゲート配線９とエミッタ配線８
および半田留溝２１が描かれている。ＩＧＢＴチップ１
の図示しないエミッタ電極およびゲート電極パッドは、
半田留溝２１内に位置するように配置される。
にコレクタ領域３３を形成し、このコレクタ領域３３上
にコレクタ電極５を形成する。前記のゲート電極２３
と、前記のゲート電極パッド６は、図示しないポリシリ
コンやアルミニウムなどの配線で電気的に接続する。図
５は、図１の絶縁基板の要部平面図である。ここでは絶
縁板１０上に形成されたゲート配線９とエミッタ配線８
および半田留溝２１が描かれている。ＩＧＢＴチップ１
の図示しないエミッタ電極およびゲート電極パッドは、
半田留溝２１内に位置するように配置される。
【００２３】
【発明の効果】この発明によれば、電圧降下が大きい表
面電極（ゲート電極、エミッタ電極）側を、銅薄板を固
着した絶縁基板上の回路配線に半田接合することで、半
導体チップの温度上昇を抑え、電気的接続を確保すると
共に、半導体チップ（ＩＧＢＴチップ）で発生した損失
（熱）を効率良く冷却体（ヒートシンク）側へ伝達する
ことが可能な半導体装置が提供できる。
面電極（ゲート電極、エミッタ電極）側を、銅薄板を固
着した絶縁基板上の回路配線に半田接合することで、半
導体チップの温度上昇を抑え、電気的接続を確保すると
共に、半導体チップ（ＩＧＢＴチップ）で発生した損失
（熱）を効率良く冷却体（ヒートシンク）側へ伝達する
ことが可能な半導体装置が提供できる。
【００２４】さらに、放熱効率を向上させることで、コ
レクタ電極とボンディングワイヤとの接合部での線膨張
係数差による熱応力を軽減し、ボンディングワイヤの接
合強度（寿命）を確保して、熱疲労寿命が長い半導体装
置を提供できる。
レクタ電極とボンディングワイヤとの接合部での線膨張
係数差による熱応力を軽減し、ボンディングワイヤの接
合強度（寿命）を確保して、熱疲労寿命が長い半導体装
置を提供できる。
【図１】この発明の一実施例の半導体装置の要部断面図
【図２】図１の点線Ａで示した箇所の詳細図で、同図
（ａ）、（ｂ）、（ｃ）、（ｄ）は半田留部の形状が異
なった図
（ａ）、（ｂ）、（ｃ）、（ｄ）は半田留部の形状が異
なった図
【図３】図１のＩＧＢＴチップのコレクタ電極側から見
た平面図
た平面図
【図４】図３のＸ−Ｘ線で切断したＩＧＢＴセルの要部
断面図
断面図
【図５】図１の絶縁基板の要部平面図
【図６】従来のＩＧＢＴモジュールの構成図で、（ａ）
は要部断面図、（ｂ）はＩＧＢＴチップの平面図、
（ｃ）は、（ｂ）のＸ−Ｘ線で切断したＩＧＢＴチップ
のセルの要部断面図
は要部断面図、（ｂ）はＩＧＢＴチップの平面図、
（ｃ）は、（ｂ）のＸ−Ｘ線で切断したＩＧＢＴチップ
のセルの要部断面図
１ ＩＧＢＴチップ ２ 半導体基板 ２ａ ドリフト領域 ３ エミッタ電極 ４ ゲート電極パッド ５ コレクタ電極 ６、１２ 半田 ７ エミッタ配線 ８ ゲート配線 ９ コレクタ配線 １０ 絶縁板 １１ 銅薄板 １３ 冷却体（ヒートシンク） １４ 樹脂ケース １５、１６ 外部導出端子 １７ ボンディングワイヤ １８ 絶縁基板 ２１ 半田溜部 ２２ ゲート酸化膜 ２３ ゲート電極 ２４ 層間絶縁膜 ３１ ウエル領域 ３２ エミッタ領域 ３３ コレクタ領域
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 ＦＩ テーマコート゛(参考） Ｈ０５Ｋ 3/34 ５０１ Ｈ０１Ｌ 29/91 Ａ
Claims (5)
- 【請求項１】半導体基板の第１主面上に形成された機能
の異なる複数の電極が、絶縁基板上に離間して形成され
た前記複数の電極に対応する配線と半田により接続され
る半導体装置において、前記配線には、前記複数の電極
との接続箇所に隣接して半田留部を有することを特徴と
する半導体装置。 - 【請求項２】前記半田留部は、前記電極と接続箇所を囲
む留溝であることを特徴とする請求項１に記載の半導体
装置。 - 【請求項３】前記複数の電極は、主電極と制御電極から
なり、前記制御電極に対応する前記配線に形成された前
記半田留部は、前記主電極が隣接する箇所のよりも隣接
しない箇所の容積の方が大きいことを特徴とする請求項
１または２のいずれかに記載の半導体装置。 - 【請求項４】前記半導体基板の第２主面に形成された第
２電極が、前記絶縁基板に形成された第２電極配線とボ
ンディングワイヤで接続することを特徴とする請求項１
に記載の半導体装置。 - 【請求項５】前記絶縁基板が冷却体に固着されることを
特徴とする請求項１に記載の半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000327078A JP2002134560A (ja) | 2000-10-26 | 2000-10-26 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000327078A JP2002134560A (ja) | 2000-10-26 | 2000-10-26 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2002134560A true JP2002134560A (ja) | 2002-05-10 |
Family
ID=18804172
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000327078A Pending JP2002134560A (ja) | 2000-10-26 | 2000-10-26 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2002134560A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006344934A (ja) * | 2005-05-09 | 2006-12-21 | Denso Corp | 半導体装置およびその製造方法 |
| JP2008082596A (ja) * | 2006-09-27 | 2008-04-10 | Daikin Ind Ltd | パワーモジュール及びそれを用いた空気調和機 |
-
2000
- 2000-10-26 JP JP2000327078A patent/JP2002134560A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006344934A (ja) * | 2005-05-09 | 2006-12-21 | Denso Corp | 半導体装置およびその製造方法 |
| JP4710700B2 (ja) * | 2005-05-09 | 2011-06-29 | 株式会社デンソー | 半導体装置およびその製造方法 |
| JP2008082596A (ja) * | 2006-09-27 | 2008-04-10 | Daikin Ind Ltd | パワーモジュール及びそれを用いた空気調和機 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8466548B2 (en) | Semiconductor device including excess solder | |
| US9905494B2 (en) | Semiconductor device | |
| US11776867B2 (en) | Chip package | |
| JP2002026251A (ja) | 半導体装置 | |
| CN108735692B (zh) | 半导体装置 | |
| US11862542B2 (en) | Dual side cooling power module and manufacturing method of the same | |
| KR102172689B1 (ko) | 반도체 패키지 및 그 제조방법 | |
| JP4645406B2 (ja) | 半導体装置 | |
| JP7532813B2 (ja) | 半導体モジュール | |
| JP2007184501A (ja) | 外部に露出する放熱体を上部に有する樹脂封止型半導体装置及びその製法 | |
| JP2012175070A (ja) | 半導体パッケージ | |
| WO2020241239A1 (ja) | 半導体装置 | |
| KR20040007234A (ko) | 전력 반도체장치 | |
| JP2001284525A (ja) | 半導体チップおよび半導体装置 | |
| KR20200044635A (ko) | 반도체 서브 어셈블리 및 반도체 파워 모듈 | |
| JP4096741B2 (ja) | 半導体装置 | |
| JP3829641B2 (ja) | パワー半導体モジュール | |
| US20160021780A1 (en) | Carrier, Semiconductor Module and Fabrication Method Thereof | |
| TWI764256B (zh) | 智慧功率模組封裝結構 | |
| JP7512659B2 (ja) | 半導体モジュール及び半導体モジュールの製造方法 | |
| CN111244061B (zh) | 氮化镓设备的封装结构 | |
| JP2002134560A (ja) | 半導体装置 | |
| JP3644161B2 (ja) | パワー半導体モジュール | |
| JP7294403B2 (ja) | 半導体装置 | |
| WO2023203688A1 (ja) | 半導体装置および半導体装置の製造方法 |