JP4645406B2 - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP4645406B2
JP4645406B2 JP2005299137A JP2005299137A JP4645406B2 JP 4645406 B2 JP4645406 B2 JP 4645406B2 JP 2005299137 A JP2005299137 A JP 2005299137A JP 2005299137 A JP2005299137 A JP 2005299137A JP 4645406 B2 JP4645406 B2 JP 4645406B2
Authority
JP
Japan
Prior art keywords
copper
heat spreader
film
chip
solder
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2005299137A
Other languages
English (en)
Other versions
JP2007109880A (ja
Inventor
克彦 吉原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Original Assignee
Fuji Electric Systems Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric Systems Co Ltd filed Critical Fuji Electric Systems Co Ltd
Priority to JP2005299137A priority Critical patent/JP4645406B2/ja
Publication of JP2007109880A publication Critical patent/JP2007109880A/ja
Application granted granted Critical
Publication of JP4645406B2 publication Critical patent/JP4645406B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L24/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L24/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L2224/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • H01L2224/37001—Core members of the connector
    • H01L2224/37099—Material
    • H01L2224/371—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/37117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/37124—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L2224/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • H01L2224/37001—Core members of the connector
    • H01L2224/37099—Material
    • H01L2224/371—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/37138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/37147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/4005—Shape
    • H01L2224/4009—Loop shape
    • H01L2224/40095—Kinked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/401—Disposition
    • H01L2224/40151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/40221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/40225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/404—Connecting portions
    • H01L2224/40475—Connecting portions connected to auxiliary connecting means on the bonding areas
    • H01L2224/40491—Connecting portions connected to auxiliary connecting means on the bonding areas being an additional member attached to the bonding area through an adhesive or solder, e.g. buffer pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48475—Connecting portions connected to auxiliary connecting means on the bonding areas, e.g. pre-ball, wedge-on-ball, ball-on-ball
    • H01L2224/48476—Connecting portions connected to auxiliary connecting means on the bonding areas, e.g. pre-ball, wedge-on-ball, ball-on-ball between the wire connector and the bonding area
    • H01L2224/48491—Connecting portions connected to auxiliary connecting means on the bonding areas, e.g. pre-ball, wedge-on-ball, ball-on-ball between the wire connector and the bonding area being an additional member attached to the bonding area through an adhesive or solder, e.g. buffer pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H01L2224/49111—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting two common bonding areas, e.g. Litz or braid wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73219—Layer and TAB connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73221—Strap and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/83801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
    • H01L2224/848—Bonding techniques
    • H01L2224/84801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01028—Nickel [Ni]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01042—Molybdenum [Mo]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01327—Intermediate phases, i.e. intermetallics compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1301—Thyristor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15787—Ceramics, e.g. crystalline carbides, nitrides or oxides

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Description

この発明は、高い接合信頼性を確保できるヒートスプレッダを有する半導体装置に関する。
近年、電力変換装置の小型化・高密度化が進んできている。電力変換装置の小型化・高密度化に対しては、パッケージ内部の配線、パッケージ構造、放熱方法などを改良する必要がある。特にパワーデバイスであるＩＧＢＴ（Ｉｎｓｕｌａｔｅｄ Ｇａｔｅ Ｂｉｐｏｌａｒ Ｔｒａｎｓｉｓｔｏｒ）やＦＷＤ（Ｆｒｅｅ Ｗｈｅｅｌｉｎｇ Ｄｉｏｄｅ）等の半導体チップでは、大電流化、小型化にともない、高電流密度で使用されることが多くなってきている。
ここで問題となるのが高電流密度化にともなう発熱密度の増加である。例えば、従来では定格５０Ａで使用していた半導体チップに、半導体チップの高性能化にともなって、例えば７５Ａの電流を流すという使われ方が多くなってきている。半導体チップの定格電流により、必要とされるチップ面積を減少できればコスト低減できる。例えば１０ｍｍ□の半導体チップを１枚のウェハから取り出すことができる個数が１００個であった場合、半導体チップ面積が３０％小さなもの（約８．４ｍｍ□）では、同じウェハから取り出すことのできる半導体チップ個数は約１４２個となり、１ウェハ当たりの半導体チップの取れ数が多くなる。このように、より小さな半導体チップで、より多くの電流を流すことができれば、１ウェハ当たりの半導体チップの取れ数が増加し、コスト低減につながる。
また、半導体チップの小型化は、これらの半導体チップを複数個組み合わせて構成されるパワーモジュールなどの半導体パッケージを小さくできるメリットもある。これらのことから、同じ定格電流でも、より小さなチップが使用される傾向が強く、結果として高発熱密度化が進んできている現状がある。
ＩＧＢＴやＦＷＤ等のパワーデバイスでは、動作温度の上限を１２５℃としている場合が多い。しかしながら、チップの上面の電極とチップを搭載した回路基板の回路パターンとの間をアルミワイヤにて接続した構成（片面冷却）ではチップの小型化や高電流密度化に伴って発熱密度が増加すると、チップ表面の温度が上昇してしまい、動作温度の上限内にチップ温度を抑えることが困難になってきた。
これは、アルミワイヤが例えばφ３００ｍｍやφ４００ｍｍといった細線であり、チップで発生した熱を移動することが出来ないためである。さらに、アルミワイヤ自身がジュール熱により発熱し、場合によってはアルミワイヤが溶断してしまう問題点がある。
片面冷却方式を取る半導体パッケージでは、半導体チップから発生した熱は半導体チップの下面からしか放熱が出来ない。半導体パッケージ内には、絶縁保護のためにシリコーン系の封止樹脂が充填されており、半導体チップの上面はこの封止樹脂で覆われている。シリコーン系封止樹脂の熱伝導率は０．１Ｗ／ｍＫ〜０．２Ｗ／ｍＫ程度であり、この構成では半導体チップ上面からの放熱は期待できない。
このような問題点に対し、半導体チップ上面から効率的に熱を逃がす方法として、半導体チップ上面に金属製の高熱伝導体であるヒートスプレッダを熱伝導性樹脂あるいははんだ材により固着し、最も高温となるチップ中央部の熱をチップ周辺に拡散して最高温度を下げる方法が開示されている（例えば、特許文献１など）。
つぎに、このヒートスプレッダにアルミワイヤを接続したＩＧＢＴモジュールについて説明する。
図４は、従来のＩＧＢＴモジュールの要部断面図である。セラミクス５１の裏面に裏面銅箔５２を固着し、表面にエミッタ用導体パターン５３とコレクタ用導体パターン５４およびゲート用導体パターン５５を固着した導電パターン付き絶縁基板５０と、このコレクタ用導体パターン５４上にＩＧＢＴチップ５６をはんだ６０により固着し、このＩＧＢＴチップ５６の上面にヒートスプレッダ６２をはんだ５９により固着し、このヒートスプレッダ６２とエミッタ用導体パターン５３をアルミワイヤ６３で接続し、ＩＧＢＴチップ５６上のゲートパッド５８と、ゲート用導体パターン５５の間をアルミワイヤ６１で接続する。
また、このようなＩＧＢＴモジュールをインバータ装置に用いるには、この他にダイオード（ＦＷＤ）が必要となり、実際は複数のＩＧＢＴとダイオードとを組み込んだモジュールとして構成されることが多いがここでの説明では簡略化のため１つのＩＧＢＴのみ表示して他は省略してある。また、図４では図示していないが、ＰＰＳ（ポリ・フェニレン・サルファイド）又はＰＢＴ（ポリ・ブチレン・テレフタレート）などの樹脂ケース内に収納され、さらにその中に素子保護としてシリコーン樹脂を充填する。
一般に高電圧、大電流を制御する半導体装置に用いられるパワーモジュールは、絶縁基板の上面に回路層が、下層に金属層が各々設けられ、回路層表面にＳｉチップが、金属層表面に放熱体が各々設けられた構成となっている。ここで、Ｓｉチップの表面には電極層が設けられ、回路層には電極パットが形成されており、これらの電極層および電極パッド表面に、純ＣｕまたはＣｕ合金により形成され、かつ、前記電極層および電極パッドからの電気信号を取り出す端子部が、はんだ合金されたものが一般的である。
この構成において、前記金属電極層を有するＳｉチップ、および前記電極パッドを有する絶縁基板側と、端子部との熱膨張係数差が大きいため、このパワーモジュールを使用する際に生じる温度サイクルによって、これらの接合部が破損し易いという問題があった。 この問題を解決する手段として、前記熱膨張係数差を低減させるための応力緩衝部材として積層体を前記電極層等と端子部との間に挿入し、さらに、この積層体と前記電極層等および端子部とを拡散接合等により強固な接合状態とする構成が開示されている（例えば、特許文献２参照）。
この積層体は、モリブデンまたはタングステンのベース板と、このベース板の一方の面に形成される純Ａｌ等からなる厚さ０．２ｍｍの層と、他方の面に形成された純Ａｌ等からなる厚さ０．５μｍ以上４．０μｍ以下の膜とを備えた略２層の積層構造となっている。そして、この積層体は、前記一方の面に形成された前記層が端子部に接続され、前記他方の面に形成された前記膜ガ超音波接合により前記電極層に接続されている。
しかしながら、この積層体は、モリブデン等からなる低熱膨張体と純Ａｌ等からなり、前記低熱膨張体より熱膨張係数が大きい低変形抵抗体からなるために、この積層体を形成する際の熱および熱膨張係数差に起因して、積層体を平坦に形成することが困難であるという問題があった。従って、このように形成された積層体は、前記電極パッド等および端子部に良好に接合することができず、端子部および電極部と積層体との接合強度の低下、および電極部から積層体を介して端子部への電気伝導率の低下を招来するという問題があった。また、前記ベース板がモリブデンまたはタングステンにより形成されているので、熱膨張係数差の低減を図るために、積層体が具備すべき熱膨張係数を実現すると、ベース板の厚さが厚くなり過ぎ、形成された積層体の電気伝導性が低下するという問題があった。また、モリブデンおよびタングステンは、所謂、難削材であるのでこのパワーモジュールの高コスト化を併発するという問題があった。
これらを解決するために、図５に示すように、モリブデンおよびタングステンの表面に３層の積層体８３を形成し、この３層の積層体８３を低熱膨張体のＦｅ−Ｎｉ系合金層の両面をＡｌ層やＣｕ層を挟む構造とすることが開示されている。尚、図中の７０はパワーモジュール、７１は絶縁基板、７２は回路層、７３は金属層、７４はＳｉチップ、７５は放熱体、７８は端子部、８１は電極層、８２、８４は金属間化合物である（例えば、特許文献３など）。
特開２０００−３０７０５８号公報 特開平９−６４２５８号公報 特開２００５−１９６９４号公報
半導体チップとヒートスプレッダをはんだ接合する場合、例えば、特許文献１に記載されている熱伝導性樹脂による接合に比べ、はんだの体積固有抵抗が低いために電気的・熱的損失が低いという利点がある。しかしながら、図４においては、半導体チップ（ＩＧＢＴチップ５６）の熱膨張係数と銅などの高熱伝導材からなるヒートスプレッダ６２の熱膨張係数との差異により、冷熱繰り返し環境において、はんだ５９に繰り返し応力が働き、はんだ５９にクラックが生じてしまう問題点がある。
図６は、冷熱繰り返し環境でのはんだに加わるストレスを説明するための模式図であり、同図（ａ）は高温時の模式図、同図（ｂ）は低温時の模式図である。同図（ａ）において、ＩＧＢＴチップ５６に比べヒートスプレッダ６２の熱膨張係数の方が大きいため、ヒートスプレッダ６２によりはんだ５９が左右に引っ張れる形となる。同図（ｂ）において、ヒートスプレッダ６２によりはんだ５９は中央に引っ張られる形となる。ＩＧＢＴモジュールの信頼性試験においては、高温側は１２５℃、低温側は−４０℃の温度条件にて、数百サイクルの繰り返し試験が実施されている。この繰り返し応力によりはんだ５９が劣化し、最も応力が大きい箇所からクラックが生じてきてしまう。
具体的には、ＩＧＢＴチップ５６の熱膨張係数は約３×１０-6／℃であり、銅で形成されたヒートスプレッダ６２の熱膨張係数は１６．５×１０-6／℃である。これらの熱膨張係数の違いにより、ＩＧＢＴチップ５６とヒートスプレッダ６２を接合するはんだ５９にストレスが加わる。クラックが進展した場合、ＩＧＢＴチップ５６からの電流経路が狭まり、配線抵抗増加、導通不良に発展するという不都合が生じる。 このようなことから、ヒートスプレッダ６２の材質として、熱膨張係数がＩＧＢＴチップ５６に近いモリブデン（熱膨張係数は５．１×１０-6／℃）やタングステン（同４．５×１０-6／℃）、あるいは銅−モリブデン合金（同７〜１４×１０-6／℃）や銅−タングステン合金（同６〜１２×１０-6／℃）などの低熱膨張係数の金属または合金を用いることにより、ＩＧＢＴチップ５６とヒートスプレッダ６２間のはんだ５９に加わる熱ストレスを低減することが可能となる。
図７は、別の従来のＩＧＢＴモジュールの要部断面図である。図では、図４で説明したヒートスプレッダ６２上のアルミワイヤ６３を、銅板６４やアルミニウム板などの金属板とした場合である。ワイヤを金属板とすることで、配線抵抗の低減、配線のジュール発熱の低減、ＩＧＢＴチップ５６から発生した熱の移動が可能となる。
しかしながら、ヒートスプレッダ６２と銅板６４を超音波接合する場合、問題が生じる。それは、ＩＧＢＴチップ５６とヒートスプレッダ６２の熱膨張係数差を小さくするために、ヒートスプレッダ６２の材質として熱膨張係数の小さいモリブデンやタングステン、銅−モリブデン合金、銅−タングステン合金などを用いた場合、これらのヒートスプレッダ６２の上面に銅やアルミニウムなどの金属板を超音波接合することが困難であるからである。
ヒートスプレッダ材が銅やアルミニウムなどの融点が低い金属（銅の融点は１０８３．４℃、アルミニウムの融点は６６０．４℃）であれば、これらの上面への銅やアルミニウムなどの金属板の超音波接合は容易であったが、上述のようなモリブデン（融点２６２０℃）やタングステン（融点３４１０℃）、またはこれらと銅の合金を、半導体チップ（ＩＧＢＴチップ５６）と熱膨張係数差を小さくする目的でヒートスプレッダ材として用いた場合、融点が高いために超音波接合が困難となる問題点がある。
また、前記した特許文献２および特許文献３には、応力緩衝部材としての積層体８３については説明しているものの、高熱拡散体としてのヒートスプレッダ６２についての記載はされていない。
この発明の目的は、前記の課題を解決して、高い接合信頼性を確保できるヒートスプレッダを有する半導体装置を供給することである。
前記の目的を達成するために、半導体チップと、該半導体チップ上に下方の面が固着するヒートスプレッダと、該ヒートスプレッダの上方の面と固着する導電板とを有する半導体装置において、前記ヒートスプレッダがモリブデン、タングステン、銅−モリブデンおよび銅−タングステンのいずれか一つである導電体で形成され、該導電体の上方の面に銅膜である第１導電膜を被覆し、該第１導電膜と前記導電板を超音波接合する構成とする。
また、前記導電体の下方の面に銅膜、ニッケル膜もしくは銅膜とニッケル膜の積層膜のいずれか一つである第２導電膜を被覆するとよい。
また、前記半導体チップと前記ヒートスプレッダをはんだで固着するとよい。
また、前記導電体が低熱膨張体であるとよい。
また、前記第１導電膜とする銅膜は、例えば、銅めっき膜であるとよい。
また、前記第２導電膜とするニッケル膜は、例えば、ニッケルめっき膜であるとよい。
また、前記導電板が銅板もしくはアルミニウム板であるとよい。
この発明によれば、モリブデン、タングステン、銅−モリブデン合金、銅−タングステン合金などの低熱膨張体をヒートスプレッダとして用い、これら低熱膨張体の表面に銅膜（銅めっき膜）を形成し、この銅膜と銅またはアルミニウムなどの金属板による配線を超音波接合することにより、強固で高い接合信頼性を確保できる。
また、半導体チップに面する側のヒートスプレッダの表面を銅膜（例えば、銅めっき膜）やニッケル膜（例えば、ニッケルめっき膜）とすることで強固なはんだ接合することができる。
このようにすることで、強固で高い接合信頼性を確保できるヒートスプレッダを有する半導体装置を提供することができる。
また、ヒートスプレッダの両面に銅めっき膜を形成し、はんだと接合する面にニッケルめっき膜を銅めっき膜上に形成することで、ヒートスプレッダの片面に銅めっき膜、他面にニッケルめっき膜をそれぞれ形成する場合より、めっき処理時のマスキングを１回削減できて低コスト化を図ることができる。
実施の形態を以下の実施例にて説明する。
図１は、この発明の第１実施例の半導体装置の構成図であり、同図（ａ）はＩＧＢＴモジュールの要部断面図、同図（ｂ）は同図（ａ）のＡ部の詳細断面図である。ヒートスプレッダ１の材質としてモリブデンを用い、このモリブデン板２とその上下面に形成した銅めっき膜３、４でヒートスプレッダ１が構成される。
ＩＧＢＴチップ６を搭載する導電パターン付き絶縁基板１０は、セラミクス基板１１と、その裏面に固着した０．２ｍｍ〜０．６ｍｍ厚の裏面銅箔１２と、セラミック基板１１の表面に０．２ｍｍ〜０．６ｍｍ厚の銅箔で形成したエミッタ用導体パターン１３とコレクタ用導体パターン１４およびゲート用導体パターン１５とで構成される。
この導電パターン付き絶縁基板１０を構成するコレクタ用導体パターン１４上にＩＧＢＴチップ６の裏面を厚さが１５０μｍ程度のはんだ１６により固着し、ＩＧＢＴチップ６の上面（エミッタ電極８）に両面を銅めっき膜３、４で被覆したヒートスプレッダ１の裏面（銅めっき膜４）をはんだ７により固着する。ヒートスプレッダ１の上面（銅めっき膜３）と０．２ｍｍ〜０．５ｍｍ厚の銅板５の一端を超音波接合し、この銅板の他端とエミッタ用導体パターン１３を超音波接合により接続する。ＩＧＢＴチップ６上のゲートパッド９と、導電パターン付き絶縁基板１０に形成されたゲート用導体パターン１５の間をアルミワイヤ１７で接続する。
前記のように、ヒートスプレッダ１の上面の銅めっき膜３と銅板５との接続を超音波接合で行うことで、ヒートスプレッダ１に施した銅めっき膜３がモリブデン板２より融点が低いため、この銅めっき膜３と銅板５の間で強固な超音波接合が行われる。
ここでは、ヒートスプレッダ１の材質としてモリブデンを用いた場合を例にしたが、モリブデンに限定するものではなく、この材質をタングステン、銅−モリブデン、銅−タングステンなどの低熱膨張体にしても構わない。また、銅板５をアルミニウム板としても構わない。 このように、ヒートスプレッダ１に銅より低熱膨張体を用いることで、はんだ７に加わる熱ストレスを緩和できてヒートスプレッダとはんだとの接合信頼性を高めることができる。また、銅板５とヒートプレッダ１の接合面に銅めっき膜３を形成することで従来の銅部材を用いたヒートスプレッダ６２と同程度に超音波接合を強固できる。
また、ヒートスプレッダ１の厚さは０．２ｍｍ〜１ｍｍの範囲とするとよい。０．２ｍｍ未満の厚さでは熱容量効果が小さくなり、瞬時損失で発生する熱の吸収が悪くなり、ＩＧＢＴチップ６のサージ電流耐量を低下させる。一方、１ｍｍを越えると熱抵抗が大きくなり、厚さに相応する熱放散効果は期待できなくなる。
前記のように、ヒートスプレッダ１のはんだ７に面した側も銅めっき膜４が形成され、この銅めっき膜４にはんだ７が固着すると、はんだ７に銅めっき成分が溶出し、はんだ７と銅めっきの接合界面に脆弱な銅合金層が生成される場合がある。これを解決する方法をつぎに説明する。
図２は、この発明の第２実施例の半導体装置の要部断面図である。この図は図１（ｂ）に相当する断面図である。
第１実施例との違いは、ヒートスプレッダ１のはんだ７と固着する面を銅めっき膜４の代わりにＮｉめっき膜１８を形成した点である。第１実施例で説明したように、はんだ７に面した側に銅成分があると、脆弱な合金層が生成される場合があるため、はんだ７に面した側をＮｉめっきとしてある。また銅板５に面した側には第１実施例と同様に超音波接合性を上げるために銅めっき膜３を形成している。このようにして、超音波接合性を高めた上に、脆弱な銅合金層生成を防ぐことができる。
しかし、ヒートスプレッダ１の上面に銅めっき膜３を形成する場合には下面をマスキングし、一方ヒートスプレッダ１の下面にＮｉめっき膜１８を形成する場合には上面をマスキングする必要がある。つまり、マスキングが２回必要となり製造コストが増大する。これを解決する方法をつぎに説明する。
図３は、この発明の第３実施例の半導体装置の要部断面図である。この図は図２に相当する断面図である。
第２実施例との違いは、ヒートスプレッダ１のはんだ７と固着する面に上面の銅めっき膜３と同時に銅めっき膜４を形成し、この銅めっき膜４上にＮｉめっき膜１９を形成した点である。こうすることで、銅めっき膜４を形成するときには上面の銅めっき膜３と同時に形成するためマスキングが不要となり、Ｎｉめっき膜１９を形成するときのみ反対側（上側）の面を１回マスキングすればよく、第３実施例より低コスト化できるメリットがある。
即ち、第２実施例でははんだ７と銅板５とに面したヒートスプレッダ１の下面および上面にそれぞれが異なった材質のめっき膜を形成する際、それぞれのめっき処理でマスクキングが必要となり、結果として２度のマスキングを必要とする。
一方、第３実施例では、ヒートスプレッダ１の両面に銅めっき処理を同時に行った後に、上面をマスキングして下面の銅めっき膜４上にＮｉめっき処理を行うため、第２実施例の場合に比べマスキング工程が１回削減できて、製造コストを低減できる。
このようにすることで、低コストで高接合信頼性のヒートスプレッダを有する半導体装置を提供することができる。
尚、前記の説明では半導体装置としてＩＧＢＴを例として挙げたが、電力用の半導体装置であるＭＯＳＦＥＴ、バイポーラトランジスタ、サイリスタおよびダイオードなどにも適用できるのは勿論である。
この発明の第１実施例の半導体装置の構成図であり、（ａ）はＩＧＢＴモジュールの要部断面図、（ｂ）は（ａ）のＡ部の詳細断面図 この発明の第２実施例の半導体装置の要部断面図 この発明の第３実施例の半導体装置の要部断面図 従来のＩＧＢＴモジュールの要部断面図 特許文献３に記載されている図 冷熱繰り返し環境でのはんだに加わるストレスを説明するための模式図であり、（ａ）は高温時の模式図、（ｂ）は低温時の模式図 別の従来のＩＧＢＴモジュールの断面図
符号の説明
１ ヒートスプレッダ
２ モリブデン板
３、４ 銅めっき膜
５ 銅板
６ ＩＧＢＴチップ
７、１６ はんだ
８ エミッタ電極
９ ゲートパッド
１０ 導電パターン付き絶縁基板
１１ セラミクス
１２ 裏面銅箔
１３ エミッタ用導体パターン
１４ コレクタ用導体パターン
１５ ゲート用導体パターン
１７ アルミワイヤ
１８、１９ Ｎｉめっき膜

Claims (5)

  1. 半導体チップと、該半導体チップ上に下方の面が固着するヒートスプレッダと、該ヒートスプレッダの上方の面と固着する導電板とを有する半導体装置において、
    前記ヒートスプレッダがモリブデン、タングステン、銅−モリブデンおよび銅−タングステンのいずれか一つである導電体で形成され、該導電体の上方の面に銅膜である第１導電膜を被覆し、該第１導電膜と前記導電板を超音波接合することを特徴とする半導体装置。
  2. 前記導電体の下方の面に銅膜、ニッケル膜もしくは銅膜とニッケル膜の積層膜のいずれか一つである第２導電膜を被覆することを特徴とする請求項１に記載の半導体装置。
  3. 前記半導体チップと前記ヒートスプレッダをはんだで固着することを特徴とする請求項１または２に記載の半導体装置。
  4. 前記導電体が低熱膨張体であることを特徴とする請求項１〜３のいずれか一項に記載の半導体装置。
  5. 前記導電板が銅板もしくはアルミニウム板であることを特徴とする請求項１〜３のいずれか一項に記載の半導体装置。
JP2005299137A 2005-10-13 2005-10-13 半導体装置 Expired - Fee Related JP4645406B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2005299137A JP4645406B2 (ja) 2005-10-13 2005-10-13 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005299137A JP4645406B2 (ja) 2005-10-13 2005-10-13 半導体装置

Publications (2)

Publication Number Publication Date
JP2007109880A JP2007109880A (ja) 2007-04-26
JP4645406B2 true JP4645406B2 (ja) 2011-03-09

Family

ID=38035512

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005299137A Expired - Fee Related JP4645406B2 (ja) 2005-10-13 2005-10-13 半導体装置

Country Status (1)

Country Link
JP (1) JP4645406B2 (ja)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4865829B2 (ja) 2009-03-31 2012-02-01 シャープ株式会社 半導体装置およびその製造方法
JP5542567B2 (ja) * 2010-07-27 2014-07-09 三菱電機株式会社 半導体装置
DE102010062453A1 (de) * 2010-12-06 2012-06-06 Robert Bosch Gmbh Halbleiterbauelement mit erhöhter Stabilität gegenüber thermomechanischen Einflüssen sowie Verfahren zur Kontaktierung eines Halbleiters
US10347559B2 (en) * 2011-03-16 2019-07-09 Momentive Performance Materials Inc. High thermal conductivity/low coefficient of thermal expansion composites
JP2013069782A (ja) 2011-09-21 2013-04-18 Toshiba Corp 半導体装置
JP5965687B2 (ja) * 2012-03-23 2016-08-10 株式会社 日立パワーデバイス パワー半導体モジュール
JP5765324B2 (ja) 2012-12-10 2015-08-19 トヨタ自動車株式会社 半導体装置
DE112019007957T5 (de) 2019-12-10 2022-09-15 Mitsubishi Electric Corporation Leistungshalbleitermodul, Leistungswandlergerät und beweglicher Körper
JP7396118B2 (ja) * 2020-02-28 2023-12-12 富士電機株式会社 半導体モジュール
EP4300555A1 (de) * 2022-06-29 2024-01-03 Siemens Aktiengesellschaft Verfahren zur herstellung einer halbleiteranordnung mit einem halbleiterelement und einem substrat
CN117877991A (zh) * 2024-03-11 2024-04-12 乐山希尔电子股份有限公司 一种功率模块的制造方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0964258A (ja) * 1995-08-25 1997-03-07 Hitachi Ltd 大電力半導体デバイス
JP2000232187A (ja) * 1999-02-12 2000-08-22 Mitsui High Tec Inc リードフレームの製造方法
JP2000349207A (ja) * 1999-06-02 2000-12-15 Denso Corp 半導体装置の実装構造及び実装方法
JP2002359332A (ja) * 2001-03-29 2002-12-13 Toshiba Corp 半導体パッケージ及びその製造方法
JP2005019694A (ja) * 2003-06-26 2005-01-20 Mitsubishi Materials Corp パワーモジュール
JP2007088030A (ja) * 2005-09-20 2007-04-05 Fuji Electric Holdings Co Ltd 半導体装置

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0964258A (ja) * 1995-08-25 1997-03-07 Hitachi Ltd 大電力半導体デバイス
JP2000232187A (ja) * 1999-02-12 2000-08-22 Mitsui High Tec Inc リードフレームの製造方法
JP2000349207A (ja) * 1999-06-02 2000-12-15 Denso Corp 半導体装置の実装構造及び実装方法
JP2002359332A (ja) * 2001-03-29 2002-12-13 Toshiba Corp 半導体パッケージ及びその製造方法
JP2005019694A (ja) * 2003-06-26 2005-01-20 Mitsubishi Materials Corp パワーモジュール
JP2007088030A (ja) * 2005-09-20 2007-04-05 Fuji Electric Holdings Co Ltd 半導体装置

Also Published As

Publication number Publication date
JP2007109880A (ja) 2007-04-26

Similar Documents

Publication Publication Date Title
JP4645406B2 (ja) 半導体装置
JP4976688B2 (ja) ヒートスプレッダと金属板との接合方法
CN108735692B (zh) 半导体装置
KR20090005221A (ko) 전력 반도체 모듈
US20120175755A1 (en) Semiconductor device including a heat spreader
WO2017217369A1 (ja) 電力用半導体装置
JP5965687B2 (ja) パワー半導体モジュール
JP6988345B2 (ja) 半導体装置
WO2020241238A1 (ja) 半導体装置
JP5895220B2 (ja) 半導体装置の製造方法
EP4047645B1 (en) Power device, power device assembly, and related apparatus
WO2020241239A1 (ja) 半導体装置
JP2014022579A (ja) パワーモジュール半導体装置
US20150130042A1 (en) Semiconductor module with radiation fins
JP2009076703A (ja) 半導体装置
US6906935B2 (en) Inverter apparatus and method of manufacturing the same
JPH0936186A (ja) パワー半導体モジュール及びその実装方法
JP4096741B2 (ja) 半導体装置
JP5840102B2 (ja) 電力用半導体装置
JP3972519B2 (ja) パワー半導体モジュール
JP2015026667A (ja) 半導体モジュール
JP2021093441A (ja) 半導体モジュール
WO2023203688A1 (ja) 半導体装置および半導体装置の製造方法
JPH11233696A (ja) パワー半導体モジュール及びパワー半導体モジュールと冷却装置の接合体
JPS63173348A (ja) 半導体装置

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20080204

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080916

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20081216

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20090219

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20090515

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20091112

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100824

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20101019

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20101109

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20101122

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131217

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131217

Year of fee payment: 3

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131217

Year of fee payment: 3

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees