JP2013069782A - 半導体装置 - Google Patents
半導体装置 Download PDFInfo
- Publication number
- JP2013069782A JP2013069782A JP2011206313A JP2011206313A JP2013069782A JP 2013069782 A JP2013069782 A JP 2013069782A JP 2011206313 A JP2011206313 A JP 2011206313A JP 2011206313 A JP2011206313 A JP 2011206313A JP 2013069782 A JP2013069782 A JP 2013069782A
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- semiconductor device
- electrically connected
- metal foil
- wiring pattern
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Abandoned
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/02—Containers; Seals
- H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
- H01L23/043—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having a conductive base as a mounting as well as a lead for the semiconductor body
- H01L23/049—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having a conductive base as a mounting as well as a lead for the semiconductor body the other leads being perpendicular to the base
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/02—Containers; Seals
- H01L23/10—Containers; Seals characterised by the material or arrangement of seals between parts, e.g. between cap and base of the container or between leads and walls of the container
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
- H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
- H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
- H01L23/3735—Laminates or multilayers, e.g. direct bond copper ceramic substrates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/49838—Geometry or layout
- H01L23/49844—Geometry or layout for devices being provided for in H01L29/00
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L24/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
- H01L24/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
- H01L24/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
- H01L24/39—Structure, shape, material or disposition of the strap connectors after the connecting process
- H01L24/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
- H01L24/39—Structure, shape, material or disposition of the strap connectors after the connecting process
- H01L24/41—Structure, shape, material or disposition of the strap connectors after the connecting process of a plurality of strap connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/2612—Auxiliary members for layer connectors, e.g. spacers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
- H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
- H01L2224/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
- H01L2224/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
- H01L2224/37001—Core members of the connector
- H01L2224/37099—Material
- H01L2224/371—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
- H01L2224/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
- H01L2224/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
- H01L2224/37001—Core members of the connector
- H01L2224/37099—Material
- H01L2224/371—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/37117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
- H01L2224/37124—Aluminium [Al] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
- H01L2224/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
- H01L2224/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
- H01L2224/37001—Core members of the connector
- H01L2224/37099—Material
- H01L2224/371—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/37138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/37147—Copper [Cu] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
- H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
- H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
- H01L2224/4005—Shape
- H01L2224/4009—Loop shape
- H01L2224/40095—Kinked
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
- H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
- H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
- H01L2224/401—Disposition
- H01L2224/40151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/40221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/40225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
- H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
- H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
- H01L2224/404—Connecting portions
- H01L2224/40475—Connecting portions connected to auxiliary connecting means on the bonding areas
- H01L2224/40491—Connecting portions connected to auxiliary connecting means on the bonding areas being an additional member attached to the bonding area through an adhesive or solder, e.g. buffer pad
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
- H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
- H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
- H01L2224/4099—Auxiliary members for strap connectors, e.g. flow-barriers, spacers
- H01L2224/40991—Auxiliary members for strap connectors, e.g. flow-barriers, spacers being formed on the semiconductor or solid-state body to be connected
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
- H01L2224/45124—Aluminium (Al) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/45147—Copper (Cu) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/4846—Connecting portions with multiple bonds on the same bonding area
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
- H01L2224/48472—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area also being a wedge bond, i.e. wedge-to-wedge
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
- H01L2224/49111—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting two common bonding areas, e.g. Litz or braid wires
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4912—Layout
- H01L2224/49175—Parallel arrangements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73221—Strap and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/838—Bonding techniques
- H01L2224/83801—Soldering or alloying
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
- H01L2224/848—Bonding techniques
- H01L2224/84801—Soldering or alloying
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
- H01L2224/852—Applying energy for connecting
- H01L2224/85201—Compression bonding
- H01L2224/85205—Ultrasonic bonding
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
- H01L2224/858—Bonding techniques
- H01L2224/85801—Soldering or alloying
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/16—Fillings or auxiliary members in containers or encapsulations, e.g. centering rings
- H01L23/18—Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device
- H01L23/24—Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device solid or gel at the normal operating temperature of the device
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L24/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
- H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
- H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
- H01L25/072—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next to each other
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01047—Silver [Ag]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/12—Passive devices, e.g. 2 terminal devices
- H01L2924/1203—Rectifying Diode
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/12—Passive devices, e.g. 2 terminal devices
- H01L2924/1203—Rectifying Diode
- H01L2924/12032—Schottky diode
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1305—Bipolar Junction Transistor [BJT]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1305—Bipolar Junction Transistor [BJT]
- H01L2924/13055—Insulated gate bipolar transistor [IGBT]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1306—Field-effect transistor [FET]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1306—Field-effect transistor [FET]
- H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/156—Material
- H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
- H01L2924/15787—Ceramics, e.g. crystalline carbides, nitrides or oxides
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/30107—Inductance
Abstract
【課題】温度サイクルに対する信頼性が高い半導体装置を提供する。
【解決手段】本発明の実施形態の半導体装置は、第1の半導体チップと、緩衝体と、ターミナルリードと、を備える。第1の半導体チップは、第1の電極と、第1の電極とは反対側に設けられた第2の電極と、を有し、第1の電極と第2の電極との間に電流が流れる。緩衝体は、第2の電極に電気的に接続された下部金属箔と、下部金属箔を介して第2の電極上に設けられたセラミックス片と、セラミックス片の下部金属箔とは反対側に設けられ下部金属と電気的に接続された上部金属箔と、を有する。ターミナルリードは、一端が、上部金属箔上に設けられ、上部金属箔と電気的に接続される。
【選択図】図2
【解決手段】本発明の実施形態の半導体装置は、第1の半導体チップと、緩衝体と、ターミナルリードと、を備える。第1の半導体チップは、第1の電極と、第1の電極とは反対側に設けられた第2の電極と、を有し、第1の電極と第2の電極との間に電流が流れる。緩衝体は、第2の電極に電気的に接続された下部金属箔と、下部金属箔を介して第2の電極上に設けられたセラミックス片と、セラミックス片の下部金属箔とは反対側に設けられ下部金属と電気的に接続された上部金属箔と、を有する。ターミナルリードは、一端が、上部金属箔上に設けられ、上部金属箔と電気的に接続される。
【選択図】図2
Description
後述する実施形態は、半導体装置に関する。
インバータ等に用いられるパワーモジュールなどの半導体装置は、配線パターンが表面に設けられたセラミックス基板上にIGBT(Insulated Gate Bipolar Transistor)とこれに逆並列接続された環流ダイオードとを有する。IGBTやダイオードなどの半導体チップの表面にある電極は、セラミックス基板上の配線パターンにボンディングワイヤ又は短冊状の金属片など(以後、引出リード)により引き出され、その後、外部取り出し端子により配線パターンからパッケージの外へ引き出される。半導体チップ表面の電極と引出リードは、半田により電気的に接続される。近年、半導体チップの特性が向上し小型化している。特に環流ダイオードに関しては、Si(シリコン)に替わってSiC(炭化シリコン)で構成されるようになり、小型化が進んでいる。半導体チップが小型化することによって、電流密度が増大し、半導体チップからの発熱量が増大する。発熱量の増大により、半導体チップのオン・オフによる温度サイクルの振れが大きくなる。この温度サイクルは、半導体チップと引出リードとの熱膨張計数差によって生じるストレスのサイクルを引き起こし、半田に金属疲労を引き起こす。この結果、半導体チップは動作不良を引き起こす。電流密度が高い動作においても、温度サイクルに対する信頼性が高い半導体装置が望まれる。
温度サイクルに対する信頼性が高い半導体装置を提供する。
本発明の実施形態の半導体装置は、第1の半導体チップと、緩衝体と、ターミナルリードと、を備える。第1の半導体チップは、第1の電極と、前記第1の電極とは反対側に設けられた第2の電極とを有し、第1の電極と第2の電極との間に電流が流れる。緩衝体は、第2の電極に電気的に接続された下部金属箔と、下部金属箔を介して第2の電極上に設けられたセラミックス片と、セラミックス片の下部金属箔とは反対側に設けられ下部金属と電気的に接続された上部金属箔と、を有する。ターミナルリードは、一端が、上部金属箔上に設けられ、上部金属箔と電気的に接続される。
以下、本発明の実施形態について図を参照しながら説明する。実施例中の説明で使用する図は、説明を容易にするための模式的なものであり、図中の各要素の形状、寸法、大小関係などは、実際の実施においては必ずしも図に示されたとおりとは限らず、本発明の効果が得られる範囲内で適宜変更可能である。
(第1の実施形態)
図1から図3を用いて、第1の実施形態に係る半導体装置について説明する。図1は、第1の実施形態に係る半導体装置100の、(a)要部を模式的に示した斜視図、及び、(b)環流ダイオードとして用いているFRD(Fast Recovery Diode)2周辺を拡大して模式的に示した斜視図である。図2は、図1(a)のA−A線における断面図である。図3は、図2の断面図における緩衝体6を拡大して示した断面図である。
図1から図3を用いて、第1の実施形態に係る半導体装置について説明する。図1は、第1の実施形態に係る半導体装置100の、(a)要部を模式的に示した斜視図、及び、(b)環流ダイオードとして用いているFRD(Fast Recovery Diode)2周辺を拡大して模式的に示した斜視図である。図2は、図1(a)のA−A線における断面図である。図3は、図2の断面図における緩衝体6を拡大して示した断面図である。
図1〜図3に示したように、第1の実施形態に係る半導体装置は、金属放熱板14、セラミックス基板9、FRDチップ(主として第1の半導体チップ)2、IGBT(Insulated Gate Bipolar Transistor)チップ(第1の半導体チップ又は第2の半導体チップ)11、緩衝体6、ターミナルリード7、及びボンディングワイヤ12、を備える。第1の実施形態に係る半導体装置100は、実施形態の一例として、IGBTチップ11のエミッタ−コレクタ間に環流ダイオードが逆並列に接続された例を示す。環流ダイオードのチップ2としては、FRDのチップが一例として用いられるが、SBD(Schottkey Barrier Diode)のチップを用いることもできる。また、IGBTチップ11の替わりに、MOSFET(Metal Oxide Semiconductor Field Effect Transistor)又はIEGT(Injection Enhanced Gate Transistor)など、第1と第2の電極との間に流れる電流をゲート電極で制御される半導体素子のチップを用いることができる。
セラミックス基板9は、セラミックスからなり、その一表面には、回路配線のために、例えば、コレクタパターン(第1の配線パターン)1、エミッタパターン(第2の配線パターン)8、及びゲートパターン(第3の配線パターン)10を有する。これらの配線パターンは、一例として厚さが0.3mm程度の銅(Cu)箔(銅の板状の薄いもの)が用いられる。厚さやパターン形状は、回路配線の用途に応じて設計される。銅箔以外にも、例えば、アルミニウム(Al)箔などの他の金属箔とすることも可能である。コレクタパターン1、エミッタパターン8、及びゲートパターン10は、例えば、銀鑞によりセラミックス基板の上記一表面に固定される。セラミックス基板1は、熱伝導性が高く、絶縁性が高く、熱膨張係数が小さいものが好ましい。
セラミックス基板1は、上記コレクタパターン1、エミッタパターン8、及びゲートパターン10が設けられた表面とは反対側の表面に、銅箔13をさらに有する。この銅箔13も、アルミニウム箔又は他の金属箔とすることが可能である。セラミックス基板1は、銅箔13及び半田3を介して金属放熱板14の一表面上に固定される。
IGBTチップ11は、下面にコレクタ電極(第1の電極又は第3の電極)、下面とは反対側の上面にエミッタ電極(第2の電極又は第4の電極)及びゲート電極(制御電極又は第5の電極)を有し、オン状態の時は、コレクタ電極からエミッタ電極に向かって電流が流れる(各電極の詳細は図示せず)。この電流は、ゲート電極によって制御される。IGBTチップ11は、コレクタ電極を介して、セラミックス基板1上のコレクタパターン1上に設けられる。コレクタ電極は、例えば半田を介して(図示せず)、コレクタパターン1と電気的に接続される。
IGBTチップ11のエミッタ電極は、ボンディングワイヤ12によりエミッタパターン8に電気的に接続される。ボンディングワイヤ12は、例えば、アルミニウムより構成されるが、銅などの他の金属でも可能である。ボンディングワイヤ12は、エミッタ電極及びエミッタパターン8と、半田又は超音波接合により電気的に接続される。ボンディングワイヤ12は、複数本で用いられる。複数本用いることにより、ボンディングワイヤ12の電流が流れる断面積を増やし、ボンディングワイヤ12に流れる電流密度を低減することができる。
IGBTチップ11のゲート電極は、上記と同様にして、ボンディングワイヤ12によりゲート配線パターン10に電気的に接続される。ゲート電極を流れる電流は、エミッタ電極に流れる電流と比べて非常に少ないので、ボンディングワイヤ12は一本で十分である。
コレクタパターン1、エミッタパターン8、及びゲートパターン10は、それぞれ、図示しない部分で外部取り出し端子により図示しないコレクタ端子、エミッタ端子、ゲート端子に接続される。
FRDチップ2は、下面にカソード電極(第1の電極)を有し、下面とは反対側の上面にアノード電極(第2の電極)を有する(各電極の詳細は図示せず)。FRDチップ2は、窒化シリコン(SiC)により構成される。これにより、Siにより構成される場合と比べてFRDチップが低抵抗を有することとなるので、FRDチップ2のチップ面積を縮小することができる。本実施形態に係るFRDチップ2の面積は、4.0mm×4.0mmである。
FRDチップ2は、カソード電極を介してコレクタパターン1上に設けられる。カソード電極は、例えば半田を介して(図示せず)コレクタパターン1と電気的に接続される。アノード電極は、緩衝体6を介してターミナルリード7と電気的に接続される。
緩衝体6は、セラミックス片4とこれを上下に挟み電気的に接続された金属箔5からなる。すなわち、緩衝体6は、FRDチップ2のアノード電極に電気的に接続された下部金属箔5Bと、この下部金属箔5bを介してアノード電極上に設けられたセラミックス片4と、セラミックス片4の下部金属箔5bとは反対側に設けられ下部金属箔5bと電気的に接続された上部金属箔5aとを有する。下部金属箔5bと上部金属箔5aとは、接続導体5cにより電気的に接続される。緩衝体6の下部金属箔5bは、FRDチップ2のアノード電極と半田3により電気的に接続される。セラミックス片4は、ターミナルリードに用いられる銅又はアルミニウムなどの金属よりも熱膨張係数が小さく、窒化シリコン又はシリコンと熱膨張係数が近いセラミックスが用いられる。例えば、Al2O3(アルミナ)、AlN(窒化アルミニウム)、BN(窒化臭素)、又はSiN(窒化珪素)等を用いることができる。セラミックス片4の厚みは、例えば、0.32mmである。
本実施形態に係る半導体装置100では、セラミックス片4の側端部において、接続導体5cは、下部金属箔5bと上部金属箔5aとを電気的に接続する。接続導体5c、下部金属5b、及び上部金属5aは、同一材料で一体的に形成される。例えば、厚さが0.3mmの1つの銅箔をU字状に曲げることにより、又は、U字状に金型成形することにより、接続導体5c、下部金属5b、及び上部金属5aを一体的に有する金属箔5が形成される。金属箔5は、銅以外にも、アルミニウム又は他の金属とすることも可能である。下部金属箔5b及び上部金属箔5aは、セラミックス基板とは例えば銀鑞により接着される。
ターミナルリード7は、一端で緩衝体6の上部金属箔5aと電気的に接続される。また、ターミナルリード7の他端は、エミッタパターンと電気的に接続される。ターミナルリード7は、帯状の又は短冊状の金属片からなり、本実施形態の場合は、幅2.5mmで厚さが0.4mmの銅片である。ターミナルリード7は、その両端(前述の一端と他端)が両端以外の部分よりもセラミックス基板1側になるように、長手方向において屈曲している。ターミナルリード7は、銅以外にもAlなどの他の金属で構成することも可能であり、幅と厚さは、流れる電流の量により設定される。ターミナルリード7は、緩衝体6の上部金属箔5a及びエミッタパターン8とは、半田又は超音波接合により電気的に接続されることができる。
以上のように構成される本実施形態に係る半導体装置100は、以下の特徴を有する。FRDチップ2は、負荷のインダクタンス成分により生じる環流電流を半導体装置100中に流すための、環流ダイオードとして機能する。モーター駆動用のインバータ回路などに半導体装置100が用いられると、環流ダイオードに流れる環流電流は、50Aを超える大電流となる。このような大電流がFRDチップ2に流れると、FRDチップ2は発熱する。
ここで、FRDチップ2に直接ターミナルリード7が半田を介して接続された場合を比較例として考える。この比較例の場合、この発熱により、FRDチップ2及びこれに半田3を介して接続されたターミナルリード7は熱膨張を起こす。環流電流が減衰して消失すると、放熱により、FRDチップ2とターミナルリード7は、収縮する。FRDチップを構成するSi又はSiCの熱膨張係数と、ターミナルリードを構成する銅又はアルミニウムの熱膨張係数とは、以下に示す影響を生じさせるほど差が大きい。両者の熱膨張計数差が大きいので、上記熱膨張と上記収縮により、両者を接合する半田3に大きなストレスが印加される。半導体装置がオン状態とオフ状態を繰り返すことで、温度サイクルが生じる。この温度サイクルが、ストレスのサイクルを発生させ、FRDチップ2とターミナルリード7とを接合する半田3の金属疲労を引き起こし、半田3が劣化する。この結果、温度サイクルを経たことで、半導体装置は、通電不良を引き起こすなどの特性不良を有するようになる。
しかしながら、本実施形態に係る半導体装置100は、上記比較例とは違い、FRDチップ2とターミナルリード7との間に、緩衝体6を備える。緩衝体6は、セラミックス片4を下部金属箔5bと上部金属箔5aとにより上下で挟んだ構造である。下部金属箔5bと上部金属箔5aとは、セラミックス片4に銀鑞などの接着剤で固着されており、セラミックス片4が0.2mm以上の厚さであれば、緩衝体6の熱膨張係数は、経験的にほぼセラミックス片4の熱膨張係数できまるとみなせる。セラミックス片4は、Si又はSiCと熱膨張係数が非常に近いAl2O3、AlN、BN、又はSiNにより構成されるので、緩衝体6の熱膨張係数は、FRDチップ2の熱膨張係数とほぼ等しいと見なせる。
この結果、FRDチップ2、緩衝体6、及びターミナルリード7のそれぞれの接合部には、熱膨張係数の差によるストレスの発生が抑制される。温度サイクルが発生しても、FRDチップ2と緩衝体6とを接合する半田3の劣化が抑制される。緩衝体6とターミナルリード7とは、超音波接合により接合されているときは、温度サイクルによる接合不良が発生しにくい。半田により接合されている場合でも、本実施形態では、ターミナルリード7とFRDチップ2との間に緩衝体6が存在するので、FRDチップ2の発熱は、ターミナルリード7と緩衝体6との接合へはほとんど影響を与えない。
以上説明したように、本実施形態に係る半導体装置100は、FRDチップ2とターミナルリード7との間に緩衝体6を備えることにより、温度サイクルが発生しても通電不良の発生が抑制され、信頼性が向上する。
(第2の実施形態)
第2の実施形態に係る半導体装置について図4を用いて説明する。図4は、本実施形態に係る半導体装置200の図2に相当する断面図における緩衝体の断面拡大図である。なお、第1の実施形態で説明した構成と同じ構成の部分には同じ参照番号または記号を用いその説明は省略する。第1の実施形態との相異点について主に説明する。
第2の実施形態に係る半導体装置について図4を用いて説明する。図4は、本実施形態に係る半導体装置200の図2に相当する断面図における緩衝体の断面拡大図である。なお、第1の実施形態で説明した構成と同じ構成の部分には同じ参照番号または記号を用いその説明は省略する。第1の実施形態との相異点について主に説明する。
本実施形態に係る半導体装置200は、図2に緩衝体6の断面図を示したとおり、第1の実施形態に係る半導体装置100とは、緩衝体6の構造において相異する。本実施形態に係る半導体装置200においては、接続導体5cは、セラミックス片4を貫通する孔4aに設けられている。この接続導体5cは、例えば、銀鑞15により構成される。製造工程の一例を示すと、セラミックス片4の上面と下面の表面全体に銀鑞15を設け、下部金属箔5b及び上部金属箔5aをセラミックス片4の下面及び上面にそれぞれ銀鑞を介して接合させる。これにより、セラミックス片4と下部金属箔5b及び上部金属箔5aとの間にある銀鑞15が、セラミックス片4の孔4aに侵入して充填される。この結果、接続導体5cは、セラミックス片4を貫通する孔4aに充填された銀鑞15により構成される。下部金属箔5b及び上部金属箔5aは、接続導体5cにより電気的に接続される。
本実施形態に係る半導体装置200は、第1の実施形態に係る半導体装置100と同様に、FRDチップ2とターミナルリード7との間にFRDチップ2の熱膨張係数とほぼ等しい熱膨張係数を有するセラミックス片4を有する緩衝体6を備えることにより、温度サイクルが発生しても通電不良の発生が抑制され、半導体装置200の信頼性が向上する。
(第3の実施形態)
第3の実施形態に係る半導体装置について図5及び図6を用いて説明する。図5は、本実施形態に係る半導体装置300を模式的に示した斜視図である。図6は、図5のB−B線における断面図を模式的に示す。なお、第1の実施形態で説明した構成と同じ構成の部分には同じ参照番号または記号を用いその説明は省略する。第1の実施形態との相異点について主に説明する。
第3の実施形態に係る半導体装置について図5及び図6を用いて説明する。図5は、本実施形態に係る半導体装置300を模式的に示した斜視図である。図6は、図5のB−B線における断面図を模式的に示す。なお、第1の実施形態で説明した構成と同じ構成の部分には同じ参照番号または記号を用いその説明は省略する。第1の実施形態との相異点について主に説明する。
図5及び図6に示したように、本実施形態に係る半導体装置300は、第1の実施形態で用いていた複数本のボンディングワイヤ12に替えて、IGBT11のエミッタ電極とエミッタパターン8とを2本のターミナルリード77を用いている点で、第1の実施形態に係る半導体装置100と相異する。本実施形態に係る半導体装置300では、FRDチップ2(第1の半導体チップ)とエミッタパターン8(第2の配線パターン)とがターミナルリード7により電気的に接続されるのと同様に、IGBTチップ11(第2の半導体チップ)のエミッタ電極とエミッタパターン8とが2本のターミナルリード77により電気的に接続される。
すなわち、IGBTチップ11のエミッタ電極は、緩衝体66を介して2本のうちのそれぞれのターミナルリード77と電気的に接続される。IGBTチップ11のエミッタ電極とエミッタパターン8とを接続する緩衝体66の構造及びターミナルリード77の構造は、それぞれ、FRDチップ2のアノード電極とエミッタパターン8とを接続する緩衝体6の構造及びターミナルリード7の構造と全く同様である。ただし、それぞれの寸法は、それぞれのチップの仕様に対応させて設定される。
本実施形態に係る半導体装置300は、第1の実施形態に係る半導体装置100においてさらに具体的なパッケージ構造を有する。半導体装置300は、樹脂ケース16と、樹脂蓋17と、第1の外部取り出し端子と、第2の外部取り出し端子と、第3の外部取り出し端子と、シリコーンゲル19と、をさらに備える。
樹脂ケース16は、金属放熱板14のセラミックス基板1が搭載された表面上で、セラミックス基板1を取り囲む環状構造を有する。樹脂ケース16は、例えば、PPS(Poly Phenylene Sulfide)又はPBT(Poly Butylene Terephthalate)などの樹脂で構成される。樹脂ケース16は、金属放熱板とは反対側の上部で環状構造の開口部を有する。樹脂蓋17は、この開口部に設けられ、樹脂蓋17を貫通する第1の外部取り出し端子(図示せず)、第2の外部取り出し端子18E、及び第3の外部取り出し端子18Gを有する。これらの外部取り出し端子は、樹脂蓋17により固定される。樹脂蓋17は、樹脂ケース16と同じ樹脂材料で構成される。
第1の外部取り出し端子の一端は、セラミックス基板1上のコレクタパターン1に電気的に接続される。第1の外部取り出し端子の他端は、樹脂蓋17の外側でコレクタ端子に接続される。第2の外部取り出し端子18Eの一端は、セラミックス基板1上のエミッタパターン8に電気的に接続される。第2の外部取り出し端子18Eの他端は、樹脂蓋17の外側でエミッタ端子に電気的に接続される。第3の外部取り出し端子18Gの一端は、ゲートパターン10に電気的に接続される。第3の外部取り出し端子18Gの他端は、樹脂蓋17の外側でゲート端子に電気的に接続される。
樹脂ケース16、樹脂蓋17、及び金属放熱板14により囲まれた内部には、シリコーンゲル19が充填される。シリコーンゲル19は、FRDチップ2、IGBTチップ11、コレクタパターン1、エミッタパターン8、ゲートパターン10、緩衝体6、66、及びターミナルリード7、77を覆う。
本実施形態に係る半導体装置300は、第1の実施形態に係る半導体装置100と同様に、FRDチップ2とターミナルリード7との間にFRDチップ2の熱膨張係数とほぼ等しい熱膨張係数を有するセラミックス片4を有する緩衝体6を備えることにより、温度サイクルが発生しても通電不良の発生が抑制され、半導体装置300の信頼性が向上する。
さらに、IGBTチップ11とエミッタパターン8とは、FRDチップ2と同様に緩衝体66を介してターミナルリード77により接続される。IGBTチップ11とターミナルリード77との間にも、IGBTチップ11の熱膨張係数とほぼ等しい熱膨張係数を有するセラミックス片4を有する緩衝体66を備える。このことにより、温度サイクルが発生してもIGBTチップ11においても通電不良の発生が抑制され、信頼性が向上する。
以上示した実施形態に係る半導体装置100〜300は、IGBTチップ11とFRDチップ11が逆並列接合された構造を有する。しかしながら、本発明における効果は、これらに限られることなく、例えば、半導体装置が、FRDチップ2だけを備える場合、又は、IGBTチップ11だけを備える場合においても、同様にして適用可能である。すなわち、半導体装置は、少なくとも、半導体チップとターミナルリードとが、セラミックスを有する緩衝体を介して電気的に接合された構造を備えることで、温度サイクルに対して信頼性が向上する。
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
1 コレクタパターン
2 FRDチップ
3 半田
4、44 セラミックス片
4a ビア
5、5a、5b、5c、55 銅箔
6、66 緩衝体
7、77 ターミナルリード
8 エミッタパターン
9 セラミックス基板
10 ゲートパターン
11 IGBTチップ
12 ボンディングワイヤ
13 銅箔
14 金属放熱板
15 銀鑞
16 樹脂ケース
17 樹脂上蓋
18E、18G 外部取り出し端子
19 シリコーンゲル
100、200、300 半導体装置
2 FRDチップ
3 半田
4、44 セラミックス片
4a ビア
5、5a、5b、5c、55 銅箔
6、66 緩衝体
7、77 ターミナルリード
8 エミッタパターン
9 セラミックス基板
10 ゲートパターン
11 IGBTチップ
12 ボンディングワイヤ
13 銅箔
14 金属放熱板
15 銀鑞
16 樹脂ケース
17 樹脂上蓋
18E、18G 外部取り出し端子
19 シリコーンゲル
100、200、300 半導体装置
Claims (15)
- 第1の電極と、前記第1の電極とは反対側に設けられた第2の電極と、を有し、前記第1の電極と前記第2の電極との間に電流が流れる第1の半導体チップと、
前記第2の電極に電気的に接続された下部金属箔と、前記下部金属箔を介して前記第2の電極上に設けられたセラミックス片と、前記セラミックス片の前記下部金属箔とは反対側に設けられ前記下部金属箔と電気的に接続された上部金属箔と、を有する緩衝体と、
一端が、前記上部金属箔上に設けられ、前記上部金属箔と電気的に接続されたターミナルリードと、
を備えたことを特徴とする半導体装置。 - 前記セラミックス片は、Al2O3、AlN、SiNのうちのいずれか1つで構成されることを特徴とする請求項1記載の半導体装置。
- 前記下部金属箔と、前記上部金属箔と、は、接続導体により電気的に接続されていることを特徴とする請求項1又は2記載の半導体装置。
- 前記接続導体は、前記セラミックス片の側端部に設けられ、
前記下部金属箔、前記上部金属箔、及び前記接続導体は、同一金属で一体的に形成されていることを特徴とする請求項3記載の半導体装置。 - 前記接続導体は、前記セラミックス片を貫通する孔に設けられていることを特徴とする請求項3記載の半導体装置。
- 前記接続導体は、銀鑞であることを特徴とする請求項5記載の半導体装置。
- 前記上部金属箔及び前記下部金属箔は、銅又はアルミニウムで構成されていることを特徴とする請求項1〜6のいずれか1つに記載の半導体装置。
- 前記第2の電極と前記下部金属箔とは、半田により電気的に接続されていることを特徴とする請求項1〜7のいずれか1つに記載の半導体装置。
- 前記第1の半導体チップは、ダイオードであることを特徴とする請求項1〜8いずれか1つに記載の半導体装置。
- 前記第1の半導体チップは、前記第2の電極が設けられた側に、前記第1の電極と前記第2の電極との間に流れる前記電流を制御する制御電極を有することを特徴とする請求項1〜8のいずれか1つに記載の半導体装置。
- 前記第1の半導体チップは、MOSFET及びIGBTのいずれかであることを特徴とする請求項10記載の半導体装置。
- 第1の配線パターンと、前記第1の配線パターンと離間して設けられた第2の配線パターンと、を一表面に有するセラミックス基板を、さらに備え、
前記第1の半導体チップは、前記第1の電極を介して前記第1の配線パターン上に電気的に接続して設けられ、
前記ターミナルリードの前記一端とは反対側の他端は、前記第2の配線パターン上に電気的に接続され、
ていることを特徴とする請求項1〜9のいずれか1つに記載の半導体装置。 - 第3の電極と、前記第3の電極とは反対側に設けられた第4の電極と、を有し、前記第3の電極と前記第4の電極との間に流れる電流を制御する第5の電極を前記第4の電極側の表面に有する第2の半導体チップをさらに備え、
前記セラミックス基板は、前記一表面に、前記第1の配線パターンに関して前記第2の配線パターンとは反対側に設けられた第3の配線パターンをさらに有し、
前記第2の半導体チップは、前記第3の電極を介して前記第1の配線パターン上に電気的に接続するよう設けられ、
前記第2の半導体チップの前記第4の電極は、前記第2の配線パターンに電気的に接続され、
前記第2の半導体チップの前記第5の電極は、前記第3の配線パターンに電気的に接続され、
ていることを特徴とする請求項12記載の半導体装置。 - 表面に前記セラミックス基板が搭載された金属放熱板と、
前記金属放熱板の前記表面上で前記セラミックス基板を取り囲む環状構造を有する樹脂ケースと、
前記樹脂ケースの前記金属放熱板とは反対側の前記環状構造の開口部に設けられた樹脂蓋と、
前記樹脂蓋を貫通し前記樹脂蓋に固定され前記第1の配線パターン上に電気的に接続された第1の外部取り出し端子と、
前記樹脂蓋を貫通し前記樹脂蓋に固定され前記第2の配線パターン上に電気的に接続された第2の外部取り出し端子と、
前記樹脂蓋を貫通し前記樹脂蓋に固定され前記第3の配線パターン上に電気的に接続された第3の外部取り出し端子と、
前記ケース内に充填され、前記第1の半導体チップ及び前記第2の半導体チップを覆うシリコーンゲルと、
をさらに備えたことを特徴とする請求項13記載の半導体装置。 - 前記第1の電極は、カソード電極であり、
前記第2の電極は、アノード電極であることを特徴とする請求項12〜14のいずれか1つに記載の半導体装置。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011206313A JP2013069782A (ja) | 2011-09-21 | 2011-09-21 | 半導体装置 |
CN2012100575230A CN103021979A (zh) | 2011-09-21 | 2012-03-07 | 半导体装置 |
US13/424,345 US8587105B2 (en) | 2011-09-21 | 2012-03-19 | Semiconductor device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011206313A JP2013069782A (ja) | 2011-09-21 | 2011-09-21 | 半導体装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2013069782A true JP2013069782A (ja) | 2013-04-18 |
Family
ID=47879892
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2011206313A Abandoned JP2013069782A (ja) | 2011-09-21 | 2011-09-21 | 半導体装置 |
Country Status (3)
Country | Link |
---|---|
US (1) | US8587105B2 (ja) |
JP (1) | JP2013069782A (ja) |
CN (1) | CN103021979A (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2016174899A1 (ja) * | 2015-04-27 | 2016-11-03 | 富士電機株式会社 | 半導体装置 |
JP2016197677A (ja) * | 2015-04-06 | 2016-11-24 | 三菱電機株式会社 | パワー半導体装置および車載用回転電機の駆動装置 |
JPWO2016031020A1 (ja) * | 2014-08-28 | 2017-04-27 | 三菱電機株式会社 | 半導体装置 |
Families Citing this family (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101477359B1 (ko) * | 2012-12-27 | 2014-12-29 | 삼성전기주식회사 | 전력 반도체 모듈 |
US9478473B2 (en) * | 2013-05-21 | 2016-10-25 | Globalfoundries Inc. | Fabricating a microelectronics lid using sol-gel processing |
US20150279431A1 (en) | 2014-04-01 | 2015-10-01 | Micron Technology, Inc. | Stacked semiconductor die assemblies with partitioned logic and associated systems and methods |
US10629513B2 (en) * | 2015-06-04 | 2020-04-21 | Eaton Intelligent Power Limited | Ceramic plated materials for electrical isolation and thermal transfer |
JP6524809B2 (ja) * | 2015-06-10 | 2019-06-05 | 富士電機株式会社 | 半導体装置 |
JP6870249B2 (ja) * | 2016-09-14 | 2021-05-12 | 富士電機株式会社 | 半導体装置および半導体装置の製造方法 |
JP6755197B2 (ja) * | 2017-01-19 | 2020-09-16 | 三菱電機株式会社 | 半導体装置およびその製造方法 |
US10141303B1 (en) * | 2017-09-20 | 2018-11-27 | Cree, Inc. | RF amplifier package with biasing strip |
WO2021002132A1 (ja) * | 2019-07-03 | 2021-01-07 | 富士電機株式会社 | 半導体モジュールの回路構造 |
JP7346178B2 (ja) * | 2019-09-05 | 2023-09-19 | 株式会社東芝 | 半導体装置 |
CN111725196B (zh) * | 2020-06-30 | 2023-11-28 | 长沙安牧泉智能科技有限公司 | 一种高温原位紫外探测系统 |
Family Cites Families (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2504610B2 (ja) | 1990-07-26 | 1996-06-05 | 株式会社東芝 | 電力用半導体装置 |
JP2000183249A (ja) * | 1998-12-11 | 2000-06-30 | Mitsubishi Electric Corp | パワー半導体モジュール |
JP2004088022A (ja) | 2002-08-29 | 2004-03-18 | Toshiba Corp | 大電力用半導体装置 |
JP2006024829A (ja) * | 2004-07-09 | 2006-01-26 | Toshiba Corp | 半導体装置及びその製造方法 |
CN100418216C (zh) * | 2004-11-30 | 2008-09-10 | 株式会社东芝 | 半导体封装及半导体模块 |
JP4459883B2 (ja) * | 2005-04-28 | 2010-04-28 | 三菱電機株式会社 | 半導体装置 |
JP4645406B2 (ja) | 2005-10-13 | 2011-03-09 | 富士電機システムズ株式会社 | 半導体装置 |
JP4967447B2 (ja) * | 2006-05-17 | 2012-07-04 | 株式会社日立製作所 | パワー半導体モジュール |
JP2008270455A (ja) * | 2007-04-19 | 2008-11-06 | Hitachi Ltd | パワー半導体モジュール |
US7768109B2 (en) | 2007-08-24 | 2010-08-03 | Kabushiki Kaisha Toshiba | Semiconductor device and method of manufacturing the same |
JP5113815B2 (ja) | 2009-09-18 | 2013-01-09 | 株式会社東芝 | パワーモジュール |
-
2011
- 2011-09-21 JP JP2011206313A patent/JP2013069782A/ja not_active Abandoned
-
2012
- 2012-03-07 CN CN2012100575230A patent/CN103021979A/zh active Pending
- 2012-03-19 US US13/424,345 patent/US8587105B2/en not_active Expired - Fee Related
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPWO2016031020A1 (ja) * | 2014-08-28 | 2017-04-27 | 三菱電機株式会社 | 半導体装置 |
JP2016197677A (ja) * | 2015-04-06 | 2016-11-24 | 三菱電機株式会社 | パワー半導体装置および車載用回転電機の駆動装置 |
WO2016174899A1 (ja) * | 2015-04-27 | 2016-11-03 | 富士電機株式会社 | 半導体装置 |
JPWO2016174899A1 (ja) * | 2015-04-27 | 2017-09-07 | 富士電機株式会社 | 半導体装置 |
US9905494B2 (en) | 2015-04-27 | 2018-02-27 | Fuji Electric Co., Ltd. | Semiconductor device |
Also Published As
Publication number | Publication date |
---|---|
US20130069215A1 (en) | 2013-03-21 |
CN103021979A (zh) | 2013-04-03 |
US8587105B2 (en) | 2013-11-19 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2013069782A (ja) | 半導体装置 | |
JP6233507B2 (ja) | パワー半導体モジュールおよび複合モジュール | |
US9171773B2 (en) | Semiconductor device | |
JP5678884B2 (ja) | 電力変換装置 | |
CN108735692B (zh) | 半导体装置 | |
JP6988345B2 (ja) | 半導体装置 | |
US9520369B2 (en) | Power module and method of packaging the same | |
US10861833B2 (en) | Semiconductor device | |
US20120306086A1 (en) | Semiconductor device and wiring substrate | |
JP2006253516A (ja) | パワー半導体装置 | |
JP6907931B2 (ja) | 半導体モジュール | |
JP7040032B2 (ja) | 半導体装置 | |
JP2010283053A (ja) | 半導体装置及びその製造方法 | |
US20130112993A1 (en) | Semiconductor device and wiring substrate | |
JP4349364B2 (ja) | 半導体装置 | |
KR101734712B1 (ko) | 파워모듈 | |
JPWO2021002132A1 (ja) | 半導体モジュールの回路構造 | |
JP2015115471A (ja) | 電力用半導体装置 | |
CN107611111B (zh) | 半导体模块、电力转换装置 | |
JP2015026667A (ja) | 半導体モジュール | |
JP2017135144A (ja) | 半導体モジュール | |
JPWO2021029150A1 (ja) | 半導体装置 | |
US20190258302A1 (en) | Power supply module | |
JP2021180234A (ja) | 半導体モジュール | |
JP6642719B2 (ja) | 半導体装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A762 | Written abandonment of application |
Free format text: JAPANESE INTERMEDIATE CODE: A762 Effective date: 20130814 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20130823 |