JPWO2016174899A1 - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JPWO2016174899A1
JPWO2016174899A1 JP2017515402A JP2017515402A JPWO2016174899A1 JP WO2016174899 A1 JPWO2016174899 A1 JP WO2016174899A1 JP 2017515402 A JP2017515402 A JP 2017515402A JP 2017515402 A JP2017515402 A JP 2017515402A JP WO2016174899 A1 JPWO2016174899 A1 JP WO2016174899A1
Authority
JP
Japan
Prior art keywords
copper
insulating substrate
semiconductor chip
semiconductor device
pattern
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2017515402A
Other languages
English (en)
Other versions
JP6361821B2 (ja
Inventor
伸 征矢野
伸 征矢野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Original Assignee
Fuji Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric Co Ltd filed Critical Fuji Electric Co Ltd
Publication of JPWO2016174899A1 publication Critical patent/JPWO2016174899A1/ja
Application granted granted Critical
Publication of JP6361821B2 publication Critical patent/JP6361821B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H01L23/3675—Cooling facilitated by shape of device characterised by the shape of the housing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/15—Ceramic or glass substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3735—Laminates or multilayers, e.g. direct bond copper ceramic substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49833—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers the chip support structure consisting of a plurality of insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49866—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers characterised by the materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0655—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/40—Mountings or securing means for detachable cooling or heating arrangements ; fixed by friction, plugs or springs
    • H01L23/4006—Mountings or securing means for detachable cooling or heating arrangements ; fixed by friction, plugs or springs with bolts or screws
    • H01L2023/4037—Mountings or securing means for detachable cooling or heating arrangements ; fixed by friction, plugs or springs with bolts or screws characterised by thermal path or place of attachment of heatsink
    • H01L2023/4068—Heatconductors between device and heatsink, e.g. compliant heat-spreaders, heat-conducting bands
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/40—Mountings or securing means for detachable cooling or heating arrangements ; fixed by friction, plugs or springs
    • H01L23/4006—Mountings or securing means for detachable cooling or heating arrangements ; fixed by friction, plugs or springs with bolts or screws
    • H01L2023/4075—Mechanical elements
    • H01L2023/4087—Mounting accessories, interposers, clamping or screwing parts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/401—Disposition
    • H01L2224/40151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/40221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/40225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
    • H01L2224/48472—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area also being a wedge bond, i.e. wedge-to-wedge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/4901—Structure
    • H01L2224/4903—Connectors having different sizes, e.g. different diameters
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H01L2224/49111—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting two common bonding areas, e.g. Litz or braid wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H01L2224/49113—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting different bonding areas on the semiconductor or solid-state body to a common bonding area outside the body, e.g. converging wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3736—Metallic materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/42—Fillings or auxiliary members in containers or encapsulations selected or arranged to facilitate heating or cooling
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19107—Disposition of discrete passive components off-chip wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/64—Heat extraction or cooling elements
    • H01L33/647—Heat extraction or cooling elements the elements conducting electric current to or from the semiconductor body

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Ceramic Engineering (AREA)
  • Geometry (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

主電極の配線材に銅ワイヤまたは銅製のリード板を使用できるようにする。絶縁基板（１２）の回路パターン（１２ｃ）に半導体チップ（１３）および回路基板（１４）が順に搭載される。回路基板（１４）は、セラミック板（１４ａ）の裏面に、半導体チップ（１３）のおもて面側の主電極にはんだ付けされる回路パターン（１４ｂ）が形成され、セラミック板（１４ａ）のおもて面に、回路パターン（１４ｃ）が形成され、両回路パターン（１４ｂ，１４ｃ）をペレット（１４ｄ）によって電気的に接続する。回路パターン（１４ｃ）は、ボンディングワイヤ（２５）を介して絶縁基板（１２）の回路パターン（１２ｃ）に接合される。ボンディングワイヤ（２５）を主電極ではなく回路基板（１４）の回路パターン（１４ｃ）に接合するので、銅ワイヤが使用できる。

Description

本発明は半導体装置に関し、特に１または複数のパワー半導体素子（半導体チップ）をケース内に内蔵したパワー半導体モジュールのような半導体装置に関する。
近年、ロボット、工作機械、電気自動車などでは、モータ駆動用の電力変換装置に、大電流・高電圧の動作環境にも耐性を有する半導体装置が用いられるようになってきている。このような半導体装置は、主に、ＩＧＢＴ（Insulated Gate Bipolar Transistor）やＦＷＤ（Free Wheeling Diode）のパワー半導体素子を用いて構成されている。
半導体装置は、一般に、絶縁基板に半導体チップを搭載し、その半導体チップと絶縁基板の回路パターン、ケース内の内部端子などとの間を導電性部材で接続した構成を有している（たとえば、特許文献１参照）。すなわち、絶縁基板は、両面に回路パターンが形成されていて、その一方の面の回路パターンは、放熱ベースにはんだによって接合されている。絶縁基板の他方の面では、半導体チップおよび外部導出端子が回路パターンにはんだで接合され、さらに、半導体チップと回路パターンとの間、半導体チップとケース内の内部端子との間などがボンディングワイヤによって接合されている。
ボンディングワイヤは、たとえば、アルミニウムのボンディングワイヤが用いられ、半導体チップおよび回路パターンとは、たとえば、超音波溶接により接合される。ここで、１本のボンディングワイヤは、その断面積が小さいため、主電流が流れるような配線部分については、電流容量に応じた本数のボンディングワイヤが並列に接続されている。
このように、ボンディングワイヤで配線された半導体装置では、半導体チップが発生した熱は、絶縁基板を介して放熱ベースに伝達され、放熱ベースから外部に放熱されるようにしている。ところが、半導体チップは、定格電流の大電流化およびチップサイズの小型化の要請に伴い、通電時の発熱が多く、温度上昇が高くなってきている。このため、半導体チップは、ボンディングワイヤが半導体チップのボンディングエリアから剥離したり、放熱ベースからの放熱が間に合わなくなったりしてきている。
これに対し、ボンディングワイヤに代えて銅製のリード板で配線している半導体装置がある。このリード板は、ボンディングワイヤに比べて断面積が大きいため、大電流を流す箇所の導電接続部材としては有利である。リード板は、半導体チップの主電極との接続をはんだで行い、絶縁基板の回路パターンとの接続をはんだまたは溶接にて行っている。
配線材料に銅製のリード板を使用した半導体チップでは、銅製のリード板をシリコン（Ｓｉ）または炭化ケイ素（ＳｉＣ）の半導体チップの電極にはんだ付けしている。リード板と半導体チップとは、材料の線膨張係数が異なるため、材料の線膨張係数差に起因して発生する熱応力より、リード板と半導体チップとの界面にあるはんだの信頼性が著しく低下する。すなわち、はんだに許容値を超える過大なひずみが加わるとはんだにクラックが発生し、そのクラックは、熱サイクルにより進展する。クラックの進展は、はんだの熱抵抗の増大と放熱効果の低下を招き、はんだの疲労寿命を短くする。このため、半導体チップが収容されているケース内をゲルで封止し、内部構造をゲルで一体的に固着して、はんだの疲労寿命を延ばすことが行われている。この場合、半導体チップは、ゲルによって封止・硬化されているので、半導体チップで発生した熱がゲルに蓄積されるようになる。
そこで、半導体チップで発生した熱を、放熱ベースから放熱するだけでなく、放熱ベースとは反対側からも放熱するようにした半導体装置が提案されている（たとえば、特許文献２参照）。この半導体装置は、第１および第２の高熱伝導率絶縁非平面基板をポストで電気的に接続することで所定間隔に離間し、第１および第２の高熱伝導率絶縁非平面基板の間にはんだストッパ層を介して複数の半導体チップおよび電子部品を配置した構成を有している。これにより、半導体チップで発生した熱は、その両面に配置された第１および第２の高熱伝導率絶縁非平面基板を介して放熱される。また、半導体チップの主電極は、ポストを介して第１および第２の高熱伝導率絶縁非平面基板の対向する面の回路パターン間で電気的に相互に接続されている。
国際公開第２０１３／１１８４１５号（段落〔０００２〕，図１６） 特開２００８−６０５３１号公報
特許文献１に記載の半導体装置では、半導体チップの主電極にアルミニウムのボンディングワイヤを用いて接合・配線しているが、アルミニウムよりも電気抵抗率の低い銅ワイヤの使用が難しいという問題点がある。すなわち、銅がアルミニウムに比べて硬いために、銅ワイヤ、特に、太い銅ワイヤは、半導体チップへの接合時に過剰な応力が加わり、半導体チップが破壊される可能性があるためである。
また、特許文献２に記載の半導体装置では、半導体チップの両面側に放熱器を配置できる構造体にしか適用できず、第１または第２の高熱伝導率絶縁非平面基板と半導体チップとの接合にはんだストッパ層を用いているため、その分、高さが高くなるという問題点があった。
本発明はこのような点に鑑みてなされたものであり、主電極の配線材として銅ワイヤまたは銅製のリード板の使用が可能な片面放熱タイプの半導体装置を提供することを目的とする。
本発明では上記の課題を解決するために、放熱用の冷却ベースと、両面に第１および第２の銅パターンが形成され、一方の面の前記第１の銅パターンが前記冷却ベースに接合された第１の絶縁基板と、第１主面に第１主電極および少なくとも１つの制御電極を有し、第２主面に第２主電極を有し、前記第２主電極が前記第１の絶縁基板の前記第２の銅パターンに接合された半導体チップと、両面に第３および第４の銅パターンが形成され、一方の面の前記第３の銅パターンが前記半導体チップの前記第１主電極および前記制御電極の少なくとも前記第１主電極に接合された第２の絶縁基板と、を備え、前記第３および第４の銅パターンは、電気的に相互に接続されていることを特徴とする半導体装置が提供される。
上記構成の半導体装置は、第２の絶縁基板が半導体チップの第１主電極の中継端子となるため、半導体チップに直接的な応力を加えることなく、硬くて太い銅製の導電性部材を第２の絶縁基板の第４の銅パターンに接合できるという利点がある。
本発明の上記および他の目的、特徴および利点は、本発明の例として好ましい実施の形態を表す添付の図面と関連した以下の説明により明らかになるであろう。
第１の実施の形態に係る半導体装置の内部構成を示す斜視図である。 第１の実施の形態に係る半導体装置の要部拡大部分断面図である。 回路基板を例示する図であって、（Ａ）はセラミック板、（Ｂ）は回路基板の一方の面、（Ｃ）は回路基板の他方の面を示す斜視図である。 適用材料の物理特性例を示す図である。 第２の実施の形態に係る半導体装置の内部構成を示す斜視図である。 第２の実施の形態に係る半導体装置の要部拡大部分断面図である。 第３の実施の形態に係る半導体装置の要部拡大断面図である。 第４の実施の形態に係る半導体装置の回路基板を示す平面図である。 回路基板を構成するセラミック板の変形例を示す図であって、（Ａ）は回路基板の第１の変形例、（Ｂ）は回路基板の第２の変形例、（Ｃ）は回路基板の第３の変形例を示している。
以下、本発明の実施の形態について、モータ駆動用のパワー半導体モジュール（半導体装置）に適用した場合を例に図面を参照して詳細に説明する。なお、各実施の形態は、矛盾のない範囲で複数の実施の形態を組み合わせて実施することができる。
＜第１の実施の形態＞
図１は第１の実施の形態に係る半導体装置の内部構成を示す斜視図、図２は第１の実施の形態に係る半導体装置の要部拡大部分断面図である。図３は回路基板を例示する図であって、（Ａ）はセラミック板、（Ｂ）は回路基板の一方の面、（Ｃ）は回路基板の他方の面を示す斜視図であり、図４は適用材料の物理特性例を示す図である。
第１の実施の形態に係る半導体装置は、図２に示したように、下部に、放熱用の冷却ベース１１を有している。この冷却ベース１１は、銅板からなり、下面には、図示しない放熱器が密着される。その冷却ベース１１の上面には、絶縁基板（第１の絶縁基板）１２が接合されている。絶縁基板１２は、セラミック板１２ａの下側の裏面に銅箔（第１の銅パターン）１２ｂが形成され、セラミック板１２ａの上側のおもて面に回路パターン（第２の銅パターン）１２ｃが形成されている。セラミック板１２ａの裏面の銅箔１２ｂは、はんだによって冷却ベース１１に接合されている。
セラミック板１２ａのおもて面の回路パターン１２ｃには、半導体チップ１３が搭載されている。半導体チップ１３は、この第１の実施の形態では、ＩＧＢＴとＦＷＤとを１チップ化したＲＣ−ＩＧＢＴ（Reverse-Conducting IGBT）としており、図１に示したように、矩形状をなす絶縁基板１２の周辺側に４個配置されている。これにより、この半導体装置は、たとえば、半導体チップ１３を２つずつ並列に接続したものを直列に接続してハーフブリッジ回路を構成している。半導体チップ１３の下面の第２主面に形成された第２主電極（ＩＧＢＴのコレクタおよびＦＷＤのカソード）は、はんだによって絶縁基板１２の回路パターン１２ｃに接合されている。
半導体チップ１３の上面には、回路基板（第２の絶縁基板）１４がはんだによって接合されている。この回路基板１４は、セラミック板１４ａの下側の裏面に回路パターン（第３の銅パターン）１４ｂが形成され、セラミック板１４ａの上側のおもて面に回路パターン（第４の銅パターン）１４ｃが形成されている。そして、回路パターン１４ｂおよび回路パターン１４ｃは、銅製の接続部材、たとえばペレット１４ｄによって電気的に相互に接続されている。セラミック板１４ａの裏面の回路パターン１４ｂは、はんだによって半導体チップ１３の上面の第１主面に形成された第１主電極および制御電極（パッド）に接合されている。なお、第１主電極は、ＩＧＢＴのエミッタおよびＦＷＤのアノードに相当し、制御電極は、ＩＧＢＴのゲートと、半導体チップに１３に内蔵された過熱保護用の温度検出ダイオードのアノードおよびカソードとに相当する。
ここで、セラミック板１４ａは、半導体チップ１３よりも小さなサイズを有し、図３の（Ａ）に示したように、複数の貫通孔１４ｅが穿設されている（開けられている）。この貫通孔１４ｅは、半導体チップ１３の上面の第１主面に形成された第１主電極が位置する領域内と、半導体チップ１３の第１主面に形成された制御電極に対応する位置とに形成されている。回路パターン１４ｂおよび回路パターン１４ｃは、図３の（Ｂ）および（Ｃ）に示したように、セラミック板１４ａの両面に貼付され、貫通孔１４ｅに配置された銅製のペレット１４ｄによって相互に接続されている。なお、図２および図３の例では、ペレット１４ｄが回路パターン１４ｂ、セラミック板１４ａおよび回路パターン１４ｃを貫通するように配置されセラミック板１４ａの両面の回路パターン１４ｂ，１４ｃを電気的に接続している。しかし、セラミック板１４ａの貫通孔１４ｅにペレット１４ｄを入れ、両面にろう材を塗布し、その上に回路パターン１４ｂ，１４ｃを貼付し、加熱することによって回路パターン１４ｂ，１４ｃを電気的に接続するようにしてもよい。
回路基板１４は、この第１の実施の形態では、半導体チップ１３の第１主電極および制御電極を中継するように形成している。これにより、半導体チップ１３の第１主電極および制御電極に直接接触させることなく、回路パターン１４ｃを使って、半導体チップ１３の試験を容易に行うことができる。なお、半導体チップ１３の第１主電極だけに回路基板１４を接合し、露出させた制御電極に直接ボンディングワイヤを配線してもよい。
冷却ベース１１は、また、その外周が端子をインサートして成型した枠状の樹脂ケース１５によって接着される。樹脂ケース１５は、枠の部分にこの半導体装置の主端子１６，１７，１８が設けられている。ちなみに、この第１の実施の形態では、主端子１６は、ハーフブリッジ回路の出力端子、主端子１７は、ハーフブリッジ回路の陽極端子、主端子１８は、ハーフブリッジ回路の負極端子に相当する。主端子１６，１７，１８は、それぞれ、樹脂ケース１５の中に突出された３本の内部端子１６ａ，１７ａ，１８ａと一体に形成されていて電気的に接続されている。内部端子１６ａ，１７ａ，１８ａは、絶縁基板１２の対応する回路パターン１２ｃにそれぞれ接続されている。
樹脂ケース１５は、また、枠の部分にこの半導体装置の制御端子群１９，２０，２１，２２が設けられている。制御端子群１９，２０，２１，２２は、半導体チップ１３ごとに設けられ、それぞれ５本有していて、それぞれ、樹脂ケース１５の中に延出された内部制御端子群と一体に形成されていて電気的に接続されている。たとえば、制御端子群１９については、図２に見られるように、制御端子１９ａは、内部制御端子２３ａに、制御端子１９ｂは、内部制御端子２３ｂに、制御端子１９ｃは、内部制御端子２３ｃに、制御端子１９ｄは、内部制御端子２３ｄに、制御端子１９ｅは、内部制御端子２３ｅにそれぞれ接続されている。内部制御端子２３ａ，２３ｂ，２３ｃ，２３ｄ，２３ｅは、それぞれ、ボンディングワイヤ２４によって、回路基板１４の対応する回路パターン１４ｃにそれぞれ接続されている。
回路基板１４は、また、半導体チップ１３の第１主電極に接続された回路パターン１４ｃが、それぞれ、複数のボンディングワイヤ（導電性部材）２５によって、絶縁基板１２の対応する回路パターン１２ｃにそれぞれ熱、超音波、圧力などを使いた溶接方法により接続されている。ボンディングワイヤ２５は、ボンディング時に半導体チップ１３に直接応力のかからない回路基板１４にボンディングされるので、電気抵抗率および熱伝導率が小さく、電流容量の大きな太い銅ワイヤを使用することができる。
最後に、半導体装置としては、樹脂ケース１５の中にゲルを充填し、樹脂ケース１５の中央開口部に蓋をすることによって完成される。樹脂ケース１５の中の半導体チップ１３および配線材料をゲルで封止することにより、樹脂ケース１５の中の接合部が一体に固着され、接合部の信頼性を向上させることができる。
以上のように、半導体チップ１３は、第１主電極がはんだによって回路基板１４の回路パターン１４ｂに接合されている。図４に示したように、半導体チップ１３（シリコン；Ｓｉ）と回路基板１４のセラミック板１４ａ（窒化けい素；Ｓｉ3Ｎ4）とは、線膨張係数が近似しているため、線膨張係数差に起因して発生する熱応力を小さくすることができる。このため、半導体チップ１３と回路基板１４とを接合しているはんだへのクラックの発生が抑制され、クラックが発生したとしても、熱サイクルによるクラックの進展速度が遅くなり、はんだの疲労寿命を長くすることができる。
また、回路基板１４は、太い銅製のボンディングワイヤ２５によって絶縁基板１２の中央側に配置された回路パターン１２ｃに接続されている。つまり、半導体チップ１３のおもて面側に伝達された熱は、回路基板１４およびボンディングワイヤ２５を介し、半導体チップ１３が載っている絶縁基板１２の周辺側よりも温度の低い絶縁基板１２の中央側に配置された回路パターン１２ｃに伝熱される。これにより、半導体チップ１３が発生した熱は、絶縁基板１２に直接伝えられるだけでなく、回路基板１４およびボンディングワイヤ２５を介しても絶縁基板１２に伝えられ、絶縁基板１２から冷却ベース１１に効率よく伝えられるようになる。しかも、ボンディングワイヤ２５には、アルミニウムよりも熱伝導率の高い銅を用いることができるため、半導体チップ１３のおもて面側からゲルへの伝熱があったとしても、ボンディングワイヤ２５がゲル内に蓄積された熱を絶縁基板１２に伝えることができる。
さらに、ボンディングワイヤ２５を回路基板１４の回路パターン１４ｃへ接合する位置は、回路パターン１４ｃの中央から絶縁基板１２の中央側に寄った周縁部にしている。これにより、回路基板１４の回路パターン１４ｃでは、最も高温となる中央から周辺の接合位置へ向けて熱の流れが発生するため、回路パターン１４ｃにおける熱の均等化を図ることができる。
＜第２の実施の形態＞
図５は第２の実施の形態に係る半導体装置の内部構成を示す斜視図、図６は第２の実施の形態に係る半導体装置の要部拡大部分断面図である。この図５および図６において、図１ないし図３に示した構成要素と同じまたは均等の構成要素については同じ符号を付してその詳細な説明は省略する。
第２の実施の形態に係る半導体装置は、図５および図６に示したように、回路基板１４の回路パターン１４ｃと絶縁基板１２の回路パターン１２ｃとを電気的および熱的に接続する手段を第１の実施の形態に係る半導体装置から変更している。
すなわち、回路基板１４の回路パターン１４ｃは、銅製のリード板（導電性部材）２６が一体になって形成されており、リード板２６の自由端側がはんだ付けまたは溶接（レーザー、超音波など）によって絶縁基板１２の回路パターン１２ｃに接合されている。
回路基板１４の回路パターン１４ｃと絶縁基板１２の回路パターン１２ｃとを断面積の大きな銅製のリード板２６で接続したことにより、電流容量と回路パターン１４ｃから回路パターン１２ｃへの十分な熱伝導とを確保することができる。
この回路基板１４は、セラミック板１４ａの貫通孔１４ｅにペレット１４ｄを挿入した上で両面にろう材を塗布し、その上に回路パターン１４ｂおよびリード板２６が付いた回路パターン１４ｃをそれぞれ貼付し、そして加熱して形成される。
この構成においても、半導体チップ１３は、その第１主電極がはんだによって回路基板１４の回路パターン１４ｂに接合されているが、両者の線熱膨張率差が小さいために、はんだの疲労寿命を長くすることができる。また、リード板２６は、回路パターン１４ｃの周縁部から延出されていることで、回路パターン１４ｃの中に熱が集中することなく均等化され、断面積が大きいことにより、絶縁基板１２の回路パターン１２ｃへの伝熱を効率よくすることができる。
＜第３の実施の形態＞
図７は第３の実施の形態に係る半導体装置の要部拡大断面図である。この図７において、図２に示した構成要素と同じまたは均等の構成要素については同じ符号を付してその詳細な説明は省略する。
第３の実施の形態に係る半導体装置は、図７に示したように、回路基板１４の回路パターン１４ｃと絶縁基板１２の回路パターン１２ｃとの電気的および熱的な接続を銅製のリード板（導電性部材）２６によって行っている。
すなわち、銅製のリード板２６は、その一端が回路基板１４の回路パターン１４ｃにはんだ付けまたは溶接によって接合され、他端が絶縁基板１２の回路パターン１２ｃにはんだ付けまたは溶接によって接合されている。このとき、リード板２６の一端は、回路基板１４の回路パターン１４ｃへ接合する位置を回路パターン１４ｃの中央よりも周縁部の位置に接合している。
この構成においても、半導体チップ１３は、その第１主電極がはんだによって回路基板１４の回路パターン１４ｂに接合されているが、そのはんだの疲労寿命を長くすることができる。また、リード板２６は、回路パターン１４ｃの周縁部に接合されていることで、回路パターン１４ｃの中に熱が集中することなく均等化され、断面積が大きいことで、回路パターン１４ｃから絶縁基板１２の回路パターン１２ｃに効率よく伝熱することができる。
＜第４の実施の形態＞
図８は第４の実施の形態に係る半導体装置の回路基板を示す平面図である。この図８において、図３および図６に示した構成要素と同じまたは均等の構成要素については同じ符号を付してその詳細な説明は省略する。
第４の実施の形態に係る半導体装置では、回路基板１４のセラミック板１４ａのほぼ中央に開けた貫通孔１４ｅには、ペレット１４ｄを詰めることなく、開けたままにしている。回路パターン１４ｃは、開けたままの貫通孔１４ｅに対応する位置に開口部１４ｆが形成されている。なお、半導体チップ１３の側の回路パターン１４ｂは、開けたままの貫通孔１４ｅに対応する位置に開口部が形成されていてもいなくてもよい。
したがって、半導体チップ１３から回路基板１４に伝達された熱は、上面の回路パターン１４ｃをリード板２６に向かって流れて行くとき、最も高温となる中央部を迂回して流れることになる。また、最も高温となる中央部からは、常に外周方向に向かう熱の流れが生じる。これにより、回路基板１４では、回路パターン１４ｃにおいて熱の流れがあることによって熱分布が均等化され、局所的に高温となることがない。
＜回路基板の変形例＞
図９は回路基板を構成するセラミック板の変形例を示す図であって、（Ａ）は回路基板の第１の変形例、（Ｂ）は回路基板の第２の変形例、（Ｃ）は回路基板の第３の変形例を示している。この図９において、図８に示した構成要素と同じまたは均等の構成要素については同じ符号を付してある。また、これらの変形例では、制御端子用の貫通孔は省略してある。
第１および第２の実施の形態で用いた回路基板１４では、複数の貫通孔１４ｅが直線状に配置されていたが、図９の（Ａ）に示した回路基板１４の第１の変形例では、セラミック板１４ａの中央に１つの大きな貫通孔１４ｅが形成されている。この場合、貫通孔１４ｅに配置されるペレット１４ｄの断面積が大きいので、回路パターン１４ｂから回路パターン１４ｃへの熱の伝達は良好になる。ただし、セラミック板１４ａとペレット１４ｄとの線膨張計数の差が大きいので、貫通孔１４ｅの直径は、セラミック板１４ａとペレット１４ｄとの熱伝導率および線膨張計数を考慮して決定される。
図９の（Ｂ）に示した回路基板１４の第２の変形例によれば、セラミック板１４ａに４つの貫通孔１４ｅが形成されている。これらの貫通孔１４ｅは、第１の変形例の貫通孔１４ｅに比べて直径が小さく、セラミック板１４ａに分散配置されている。これにより、半導体チップ１３によって発生された熱および半導体チップ１３の主電流は、回路パターン１４ｂからペレット１４ｄを介して回路パターン１４ｃへ分散して流れる。
図９の（Ｃ）に示した回路基板１４の第３の変形例は、セラミック板１４ａに５つの貫通孔１４ｅを形成している。貫通孔１４ｅは、部分的に密集して配置されることなく全体的に均等に分散配置されることで、半導体チップ１３からの熱および電流は、回路基板１４を全面にわたって均等に通過することができ、熱および電流の集中をなくすことができる。
上記については単に本発明の原理を示すものである。さらに、多数の変形、変更が当業者にとって可能であり、本発明は上記に示し、説明した正確な構成および応用例に限定されるものではなく、対応するすべての変形例および均等物は、添付の請求項およびその均等物による本発明の範囲とみなされる。
１１ 冷却ベース
１２ 絶縁基板（第１の絶縁基板）
１２ａ セラミック板
１２ｂ 銅箔（第１の銅パターン）
１２ｃ 回路パターン（第２の銅パターン）
１３ 半導体チップ
１４ 回路基板（第２の絶縁基板）
１４ａ セラミック板
１４ｂ 回路パターン（第３の銅パターン）
１４ｃ 回路パターン（第４の銅パターン）
１４ｄ ペレット
１４ｅ 貫通孔
１４ｆ 開口部
１５ 樹脂ケース
１６，１７，１８ 主端子
１６ａ，１７ａ，１８ａ 内部端子
１９，２０，２１，２２ 制御端子群
１９ａ，１９ｂ，１９ｃ，１９ｄ，１９ｅ 制御端子
２３ａ，２３ｂ，２３ｃ，２３ｄ，２３ｅ 内部制御端子
２４ ボンディングワイヤ
２５ ボンディングワイヤ（導電性部材）
２６ リード板（導電性部材）
また、特許文献２に記載の半導体装置では、半導体チップの両面側に放熱器を配置できる構造体にしか適用できず、第１および第２の高熱伝導率絶縁非平面基板と半導体チップとの接合にはんだストッパ層を用いているため、その分、高さが高くなるという問題点があった。
冷却ベース１１は、また、その外周が端子をインサートして成型した枠状の樹脂ケース１５に接着される。樹脂ケース１５は、枠の部分にこの半導体装置の主端子１６，１７，１８が設けられている。ちなみに、この第１の実施の形態では、主端子１６は、ハーフブリッジ回路の出力端子、主端子１７は、ハーフブリッジ回路の陽極端子、主端子１８は、ハーフブリッジ回路の負極端子に相当する。主端子１６，１７，１８は、それぞれ、樹脂ケース１５の中に突出された３本の内部端子１６ａ，１７ａ，１８ａと一体に形成されていて電気的に接続されている。内部端子１６ａ，１７ａ，１８ａは、絶縁基板１２の対応する回路パターン１２ｃにそれぞれ接続されている。
この構成においても、半導体チップ１３は、その第１主電極がはんだによって回路基板１４の回路パターン１４ｂに接合されているが、両者の線膨張係数の差が小さいために、はんだの疲労寿命を長くすることができる。また、リード板２６は、回路パターン１４ｃの周縁部から延出されていることで、回路パターン１４ｃの中に熱が集中することなく均等化され、断面積が大きいことにより、絶縁基板１２の回路パターン１２ｃへの伝熱を効率よくすることができる。
＜第３の実施の形態＞
図７は第３の実施の形態に係る半導体装置の要部拡大断面図である。この図７において、図２に示した構成要素と同じまたは均等の構成要素については同じ符号を付してその詳細な説明は省略する。
第１および第２の実施の形態で用いた回路基板１４では、複数の貫通孔１４ｅが直線状に配置されていたが、図９の（Ａ）に示した回路基板１４の第１の変形例では、セラミック板１４ａの中央に１つの大きな貫通孔１４ｅが形成されている。この場合、貫通孔１４ｅに配置されるペレット１４ｄの断面積が大きいので、回路パターン１４ｂから回路パターン１４ｃへの熱の伝達は良好になる。ただし、セラミック板１４ａとペレット１４ｄとの線膨張係数の差が大きいので、貫通孔１４ｅの直径は、セラミック板１４ａとペレット１４ｄとの熱伝導率および線膨張係数を考慮して決定される。

Claims (11)

  1. 放熱用の冷却ベースと、
    両面に第１および第２の銅パターンが形成され、一方の面の前記第１の銅パターンが前記冷却ベースに接合された第１の絶縁基板と、
    第１主面に第１主電極および少なくとも１つの制御電極を有し、第２主面に第２主電極を有し、前記第２主電極が前記第１の絶縁基板の前記第２の銅パターンに接合された半導体チップと、
    両面に第３および第４の銅パターンが形成され、一方の面の前記第３の銅パターンが前記半導体チップの前記第１主電極および前記制御電極の少なくとも前記第１主電極に接合された第２の絶縁基板と、
    を備え、
    前記第３および第４の銅パターンは、電気的に相互に接続されている半導体装置。
  2. 前記第３および第４の銅パターンは、前記第２の絶縁基板に穿設された少なくとも１つの貫通孔の中に配置される銅製のペレットによって電気的に接続されている請求項１記載の半導体装置。
  3. 前記第２の絶縁基板は、サイズが前記半導体チップのサイズ以下である請求項１記載の半導体装置。
  4. 前記第４の銅パターンの外周部と前記第１の絶縁基板の前記第２の銅パターンとを熱的および電気的に接合する熱伝導率の高い導電性部材を有する請求項３記載の半導体装置。
  5. 前記導電性部材は、銅ワイヤまたは銅製のリード板である請求項４記載の半導体装置。
  6. 前記リード板は、前記第４の銅パターンと一体に形成されている請求項５記載の半導体装置。
  7. 前記リード板は、前記第１の絶縁基板の前記第２の銅パターンとはんだまたは溶接により接合されている請求項５記載の半導体装置。
  8. 前記第２の絶縁基板は、前記半導体チップ中心の位置に前記第４の銅パターンとともに貫通した孔が穿設されている請求項３記載の半導体装置。
  9. 前記半導体チップの少なくとも前記第１主電極は、はんだによって前記第２の絶縁基板の前記第３の銅パターンに接合されている請求項１記載の半導体装置。
  10. 前記半導体チップは、前記第２の銅パターンのうちの前記第１の絶縁基板の周辺側に配置された第１の領域に搭載され、一端が前記第２の絶縁基板の前記第４の銅パターンに接続された前記導電性部材の他端は、前記第２の銅パターンのうちの前記第１の絶縁基板の中央側に配置された第２の領域に接続されている請求項４記載の半導体装置。
  11. 前記第２の絶縁基板は、前記半導体チップの線膨張率に近い値を有するセラミック板を備え、前記セラミック板の裏面に前記第３の銅パターンが、おもて面に前記第４の銅パターンがそれぞれ形成されている請求項１記載の半導体装置。
JP2017515402A 2015-04-27 2016-02-19 半導体装置 Expired - Fee Related JP6361821B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2015090099 2015-04-27
JP2015090099 2015-04-27
PCT/JP2016/054914 WO2016174899A1 (ja) 2015-04-27 2016-02-19 半導体装置

Publications (2)

Publication Number Publication Date
JPWO2016174899A1 true JPWO2016174899A1 (ja) 2017-09-07
JP6361821B2 JP6361821B2 (ja) 2018-07-25

Family

ID=57199142

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017515402A Expired - Fee Related JP6361821B2 (ja) 2015-04-27 2016-02-19 半導体装置

Country Status (3)

Country Link
US (1) US9905494B2 (ja)
JP (1) JP6361821B2 (ja)
WO (1) WO2016174899A1 (ja)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE112018001741T5 (de) * 2017-03-30 2019-12-19 Mitsubishi Electric Corporation Halbleiteranordnung Verfahren zu dessen Herstellung undLeistungswandlervorrichtung
DE102018213639A1 (de) * 2018-08-14 2020-02-20 Te Connectivity Germany Gmbh Verfahren zum Anbringen wenigstens eines insbesondere stiftförmigen Kontaktelements auf einer Leiterbahn einer Leiterplatte, Stiftleiste zur Anbringung auf einer Leiterplatte, Verbindungsanordnung
CN111886695A (zh) 2018-10-05 2020-11-03 富士电机株式会社 半导体装置、半导体模块及车辆
DE112019003336T5 (de) 2019-02-18 2021-03-18 Fuji Electric Co., Ltd. Halbleitervorrichtung
JP7380062B2 (ja) 2019-10-18 2023-11-15 富士電機株式会社 半導体モジュール
JP7396118B2 (ja) 2020-02-28 2023-12-12 富士電機株式会社 半導体モジュール
TWD206651S (zh) * 2020-04-24 2020-08-21 財團法人工業技術研究院 功率模組
KR20210141371A (ko) * 2020-05-15 2021-11-23 주식회사 아모센스 파워모듈
WO2021230623A1 (ko) * 2020-05-15 2021-11-18 주식회사 아모센스 파워모듈
WO2021230620A1 (ko) * 2020-05-15 2021-11-18 주식회사 아모센스 파워모듈
CN116034472A (zh) * 2020-10-05 2023-04-28 罗姆股份有限公司 半导体装置
JP2022178755A (ja) * 2021-05-21 2022-12-02 富士電機株式会社 半導体モジュール

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013069782A (ja) * 2011-09-21 2013-04-18 Toshiba Corp 半導体装置
JP2014056920A (ja) * 2012-09-12 2014-03-27 Calsonic Kansei Corp 半導体装置

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3815239B2 (ja) * 2001-03-13 2006-08-30 日本電気株式会社 半導体素子の実装構造及びプリント配線基板
JP2003318361A (ja) * 2002-04-19 2003-11-07 Fujitsu Ltd 半導体装置及びその製造方法
JP4404602B2 (ja) 2002-10-24 2010-01-27 京セラ株式会社 セラミックス−金属複合体およびこれを用いた高熱伝導放熱用基板
JP4613077B2 (ja) 2005-02-28 2011-01-12 株式会社オクテック 半導体装置、電極用部材および電極用部材の製造方法
US7262444B2 (en) 2005-08-17 2007-08-28 General Electric Company Power semiconductor packaging method and structure
US9299634B2 (en) * 2006-05-16 2016-03-29 Broadcom Corporation Method and apparatus for cooling semiconductor device hot blocks and large scale integrated circuit (IC) using integrated interposer for IC packages
US7999369B2 (en) 2006-08-29 2011-08-16 Denso Corporation Power electronic package having two substrates with multiple semiconductor chips and electronic components
US9214442B2 (en) 2007-03-19 2015-12-15 Infineon Technologies Ag Power semiconductor module, method for producing a power semiconductor module, and semiconductor chip
JP5241177B2 (ja) * 2007-09-05 2013-07-17 株式会社オクテック 半導体装置及び半導体装置の製造方法
US8526186B2 (en) * 2011-07-11 2013-09-03 Texas Instruments Incorporated Electronic assembly including die on substrate with heat spreader having an open window on the die
US9728481B2 (en) * 2011-09-07 2017-08-08 Nvidia Corporation System with a high power chip and a low power chip having low interconnect parasitics
KR101749386B1 (ko) 2011-12-08 2017-06-20 엔지케이 인슐레이터 엘티디 대용량 모듈용 기판 및 그 기판의 제조방법
KR101926854B1 (ko) 2012-02-09 2018-12-07 후지 덴키 가부시키가이샤 반도체 장치
US9275976B2 (en) * 2012-02-24 2016-03-01 Broadcom Corporation System-in-package with integrated socket
JP2013243263A (ja) * 2012-05-21 2013-12-05 Internatl Business Mach Corp <Ibm> ３次元積層パッケージにおける電力供給と放熱（冷却）との両立
US8963317B2 (en) * 2012-09-21 2015-02-24 Taiwan Semiconductor Manufacturing Company, Ltd. Thermal dissipation through seal rings in 3DIC structure
US9041212B2 (en) * 2013-03-06 2015-05-26 Qualcomm Incorporated Thermal design and electrical routing for multiple stacked packages using through via insert (TVI)
US9786641B2 (en) * 2015-08-13 2017-10-10 International Business Machines Corporation Packaging optoelectronic components and CMOS circuitry using silicon-on-insulator substrates for photonics applications

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013069782A (ja) * 2011-09-21 2013-04-18 Toshiba Corp 半導体装置
JP2014056920A (ja) * 2012-09-12 2014-03-27 Calsonic Kansei Corp 半導体装置

Also Published As

Publication number Publication date
US9905494B2 (en) 2018-02-27
WO2016174899A1 (ja) 2016-11-03
JP6361821B2 (ja) 2018-07-25
US20170213777A1 (en) 2017-07-27

Similar Documents

Publication Publication Date Title
JP6361821B2 (ja) 半導体装置
JP4569473B2 (ja) 樹脂封止型パワー半導体モジュール
JP6143884B2 (ja) パワーモジュール
JP6217756B2 (ja) 半導体モジュール
KR101388737B1 (ko) 반도체 패키지, 반도체 모듈, 및 그 실장 구조
JP5659938B2 (ja) 半導体ユニットおよびそれを用いた半導体装置
JP4984730B2 (ja) 半導体装置
JP2018182105A (ja) 半導体装置
JP6945418B2 (ja) 半導体装置および半導体装置の製造方法
JP2017123360A (ja) 半導体モジュール
JP7260278B2 (ja) 半導体サブアセンブリー及び半導体パワーモジュール
JP4096741B2 (ja) 半導体装置
KR101482839B1 (ko) 반도체 장치 및 반도체 장치 제조 방법
TWI660471B (zh) 晶片封裝
JP5840102B2 (ja) 電力用半導体装置
JP4375299B2 (ja) パワー半導体装置
JP2009231685A (ja) パワー半導体装置
JP2012238737A (ja) 半導体モジュール及びその製造方法
JP2017069351A (ja) 半導体装置
JP2022133480A (ja) 半導体装置
JP2006294729A (ja) 半導体装置
JP2020072095A (ja) パワーユニット、パワーユニットの製造方法、パワーユニットを有する電気装置及びヒートシンク
JP7106014B2 (ja) パワーモジュール
JP2005150419A (ja) 半導体装置
WO2023119837A1 (ja) 半導体モジュール、半導体装置、及び車両

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170601

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20170601

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20180109

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20180306

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20180529

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20180611

R150 Certificate of patent or registration of utility model

Ref document number: 6361821

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees