JP4984730B2 - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP4984730B2
JP4984730B2 JP2006216324A JP2006216324A JP4984730B2 JP 4984730 B2 JP4984730 B2 JP 4984730B2 JP 2006216324 A JP2006216324 A JP 2006216324A JP 2006216324 A JP2006216324 A JP 2006216324A JP 4984730 B2 JP4984730 B2 JP 4984730B2
Authority
JP
Japan
Prior art keywords
electrode plate
lead frame
semiconductor chip
semiconductor device
unit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2006216324A
Other languages
English (en)
Other versions
JP2008042039A (ja
Inventor
祐二 飯塚
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Original Assignee
Fuji Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric Co Ltd filed Critical Fuji Electric Co Ltd
Priority to JP2006216324A priority Critical patent/JP4984730B2/ja
Publication of JP2008042039A publication Critical patent/JP2008042039A/ja
Application granted granted Critical
Publication of JP4984730B2 publication Critical patent/JP4984730B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L24/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L24/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L2224/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • H01L2224/37001—Core members of the connector
    • H01L2224/37099—Material
    • H01L2224/371—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/37138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/37147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/4005—Shape
    • H01L2224/4009—Loop shape
    • H01L2224/40095—Kinked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/401—Disposition
    • H01L2224/40151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/40221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/40225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/83801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
    • H01L2224/848—Bonding techniques
    • H01L2224/84801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01075—Rhenium [Re]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Description

本発明は、パワー半導体モジュール，スイッチングＩＣなどを対象とする半導体装置に関する。
昨今ではパワー半導体モジュールの小型，大容量化が進み、これに伴いパワー半導体モジュールに搭載するパワー半導体チップ（例えば、ＩＧＢＴ（Insulated Gate Bipolar Transistor））は高い電流密度で通電使用されることから、その放熱対策が重要課題となっている。
すなわち、ＩＧＢＴなどのパワー半導体デバイスでは、半導体チップの接合部温度Ｔjに上限保証温度が規定されているのに対して、放熱用ベース（銅ベース板）に絶縁基板を介して半導体チップをマウントした片面冷却方式では、半導体チップの上面側がパッケージ内に充填した封止樹脂で封止されているのでチップ上面側からの放熱は殆ど期待できない。このために半導体チップの小型,大電流化に伴い発熱密度が増大すると、半導体チップの上面電極に接続する配線リードとしてアルミワイヤをボンディングした在来の配線構造では、チップの接合部温度を上限保証温度以下に抑えることが困難となるほか、アルミワイヤのジュール発熱も加わってワイヤ溶断のおそれもあってパワーサイクル耐量の低下が懸念される。
一方、半導体チップの上面からの放熱性を高めるための手段として、前記のアルミワイヤに代えてストラップ状の金属箔，あるいはリードフレームを半導体チップの上面主電極にろう付け（通常ははんだ付け）し、この金属箔，リードフレームを伝熱経路として半導体チップの発生熱をチップ上面側から絶縁基板に放熱させるようにしたモジュール構造が知られている（例えば、特許文献１参照）。
次に、ＩＧＢＴモジュールを例に、前記特許文献１に開示されているモジュール組立構造を図７に示す。図において、１は放熱用銅ベース、２はセラミックス基板２ａの表，裏両面に導体パターン２ｂ，２ｃを形成して銅ベース１の上に搭載した絶縁基板（例えば、Direct Copper Bonding基板）、３は絶縁基板２の導体パターン２ｂにマウントした半導体チップ(ＩＧＢＴ)、４は半導体チップ３の上面電極（エミッタ電極）と絶縁基板２の導体パターン２ａとの間に跨がって接続した配線リード（両端にブロック状の接合脚部を形成した導体片）、５は外囲樹脂ケース、６は銅ベース１に伝熱結合した放熱フィン付きのヒートシンクであり、銅ベース１／絶縁基板２，絶縁基板２／半導体チップ３，半導体チップ３／配線リード４，配線リード４／絶縁基板２の間がリフロー法により半田接合（ろう付け）されている。なお、半導体チップ３を湿気，塵などから保護するために、外囲樹脂ケース５の内部にはシリコーンゲルなどを充填して封止している。
上記のように、配線部材にヒートスプレッダの機能を持たせた配線リード４を採用することにより、この配線リード４を伝熱経路として半導体チップ３の発生熱を上面側からも絶縁基板２に効率よく放熱することができる。これにより、半導体チップ表面の温度勾配が小さくなり、温度サイクルなどの外的ストレスを受けて半田接合部に疲労破壊，クラックなどのダメージ発生を抑えて半導体装置の長期信頼性が向上する。
特開２００５−６４４４１号公報（図１）
ところで、図７に示した従来構造の半導体装置では、半導体チップに接続する配線部材として異形の導体片で作られた配線リード４を採用しているが、このような異形形状の配線リード部品を製作するには量産加工性の面でコスト高となる。
かかる点、半導体チップ３の上面と絶縁基板２のとの間に跨がって接続するする配線部材を、ヒートスプレッダの機能を持たせて半導体チップ２の上面主電極面に接合した板状の電極板と、該電極板と絶縁基板との間に接続する箔状導体片（リードフレーム）との２部品に分けて製作すれば前記した異形の単体部品と比べて部品製造コストの大幅な低減が可能である。
しかしながら、前記のように配線部材を２部品に分けた上で、リフロー法により各部品を一括してろう付けする場合には、その接合工程で配線部品間にずれが生じないように位置決め確保を要するほか、リフロー法ではモジュールの仮組立体を高温雰囲気炉に搬入して接合を行うことから、配線部材の熱変形に起因する残留歪みがろう付け接合部に生じ、特に半導体チップとの間の接合面に残留歪みが集中すると半導体装置の信頼性が低下するといった問題がある。
本発明は上記の点に鑑みなされたものであり、前記のように配線部材を二つの部品に分けて半導体チップと絶縁基板の間に接合する際に、配線部材の接合部に集中する残留歪みを低減して高い信頼性が確保できるように配線，接合構造を改良し、併せてその配線構造を有効に生かして放熱性の高いモジュールを構築した半導体装置を提供することを目的とする。
上記目的を達成するために、本発明によれば、ヒートスプレッダとして機能する電極板を半導体チップの主面にろう付けした後、前記電極板の周縁の少なくとも一部を前記半導体チップとの接合面域から側方に延在させた延長部に、配線部材としてのリードフレームの接合端部を重ね合わせて融接接合した半導体装置とし（請求項１）、具体的には次記のような態様で構成する。
（１）前記電極板の周縁から側方に張り出した延長部を複数の条片に分岐し、各分岐条片ごとにリードフレームの接合端部との間をスポット融接する（請求項２）。
（２）前記した電極板の延長部に、リードフレームとの重ね合わせ位置を決める位置決め段部を形成する（請求項３）。
また、本発明の第２の発明では、電極板を半導体チップの主面にろう付けした後、前記電極板の周縁の少なくとも一部を前記半導体チップとの接合面域から側方に延在させた延長部に、配線部材としてのリードフレームの接合端部を重ね合わせて融接接合し、さらに、
前記電極板の端面を露出して半導体チップおよびリードフレームの周域を樹脂封止し、かつリードフレームの一端を封止樹脂から外方に引出してモジュールの単位ユニットを構成した上で、該単位ユニットに対し、電極板端面に絶縁層を介して冷却体を伝熱的に組み付ける（請求項４）。
また、前記した単位ユニットの複数基を並置し、かつ各単位ユニットに共用の冷却体を組合せた上で、単位ユニットから引出したリードフレームを相互接続して所定回路のモジュールを構築する（請求項５）。
ここで、前記の冷却体は、冷媒を流す液冷式、ないし放熱フィンを備えた風冷式の冷却体で構成する（請求項６）。
上記した第１の発明による配線構造では、電極板とリードフレームとの間が融接されてない非接合の状態で半導体チップの主面に電極板をリフロー法でろう接し、その後に電極板の延長部とリードフレームとの間が室温状態で局所加熱により融接される。したがって、半導体チップの主面に電極板を接合するろう接工程では、電極板はリードフレームに拘束されることなしに自由に熱変形できるので半導体チップとの接合部に残留歪みが集中するのを低減できる。また、電極板の延長部とリードフレームとの間の融接は、室温での局所加熱により行うのでろう接合（リフロー法）のように電極板が大きな熱変形の影響を受けることがなく、これにより接合部への残留歪みの集中を低く抑えることができて配線の信頼性が向上する。
この場合に、電極板の周縁から側方に張り出す延長部を複数の条片に分けて分岐形成することにより、個々に分岐して延在する条片の断面積が小さく、その伝熱抵抗が大きくなるので、リードフレームとのスポット融接地点から分岐条片を経て半導体チップとの接合部（ろう付け）に加わる伝熱量が低く抑えられ、これにより接合済みのろう付け部が再溶融するなどして劣化するおそれもない。
また、あらかじめ電極板の分岐条片に位置決め段部を形成しておくことで、リードフレームを所定の位置に重ね合わせて歩留よく融接を行うことができる。
一方、第２の発明によるモジュール組立構造によれば、前記の配線構造を生かして単位ユニットの封止樹脂から外方に露出させた電極板の端面に冷却体を組み付けるようにしたことにより、放熱性を大幅に向上できる。また、複数基のモジュール単位ユニットを並置して共用の冷却体と組合せた上で、各ユニットから引出したリードフレームを相互接続して所定の回路を構成することで、放熱性に優れた半導体モジュールをコンパクトに構築できる。
以下、本発明の実施の形態を図１〜図６に示す実施例に基づいて説明する。なお、実施例の図中で図７に対応する部材には同じ符号を付してその説明は省略する。
図１は本発明の請求項１に係わる実施例の組立構造図で、絶縁基板２の導体パターンにマウントした半導体チップ３の上面電極（エミッタ）３ａに接続する配線部材がＣｕ，もしくはＣｕ合金で作られた電極板７とリードフレーム８との２部品に分けて半導体チップ３と絶縁基板２の導体パターンとの間を配線されている。
ここで、電極板７はヒートスプレッダの機能を持たせて半導体チップ３の上面電極３ａに重ねてろう接合（例えば半田付け）し、その接合面域から左右側方に張り出した延長部をリードフレーム８に接合端部に重ね合わせてレーザ溶接法，電子ビーム溶接法などにより局所加熱して融接接合しており、９はろう接合部（半田接合部）、１０はスポット融接部を表している。
ここで、図示構造のモジュール組立工程では部品間の接合を次記のように二段階に分け行う。すなわち、金属ベース１の上に絶縁基板２，半導体チップ３，電極板７およびリードフレーム８を搭載して図示のような位置に仮組立した状態でリフロー炉（雰囲気加熱炉）に搬入し、電極板７／リードフレーム８間の接合部を除いて金属ベース１／絶縁基板２，絶縁基板２／半導体チップ３，半導体チップ／電極板７，絶縁基板２／リードフレーム８の間をろう付け（リフロー半田付け）する。その後に、リフロー炉から取り出しモジュール組立体を次の融接工程に移し、室温状態で電極板７とリードフレーム８との重ね合わせ部にレーザビーム，電子ビームなどを照射し、局所的に高温加熱して融接接合する。
このように、配線部品間の接合をろう接とスポット融接とに分けてモジュールを組立てることにより、リフロー工程での配線部材の熱変形による接合部への残留歪みの集中化を低減し、また電極板／リードフレーム間のスポット融接に伴うろう接合部の再溶融を回避して配線構造の信頼性を向上できる。
次に、本発明の請求項２，３に対応する実施例を図２（ａ），（ｂ）で説明する。この実施例では、半導体チップ３の上面電極３ａにろう接合した電極板７の周縁から左右側方に張り出した延長部を複数条に枝分かれした分岐条片７ａで形成し、かつ各分岐条片７ａごとにリードフレーム８との重ね合わせ位置を規定する突起状の位置決め段部７ｂが形成されている。
一方、リードフレーム８は電極板７との接合部分が額縁状をなしており、この額縁状の接合部分を前記した電極板７の位置決め段部７ｂに嵌め合わせて位置決め保持させる。そして、電極板７／リードフレーム８間をスポット融接する工程では、前記の各分岐条片ごとにリードフレーム８との重ね合わせ部をレーザ溶接法などによりスポット融接する。
このように電極板７の延長部を複数条に分けて分岐条片７ａを形成しておくことにより、各分岐条片７ｂの断面積が小さくなってスポット融接部１０から半導体チップとの間のろう接合部９に至る伝熱経路の熱抵抗が増加する。これにより、スポット融接地点の局所加熱によって半導体チップ３とのろう接合部９が高温になって再溶融するのを防ぐことができる。また、電極板７の延長部に前記の位置決め段部７ｂを形成しておくことにより、組立工程で電極板７とリードフレーム８の配線部品を所定位置に位置決めすることができる。
次に、前記の配線構造を巧みに生かして構築した本発明の請求項４〜６によるモジュール組立構造を図３〜図６で説明する。
まず、半導体装置のモジュールを構築する単位ユニットの構造を図３に示す。すなわち、半導体チップ（ＩＧＢＴ）３の両主面（エミッタ，コレクタ）にそれぞれ電極板７を接合（ろう付け）し、さらにこの電極板７の延長部に外部導出端子となるリードフレーム８を接合（スポット融接）した上で、電極板７の端面を外方に露出させるようにして半導体チップ３，電極板７，リードフレーム８の周域を封止樹脂１１で封止し、さらに封止樹脂１１の凹部底面に露出している電極板７の端面に絶縁シート１２を被着して単位ユニット１３を構成する。また、リードフレーム８の一端は封止樹脂１１から側方に引出しておき、封止樹脂１１の四隅コーナー部には後記の冷却体を組み付ける際に用いる締結ボルトのボルト通し穴１１ａを開口しておく。
なお、前記の絶縁シート１２は、後記のようにユニットに冷却体を組み付けた状態で電極板７と冷却体との間を電気的に絶縁しつつ半導体チップ３の発生熱を冷却体に伝熱させるためのもので、熱伝導性の高いエンジニアリングプラスチック，無機フィラー含有のプラスチック材，セラミック材などを選択して使用できる。
そして、前記の単位ユニット１３に対し、図４で示すようにユニット１３を挟んで上下に冷却体１４を組み付け、さらに伝熱体１５をユニット１３の凹部に嵌入してその底面に露呈している電極板７の端面に絶縁シート１２を介して重ね合わせた上で、ボルト１６により締結して一体に組み立てる。なお、図示の冷却体１４は冷媒通路１４ａを形成した液冷式の冷却体である。
上記の構成により、半導体チップ３の発熱は電極板７，絶縁シート１２，伝熱体１５を経て冷却体１４に伝熱し、冷却通路１４ａに通流する冷媒と熱交換して系外に効率よく除熱される。
次に、複数基の単位ユニット１３に冷却体１４を組合せて構築したモジュールの構成例を図５，図６に示す。ここで、図５の構成では複数基の単位ユニット１３を同一面上に並置し、かつこれらユニットを挟んで上下に共有の液冷式冷却体１４を組み付けた上で、各単位ユニット１３から側方に引き出したリードフレームの相互間を接続して所定の半導体回路（例えば３相インバータ回路）を形成している。
一方、図６の構成では、方形状ブロックになる液冷式冷却体１７の周囲を囲んで４枚の液冷式冷却体１４を図示のように組み合わせて配置し、冷却体１４と１７との間に図３に示した単位ユニット１３の複数基を並置した上で、図５で述べたと同様に各単位ユニット１３の間を相互接続して所定の半導体回路を形成する。さらに、冷却体１４の外周面には放熱フィン１４ｂを付設しておき、この組立体に風胴１８，および風胴１９に冷却風を送り込む冷却ファン（不図示）を組み合わせて半導体装置のモジュールを構築している。
図５，図６の構成により、複数基の単位ユニット１３を組合せて放熱性に優れた半導体モジュールをコンパクトに構築できる。
本発明の実施例１に係わる半導体装置の組立構造図 本発明の実施例２に係わる半導体装置の要部構造図で、（ａ）は側面図、（ｂ）は（ａ）の平面図 本発明の実施例３に係わる半導体装置のモジュール単位ユニットの構成断面図 図３の単位ユニットに冷却体を組み合わせたモジュール組立体の構成断面図 図３の単位ユニットを複数基並置して冷却体と組合せたモジュール組立体の構成図 図５と異なる形態のモジュール組立体の構成図 ＩＧＢＴモジュールを例にした従来における半導体装置の組立構造図
符号の説明
２ 絶縁基板
３ 半導体チップ
７ 電極板
７ａ 分岐条片
７ｂ 位置決め段部
８ リードフレーム
９ ろう接合部
１０ スポット融接部
１１ 封止樹脂
１２ 絶縁シート
１３ モジュール単位ユニット
１４，１７ 冷却体
１４ａ 冷媒通路
１４ｂ 放熱フィン

Claims (6)

  1. ヒートスプレッダとして機能する電極板を半導体チップの主面にろう付けした後、前記電極板の周縁の少なくとも一部を前記半導体チップとの接合面域から側方に延在させた延長部に、配線部材としてのリードフレームの接合端部を重ね合わせて融接接合したことを特徴とする半導体装置。
  2. 請求項１に記載の半導体装置において、電極板の周縁から側方に張り出した延長部を複数の条片に分岐し、各分岐条片ごとにリードフレームの接合端部との間をスポット融接したことを特徴とする半導体装置。
  3. 請求項１または２のいずれかに記載の半導体装置において、電極板の延長部に、リードフレームとの重ね合わせ位置を決める位置決め段部を形成したことを特徴とする半導体装置。
  4. 電極板を半導体チップの主面にろう付けした後、前記電極板の周縁の少なくとも一部を前記半導体チップとの接合面域から側方に延在させた延長部に、配線部材としてのリードフレームの接合端部を重ね合わせて融接接合し、さらに、
    前記電極板の端面を露出して半導体チップおよびリードフレームの周域を樹脂封止し、かつリードフレームの一端を封止樹脂から外方に引出してモジュールの単位ユニットを構成した上で、該単位ユニットの電極板端面に絶縁層を介して冷却体を伝熱的に組み付けたことを特徴とする半導体装置。
  5. 請求項４に記載の半導体装置において、複数基の単位ユニットを並置し、かつ各単位ユニットに共用の冷却体を組合せた上で、単位ユニットのリードフレームを相互接続してモジュールを構築したことを特徴とする半導体装置。
  6. 請求項４または５に記載の半導体装置において、冷却体が液冷式、ないし放熱フィンを備えた風冷式の冷却体であることを特徴とする半導体装置。
JP2006216324A 2006-08-09 2006-08-09 半導体装置 Expired - Fee Related JP4984730B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2006216324A JP4984730B2 (ja) 2006-08-09 2006-08-09 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006216324A JP4984730B2 (ja) 2006-08-09 2006-08-09 半導体装置

Publications (2)

Publication Number Publication Date
JP2008042039A JP2008042039A (ja) 2008-02-21
JP4984730B2 true JP4984730B2 (ja) 2012-07-25

Family

ID=39176697

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006216324A Expired - Fee Related JP4984730B2 (ja) 2006-08-09 2006-08-09 半導体装置

Country Status (1)

Country Link
JP (1) JP4984730B2 (ja)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5511621B2 (ja) 2010-10-13 2014-06-04 三菱電機株式会社 半導体装置
JP5633581B2 (ja) * 2011-01-07 2014-12-03 富士電機株式会社 半導体装置およびその製造方法
JP6354415B2 (ja) 2013-08-14 2018-07-11 富士電機株式会社 レーザ溶接機とそれを用いたレーザ溶接方法
JP2015119072A (ja) * 2013-12-19 2015-06-25 富士電機株式会社 レーザ溶接方法、レーザ溶接治具、半導体装置
JP2016099127A (ja) 2014-11-18 2016-05-30 富士電機株式会社 パワー半導体モジュールの製造方法及びその中間組立ユニット
US10741478B2 (en) 2016-03-30 2020-08-11 Mitsubishi Electric Corporation Power module and method of manufacturing the same, and power electronic apparatus and method of manufacturing the same
JP7278077B2 (ja) * 2019-01-10 2023-05-19 三菱電機株式会社 半導体装置およびその製造方法
DE112020003541T5 (de) 2019-07-25 2022-06-09 Hitachi Energy Switzerland Ag Leistungshalbleitermodul
CN114300369A (zh) * 2022-03-10 2022-04-08 绍兴中芯集成电路制造股份有限公司 半导体封装结构的制作方法
JP2024029785A (ja) * 2022-08-23 2024-03-07 Ｔｏｗａ株式会社 半導体部品の製造方法及び半導体部品の製造装置

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR970005712B1 (ko) * 1994-01-11 1997-04-19 삼성전자 주식회사 고 열방출용 반도체 패키지
JP3525832B2 (ja) * 1999-11-24 2004-05-10 株式会社デンソー 半導体装置
JP3879688B2 (ja) * 2003-03-26 2007-02-14 株式会社デンソー 半導体装置
JP4244760B2 (ja) * 2003-07-29 2009-03-25 富士電機デバイステクノロジー株式会社 半導体装置

Also Published As

Publication number Publication date
JP2008042039A (ja) 2008-02-21

Similar Documents

Publication Publication Date Title
JP4984730B2 (ja) 半導体装置
JP6234630B2 (ja) パワーモジュール
JP7204770B2 (ja) 両面冷却型パワーモジュールおよびその製造方法
JP4438489B2 (ja) 半導体装置
JP6361821B2 (ja) 半導体装置
JP5659938B2 (ja) 半導体ユニットおよびそれを用いた半導体装置
JP5279632B2 (ja) 半導体モジュール
JP5103863B2 (ja) 半導体装置
WO2013021647A1 (ja) 半導体モジュール、半導体モジュールを備えた半導体装置、および半導体モジュールの製造方法
KR101173927B1 (ko) 반도체장치 모듈
JP2008098585A (ja) 半導体装置及び半導体装置の製造方法
JP2009117428A (ja) パワー半導体モジュールの製造方法、パワー半導体モジュールの製造装置、パワー半導体モジュール、及び接合方法
JP2004006603A (ja) 半導体パワーデバイス
JP6602981B2 (ja) 半導体装置
JP2013183023A (ja) 電力変換装置
KR101482839B1 (ko) 반도체 장치 및 반도체 장치 제조 방법
JP2013171891A (ja) 半導体装置、半導体モジュール、及び半導体モジュールの製造方法
JP2006190728A (ja) 電力用半導体装置
JP2007103810A (ja) 半導体装置およびその製造方法
JP2012015167A (ja) 半導体モジュールおよびその製造方法
JP5631100B2 (ja) 電子部品搭載基板の冷却構造
JP2010178523A (ja) インバータ装置
JP2020072095A (ja) パワーユニット、パワーユニットの製造方法、パワーユニットを有する電気装置及びヒートシンク
JP5963912B1 (ja) 半導体モジュール
JP5465313B2 (ja) 半導体装置モジュール

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20080204

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20081216

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20090219

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20090616

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20091112

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20091225

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20110422

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120110

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120312

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120403

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120416

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150511

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees