JP4244760B2 - 半導体装置 - Google Patents
半導体装置 Download PDFInfo
- Publication number
- JP4244760B2 JP4244760B2 JP2003326367A JP2003326367A JP4244760B2 JP 4244760 B2 JP4244760 B2 JP 4244760B2 JP 2003326367 A JP2003326367 A JP 2003326367A JP 2003326367 A JP2003326367 A JP 2003326367A JP 4244760 B2 JP4244760 B2 JP 4244760B2
- Authority
- JP
- Japan
- Prior art keywords
- lead frame
- shape
- semiconductor chip
- semiconductor device
- electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
- H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
- H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
- H01L2224/401—Disposition
- H01L2224/40151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/40221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/40225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1305—Bipolar Junction Transistor [BJT]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1305—Bipolar Junction Transistor [BJT]
- H01L2924/13055—Insulated gate bipolar transistor [IGBT]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/191—Disposition
- H01L2924/19101—Disposition of discrete passive components
- H01L2924/19107—Disposition of discrete passive components off-chip wires
Landscapes
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
Description
従来の半導体装置は、良伝導体の材質で作られた放熱ベース3の上に半導体チップ1を固着した配線基板2が固着されて配置され、単体のモジュールが形成される。このような単体のモジュールが外部ケース4に収納され、半導体装置が構成される。また、半導体チップ1の表面電極からは、通常アルミワイヤ5などが接合され、回路パターンを有する配線基板2との間の導通を保持する構造を有する。このアルミワイヤ5には放熱上の効果は無く、半導体チップ1に発生した熱は、配線基板2に固着された下部の電極面および配線基板2を介して放熱ベース3に放熱される。
本発明が適用される半導体装置は、放熱のための放熱ベース3の上に接合する配線基板2上に半導体チップ1が固着され、単体モジュールが形成される。この半導体チップ1の表面電極は、はんだ層などの接合層によって接合するリードフレーム6を介して配線基板2上の回路パターンに接合する。さらに、このような構成の単体モジュールが外部ケース4に収納されるパッケージ構造がとられる。
配線基板2は、セラミックなどの絶縁材質で形成され、両面に図示しない金属層が形成されており、うち半導体チップ1が搭載される面の金属層は、回路パターンとして形成されている。また、配線基板2の半導体チップ1の非搭載面の金属層は、放熱ベース3に接合され、接合する半導体チップ1の裏面および放熱経路であるリードフレーム6より伝導される半導体チップ1の熱を放熱ベース3へ伝える。
外部ケース4は、モジュールを内部に収納するケースで、放熱ベース3の配線基板2が接合されていない面を露出させた状態で、上記の構成のモジュールを格納する。モジュールが複数収納される場合もある。
リードフレーム6は、図の例では、熱伝導性と導電性を兼ね備えたブロック状の良伝導体で形成されており、半導体チップ1の上面と配線基板2との間を接合する。また、図の例のブロック状リードフレーム6は、半導体チップ1の表面電極と接合して半導体チップ1上に突き出した構造をとる電極部6aと、配線基板2の回路パターンと接合して配線基板2上に突き出した電極部6bと、電極部6aと電極部6bとを接合して半導体チップ1および配線基板2上に配置されるはり部6cとを有する。ここで、リードフレーム6が接合層を介して半導体チップ1と接合する面をチップ接合面7、同様に配線基板2と接合する面を基板接合面8とする。また、チップ接合面7と基板接合面8とを接続する経路全体(電極部6a、電極部6bおよびはり部6cから構成される)を継ぎ手部とし、チップ接合面7と基板接合面8とを接続する方向をリードフレームの長手方向とする。
次に、本発明の第2の実施の形態について説明する。図3は、本発明の第2の実施の形態の半導体装置のリードフレームの形状を示した側面図である。図1、図2と同じものには同じ番号を付し、説明は省略する。
次に、本発明の第3の実施の形態について説明する。図4は、本発明の第3の実施の形態の半導体装置のリードフレームの形状を示した側面図である。図1、図2、図3と同じものには同じ番号を付し、説明は省略する。
第4の実施の形態では、電極部6a、6bに設けた段差状肉抜き部12a、12bによって電極部6a、6bの体積を減少させ、体積効果による応力作用を低減させることができる。さらに、体積が減少したことにより、剛性が低減され、はり部6cに起因して生じる応力効果をも低減させることができる。このように、偶力効果と体積効果の双方による応力作用を低減させることが可能であり、結果的にモジュールの信頼性を向上させることができる。さらに、第1の実施の形態の面取り部9a、9b、9c、9d、9a’、9b’、9c’、9d’が加えられたことにより、第1の実施の形態の効果も相乗される。
また、本発明では、リードフレームの素材を低剛性にするばかりでなく、半導体チップあるいは配線基板などの低線膨張係数素材とリードフレームとの線膨張係数差によるバイメタル効果によって生じる熱応力を低減させるため、リードフレームに線膨張係数差を低減させる素材を用いる。
第7の実施の形態のリードフレーム68は、継ぎ手部(図の例では、はり部6cと、はり部6cと接続する電極部6a、6bの上部)に、異種素材積層層21が設けられる。
図10は、本発明の第8の実施の形態の半導体装置のリードフレームを示した側面図である。図9と同じものには同じ番号を付し、説明は省略する。
異種素材積層層22は、異種素材積層層21と同様に、線膨張係数の異なる素材が積層されており、主として半導体チップとの間に生じる線膨張係数のミスマッチによる熱応力を低減させることができる。この場合、異種素材積層層22は、半導体チップとの接合層に接するチップ接合面7側に重金属などの低い線膨張係数を有する素材を用い、その上に高伝導性の非鉄金属を積層する。例えば、チップ接合面7側に、モリブデン、タングステンもしくはそれらの一方を含有する銅合金を用い、その上部に銅もしくは銅合金、またはアルミニウムもしくはアルミニウム合金を積層する。
このような構成の第9の実施の形態の分離型リードフレームでは、スタッド状電極16a、導電板17、スタッド状電極16bという経路で、電気的配線が構成されるとともに、放熱が行われる。このとき、放熱経路であるスタッド状電極16a、16bには、第1の実施の形態の面取り形状、第2の実施の形態のスリット形状、第4の実施の形態の肉抜き形状、第5の実施の形態の穴形状、第6の実施の形態の上部幅広形状のいずれか1つまたは複数の形状が設けられており、導電板17には第3の実施の形態の溝形状または曲げ形状、第6の実施の形態の穴形状のいずれか1つまたは複数が設けられる。これらの作用により、接合層にかかる応力効果を低減させ、モジュールの信頼性を向上させることができる。
2 配線基板
3 放熱ベース
4 外部ケース
6 リードフレーム
6a、6b 電極部
6c はり部
7 チップ接合面
8 基板接合面
9a、9b、9c、9d、9a’、9b’、9c’、9d’ 面取り部
10a、10b スリット部
11a、11b 溝部
12a、12b 段差状肉抜き部
13a、13b、13c、13d、13a’、13b’、13c’、13d’ 曲線状肉抜き部
14a 穴加工部(スリット部)
14b 穴加工部(はり部)
14c 穴加工部(肉抜き部)
16a、16b スタッド状電極
17 導電板
17a、17b ネジ穴部(導電板)
18a、18b ネジ
21、22 異種素材積層層
61 リードフレーム(第1の実施の形態)
62 リードフレーム(第2の実施の形態)
63 リードフレーム(第3の実施の形態)
64 リードフレーム(第4の実施の形態)
65 リードフレーム(第4の実施の形態の別の例)
66 リードフレーム(第5の実施の形態)
67 リードフレーム(第6の実施の形態)
68 リードフレーム(第7の実施の形態)
69 リードフレーム(第8の実施の形態)
70 分離型リードフレーム(第9の実施の形態)
Claims (10)
- 半導体チップの上面と配線基板との間をリードフレームによって接合してなる半導体装置において、
前記リードフレームは、前記半導体チップまたは前記配線基板表面に固着する接合層と接する接合面に関する角部に面取りが施されていることを特徴とする半導体装置。 - 半導体チップの上面と配線基板との間をリードフレームによって接合してなる半導体装置において、
前記リードフレームは、前記半導体チップまたは前記配線基板表面に固着する接合層と接する接合面近傍の全周もしくは角部近傍に前記接合面に対して水平方向に切り込みを入れたスリット形状を有することを特徴とする半導体装置。 - 半導体チップの上面と配線基板との間をリードフレームによって接合してなる半導体装置において、
前記リードフレームは、前記半導体チップまたは前記配線基板表面に固着されるものであって、該リードフレームの材質が電気的および熱的に良伝導性の軟金属からなり、前記材質を焼鈍することで軟化させたことを特徴とする半導体装置。 - 半導体チップの上面と配線基板との間をリードフレームによって接合してなる半導体装置において、
前記リードフレームは、前記半導体チップまたは前記配線基板表面に固着する接合層と接する接合面から上方を前記接合面より幅広にしたことを特徴とする半導体装置。 - 半導体チップの上面と配線基板との間をリードフレームによって接合してなる半導体装置において、
前記リードフレームは、
前記半導体チップの上面および前記配線基板上に接合されるスタッド状電極と、
前記半導体チップの上面の前記スタッド状電極と前記配線基板上の前記スタッド状電極により前記半導体チップ上方に固定される導電板と、
を具備し、前記スタッド状電極と前記半導体チップもしくは前記配線基板との間を接合して電気的配線を構成し、前記半導体チップあるいは前記配線基板に前記スタッド状電極を固着する接合層にかかる応力を遮断あるいは分散させる応力分散形状部を前記スタッド状電極もしくは前記導電板に設けたことを特徴とする半導体装置。 - 複数の前記半導体チップもしくは前記配線基板上に設けられた前記スタッド状電極に単一の前記導電板を固定することで配線を行うことを特徴とする請求項5記載の半導体装置。
- 前記導電板あるいは前記スタッド状電極の材質が、電気的および熱的に良伝導性の軟金属からなり、前記材質を焼鈍することで軟化させたことを特徴とする請求項5記載の半導体装置。
- 前記スタッド状電極は、前記応力分散形状部として、前記半導体チップの上面もしくは前記配線基板の上面に接合される接合面に関する角部が面取りされた面取り形状、前記接合面近傍の全周もしくは角部近傍に前記接合面に対して水平方向が削られたスリット形状、前記接合面から上方の部分の一部もしくは全周が段差状、直線状もしくは曲線状に肉抜きされた肉抜き形状、前記接合面近傍に突き抜けもしくはザグリ状に穴が形成された穴あき形状、あるいは、前記接合面から上方を前記接合面より幅広にした幅広形状を有することを特徴とする請求項5記載の半導体装置。
- 前記導電板は、前記応力分散形状部として、前記スタッド状電極との接続部近傍が前記導電板の長手方向に対して垂直方向に溝状に削られた溝形状、凸状もしくは凹状に曲げられた曲げ形状、あるいは、突き抜けもしくはザグリ状に穴が形成された穴あき形状を有することを特徴とする請求項5記載の半導体装置。
- 前記導電板および/または前記スタッド状電極は、
銅もしくは銅合金、またはアルミニウムもしくはアルミニウム合金と、
モリブデンもしくはタングステンもしくはそれらの一方もしくは双方を含有する銅合金と、
が積層される異種素材積層層を有することを特徴とする請求項5記載の半導体装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003326367A JP4244760B2 (ja) | 2003-07-29 | 2003-09-18 | 半導体装置 |
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003281437 | 2003-07-29 | ||
JP2003326367A JP4244760B2 (ja) | 2003-07-29 | 2003-09-18 | 半導体装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2005064441A JP2005064441A (ja) | 2005-03-10 |
JP4244760B2 true JP4244760B2 (ja) | 2009-03-25 |
Family
ID=34380153
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003326367A Expired - Fee Related JP4244760B2 (ja) | 2003-07-29 | 2003-09-18 | 半導体装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4244760B2 (ja) |
Families Citing this family (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4984730B2 (ja) * | 2006-08-09 | 2012-07-25 | 富士電機株式会社 | 半導体装置 |
JP5076440B2 (ja) | 2006-10-16 | 2012-11-21 | 富士電機株式会社 | 半導体装置及び半導体装置の製造方法 |
JP5103863B2 (ja) | 2006-10-16 | 2012-12-19 | 富士電機株式会社 | 半導体装置 |
JP5176507B2 (ja) | 2007-12-04 | 2013-04-03 | 富士電機株式会社 | 半導体装置 |
CN102468395A (zh) * | 2010-11-04 | 2012-05-23 | 浙江雄邦节能产品有限公司 | 一种陶瓷基板led装置 |
JP2012212713A (ja) * | 2011-03-30 | 2012-11-01 | Toshiba Corp | 半導体装置の実装構造 |
WO2012157583A1 (ja) * | 2011-05-13 | 2012-11-22 | 富士電機株式会社 | 半導体装置とその製造方法 |
JP6097013B2 (ja) * | 2012-02-29 | 2017-03-15 | ローム株式会社 | パワーモジュール半導体装置 |
CN103918076B (zh) | 2012-11-05 | 2016-11-16 | 日本精工株式会社 | 半导体模块 |
CN103918066B (zh) | 2012-11-05 | 2016-08-24 | 日本精工株式会社 | 半导体模块 |
JP6354415B2 (ja) | 2013-08-14 | 2018-07-11 | 富士電機株式会社 | レーザ溶接機とそれを用いたレーザ溶接方法 |
WO2016152258A1 (ja) * | 2015-03-23 | 2016-09-29 | 株式会社日立製作所 | 半導体装置 |
US10714404B2 (en) | 2016-01-29 | 2020-07-14 | Mitsubishi Electric Corporation | Semiconductor device |
US10727163B2 (en) | 2016-07-26 | 2020-07-28 | Mitsubishi Electric Corporation | Semiconductor device |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH03256881A (ja) * | 1990-02-28 | 1991-11-15 | Okuma Mach Works Ltd | パワー半導体モジュールのパッケージ構造 |
JPH06224261A (ja) * | 1993-01-22 | 1994-08-12 | Toppan Printing Co Ltd | 半導体装置 |
JPH0936186A (ja) * | 1995-07-24 | 1997-02-07 | Hitachi Ltd | パワー半導体モジュール及びその実装方法 |
JPH0964258A (ja) * | 1995-08-25 | 1997-03-07 | Hitachi Ltd | 大電力半導体デバイス |
JP2004128265A (ja) * | 2002-10-03 | 2004-04-22 | Toyota Industries Corp | 半導体モジュールおよび板状リード |
JP2004349300A (ja) * | 2003-05-20 | 2004-12-09 | Toshiba Corp | 半導体装置及びその製造方法 |
-
2003
- 2003-09-18 JP JP2003326367A patent/JP4244760B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2005064441A (ja) | 2005-03-10 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5572678B2 (ja) | クラッド型ベースプレートを含む半導体装置 | |
US8963321B2 (en) | Semiconductor device including cladded base plate | |
JP4244760B2 (ja) | 半導体装置 | |
US7816784B2 (en) | Power quad flat no-lead semiconductor die packages with isolated heat sink for high-voltage, high-power applications, systems using the same, and methods of making the same | |
JP6199397B2 (ja) | 半導体装置およびその製造方法 | |
KR100705868B1 (ko) | 반도체 장치 및 그 제조 방법 | |
US8754510B2 (en) | Conduction path, semiconductor device using the same, and method of manufacturing conduction path, and semiconductor device | |
JP4371151B2 (ja) | 半導体パワーモジュール | |
KR101486137B1 (ko) | 방열 장치 및 그 제조 방법 | |
JP2006253183A (ja) | 半導体パワーモジュール | |
CN102593081A (zh) | 包括散热器的半导体器件 | |
CN107615464A (zh) | 电力用半导体装置的制造方法以及电力用半导体装置 | |
JP2007088030A (ja) | 半導体装置 | |
WO2018070343A1 (ja) | 半導体装置 | |
JP2005332874A (ja) | 回路基板及びこれを用いた半導体装置 | |
JP2002064169A (ja) | 放熱構造体 | |
JP2007300059A (ja) | 半導体装置およびその製造方法 | |
JP2004158659A (ja) | モジュール構造体とそれを用いたモジュール | |
KR20180103097A (ko) | 회로 캐리어를 제조하는 방법, 회로 캐리어, 반도체 모듈을 제조하는 방법, 및 반도체 모듈 | |
JP6316219B2 (ja) | パワー半導体モジュール | |
JP6128005B2 (ja) | 半導体装置 | |
JP2022541329A (ja) | パワー半導体モジュールおよびその形成方法 | |
JPH0780272B2 (ja) | 熱伝導複合材料 | |
JPH11340381A (ja) | 半導体装置及びその製造方法 | |
JP4461268B2 (ja) | 半導体装置部品およびその製造方法ならびにこれを用いた半導体装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20051114 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070731 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070807 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20071009 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20080204 |
|
RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20080204 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20080205 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080507 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080704 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20081216 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20081229 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120116 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120116 Year of fee payment: 3 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120116 Year of fee payment: 3 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120116 Year of fee payment: 3 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120116 Year of fee payment: 3 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120116 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130116 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130116 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140116 Year of fee payment: 5 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |