JPH11340381A - 半導体装置及びその製造方法 - Google Patents

半導体装置及びその製造方法

Info

Publication number
JPH11340381A
JPH11340381A JP14022598A JP14022598A JPH11340381A JP H11340381 A JPH11340381 A JP H11340381A JP 14022598 A JP14022598 A JP 14022598A JP 14022598 A JP14022598 A JP 14022598A JP H11340381 A JPH11340381 A JP H11340381A
Authority
JP
Japan
Prior art keywords
plate
plating layer
semiconductor device
ceramic frame
nickel plating
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP14022598A
Other languages
English (en)
Other versions
JP3199028B2 (ja
Inventor
Yukio Nomura
由起夫 野邑
Shoji Hashizume
昭二 橋詰
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP14022598A priority Critical patent/JP3199028B2/ja
Publication of JPH11340381A publication Critical patent/JPH11340381A/ja
Application granted granted Critical
Publication of JP3199028B2 publication Critical patent/JP3199028B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item

Landscapes

  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Ceramic Products (AREA)
  • Other Surface Treatments For Metallic Materials (AREA)

Abstract

(57)【要約】 【課題】 ＣｕＭｏＣｕ複合金属板を放熱板とする半導
体装置において、放熱板の表面に形成するＮＩメッキ層
による放熱性の劣化を改善する。 【解決手段】 Ｍｏ板１１の両面にＣｕ板１２をクラッ
ドしたＣｕＭｏＣｕ複合金属板で放熱板が形成され、放
熱板の表面には１次のＮｉメッキ層２１が形成され、か
つ前記放熱板１の表面上にはセラミック枠２がろう付け
されるとともに、前記セラミック枠２内の領域に前記放
熱板１の表面上に半導体素子３がろう付けされた構成と
し、さらに前記Ｎｉメッキ層２１はその厚さが０．５μ
ｍ以下に形成される。Ｎｉメッキ層２１がこの厚さの範
囲であれば、Ｎｉ濃度が高い合金層が形成されることは
なく、放熱性が低くかつ硬度の高いＮｉとＣｕとの合金
層が放熱板の表面領域に形成されることがなく、半導体
素子３の放熱性の劣化が改善される。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は複合金属板を放熱板
とする半導体装置に関し、特に放熱板の信頼性及び半導
体素子の搭載強度の向上とともに、放熱性を改善した半
導体装置とその製造方法に関する。
【０００２】
【従来の技術】半導体素子で発生する熱の放熱性を高め
るため、金属板で構成される放熱板上にセラミック枠を
搭載し、このセラミック枠内において前記放熱板の表面
上に半導体素子を搭載した半導体装置が提案されてい
る。図６はその一例を示す図であり、金属製の放熱板１
の表面にセラミック枠２がろう付けされており、このセ
ラミック枠２で囲まれる領域の前記放熱板１の表面に半
導体素子３が搭載されている。また、前記セラミック枠
２の上面には薄い金属板で構成されるリード４がろう付
けされ、図外の金属細線あるいはメタライズ配線により
前記半導体素子３とリード４とが電気接続されている。
さらに、図示は省略するが、例えば前記セラミック枠２
上に金属板で構成されるキャップが被せられ、セラミッ
ク枠にろう付けされることで前記半導体素子をセラミッ
ク枠内に封止している。なお、前記キャップはセラミッ
クで構成されることもあり、また封止に際しては、セラ
ミック枠内に封止用の樹脂を充填することもある。
【０００３】このような半導体装置では、半導体素子３
で発生した熱は直ちに放熱板１に伝達されて放熱される
ため、極めて高い放熱性を得ることができ、高出力半導
体装置を実現する上で有利である。このような半導体装
置においては、金属製の放熱板１上にセラミック枠２が
直接に接合されることになるため、金属とセラミックと
の熱膨張係数の差による熱応力が発生し、セラミック枠
２にクラックを生じ、半導体素子３の封止特性が劣化さ
れるおそれがある。そこで、近年では図６にも示される
ように、前記放熱板１として、熱膨張係数の比較的小さ
なＭｏ（モリブデン）板１１の両面を、熱伝導率が高く
かつ材質的に軟らかい金属であるＣｕ（銅）板１２でク
ラッドしたＣｕＭｏＣｕ複合金属板で構成することが提
案されている。例えば、特開平５−２９５０７号公報。
この複合金属板では、熱膨張係数がセラミックの熱膨張
係数と同等程度となり、前記した問題を解消する上では
有利である。
【０００４】ところで、前記したようにＣｕＭｏＣｕ複
合金属板は、Ｍｏ板の両面にＣｕ板をクラッドし、これ
をプレス加工により所定の外形状に打ち抜き形成して形
成しているが、クラッドされたＣｕ板とＭｏ板との界面
の接合力が弱いため、前記打ち抜き時やその後の加工工
程により、前記ＣｕＭｏＣｕ複合金属板の外形側面とな
る周端面においてＣｕ板とＭｏ板との間に微小な間隙が
発生し、この間隙が起点となって前記した熱応力により
Ｃｕ板とＭｏ板とが剥離するという問題が生じている。
このような剥離が生じると、半導体装置の組立時におけ
る熱履歴や温度サイクル試験等によって剥離が進行し、
放熱板による放熱効果が低下し半導体装置における放熱
特性が悪化することになる。このようなＣｕ板とＭｏ板
との端面における剥離を防止するために、従来ではＣｕ
ＭｏＣｕ複合金属板の表面にメッキを施し、形成された
メッキ膜によってＣｕ板とＭｏ板との間の間隙を埋め込
み、前記した剥離の発生や進行を防止する技術が提案さ
れている。例えば、本出願人が先に提案している特願平
９−３１４０８８号では、ＣｕＭｏＣｕ複合金属板の表
面に無電解ニッケルリンメッキ層を形成し、このメッキ
層によって前記Ｃｕ板とＭｏ板との界面の間隙を埋め込
んでいる。
【０００５】
【発明が解決しようとする課題】このようにＣｕ板とＭ
ｏ板の複合金属板に無電解ニッケルリンメッキ層を形成
したＣｕＭｏＣｕ複合金属板について本発明者が評価を
行ったところ、前記したメッキ層を形成することによ
り、Ｃｕ板とＭｏ板の剥離を有効に防止することが確認
されたものの、このメッキ層はＣｕ板とＭｏ板の接合面
が存在する複合金属板の端面のみではなく、Ｃｕ板の表
面にまで形成されるため、次のような問題が生じること
が明らかとされた。すなわち、図１３にＣｕＭｏＣｕ複
合金属板からなる放熱板１の断面を模式的に示すよう
に、Ｃｕ板の表面にＮｉ（ニッケル）がメッキされる
と、Ｃｕ板の表面にＣｕとＮｉの合金層１３が形成され
る。このＣｕとＮｉの合金はＣｕよりも低い熱伝導性の
性質を有するため、この合金層１３が形成されたＣｕＭ
ｏＣｕ複合金属板からなる放熱板１上にＡｕ（金）メッ
キ層１４を形成し、かつ半導体素子３を金属ろう材１５
で搭載して半導体装置を構成すると、半導体素子３で発
生した熱が合金層１３の低熱伝導性によって放熱板１に
伝熱され難くなり、放熱性が低下することになる。
【０００６】また、ＣｕＭｏＣｕ複合金属板のＣｕの表
面に形成されるＮｉとの合金は、Ｃｕに比較して硬度が
高いために放熱板の表面が硬くなり、しかもその表面に
は微細な凹凸が生じているために、放熱板１をねじ等に
より機器筐体やシャーシ等の機器放熱体１６に接続した
ときに、放熱板１と機器放熱体１６との接触面積が低減
するため、放熱板１から機器放熱体１６への熱伝導の効
率が低下し、この面でも半導体装置の放熱性が低下する
ことになる。なお、前記した特願平５−２９５０７号公
報においても、ＣｕＭｏＣｕ複合金属板に半導体素子を
ろう付けする際の接合強度を高めるために、表面に１〜
５μｍ程度のＮｉメッキ層を形成しているが、Ｃｕ板の
表面にこのような比較的に厚いＮｉメッキ層を形成する
ことにより、ＣｕとＮｉの合金が顕著に形成されること
になり、前記した問題が生じることは否定できないもの
となる。
【０００７】本発明はＣｕＭｏＣｕ複合金属板における
接合の剥離を有効に防止する一方で、放熱板に搭載する
半導体素子のろう付け接合強度を高め、さらにＣＭＭ複
合金属板で構成される放熱板による放熱効果の向上を実
現した半導体装置とその製造方法を提供することにあ
る。
【０００８】
【課題を解決するための手段】本発明の半導体装置は、
Ｍｏ板の両面にＣｕ板をクラッドしたＣｕＭｏＣｕ複合
金属板で放熱板が形成され、前記放熱板の表面にはＮｉ
メッキ層が形成され、かつ前記放熱板の表面上にはセラ
ミック枠が接合されるとともに、前記セラミック枠内に
おいて前記放熱板の表面上に半導体素子が搭載された構
成とされ、さらに前記Ｎｉメッキ層はその厚さが０．５
μｍ以下であることが特徴とされる。この場合におい
て、前記Ｎｉメッキ層は０．１μｍよりも厚く形成され
ていることが好ましい。なお、前記Ｎｉメッキ層は、少
なくとも放熱板の周端面のＭｏ板とＣｕ板の端面が露呈
された領域に形成される。
【０００９】また、本発明の半導体装置は、ＣｕＭｏＣ
ｕ複合金属板で放熱板が形成され、前記放熱板の表面に
はＮｉメッキ層が形成され、かつ前記放熱板の表面上に
はセラミック枠が接合されるとともに、前記セラミック
枠内において前記放熱板の表面上に半導体素子が搭載さ
れた構成とされ、特に前記Ｎｉメッキ層は前記半導体素
子が搭載される領域を除いた領域に形成されていること
が特徴とされる。この場合、前記Ｎｉメッキ層は前記放
熱板の周端面の前記Ｍｏ板と銅板の端面が露呈されてい
る領域にのみ形成されているように構成してもよい。こ
れらの場合においては、前記Ｎｉメッキ層は０．１〜５
μｍの厚さに形成される。
【００１０】また、前記いずれの半導体装置において
も、前記Ｎｉメッキ層が形成された領域を含む前記放熱
板の表面には２次のＮｉメッキ層が形成され、かつその
表面にＡｕメッキ層が形成され、前記半導体素子は前記
Ａｕメッキ層の表面上にろう付けされた構成とされる。
さらに、いずれの半導体装置においても、前記ＣｕＭｏ
Ｃｕ複合金属板は、Ｃｕ板とＭｏ板の厚さの比が略１．
５±０．３：１であることが好ましい。
【００１１】また、本発明の半導体装置の製造方法は、
ＣｕＭｏＣｕ複合金属板で形成された放熱板の表面に
０．５μｍ以下の厚さのＮｉメッキ層を形成する工程
と、前記Ｎｉメッキ層の表面上にセラミック枠を、前記
セラミック枠にリードをそれぞれ金属ろう材によりろう
付けする工程と、前記放熱板及びセラミック枠の導電性
表面上に２次のＮｉメッキ層及びＡｕメッキ層を順次形
成する工程と、前記セラミック枠内の前記Ａｕメッキ層
の表面上に半導体素子を金属ろう材によりろう付けする
工程とを含むことを特徴とする。
【００１２】また、本発明の他の半導体装置の製造方法
は、ＣｕＭｏＣｕ複合金属板で形成された放熱板の表面
の少なくとも半導体素子を搭載する領域を覆うマスクを
形成する工程と、前記マスクで覆われた以外の領域の前
記放熱板の表面に０．１〜５μｍの厚さのＮｉメッキ層
を形成する工程と、前記放熱板の表面上にセラミック枠
を、前記セラミック枠にリードをそれぞれ金属ろう材に
よりろう付けする工程と、前記放熱板及びセラミック枠
の導電性表面上に２次のＮｉメッキ層及びＡｕメッキ層
を順次形成する工程と、前記セラミック枠内の前記Ａｕ
メッキ層の表面上に半導体素子を金属ろう材によりろう
付けする工程とを含むことを特徴とする。なお、この製
造方法においては、前記マスクは前記放熱板の前記半導
体素子を搭載する側の面と、その反対側の面のそれぞれ
の全面を覆うように形成してもよい。
【００１３】
【発明の実施の形態】次に、本発明の実施形態を図面を
参照して説明する。この実施形態では、図６に示したよ
うに、放熱板１の表面にセラミック枠２がろう付けさ
れ、かつこのセラミック枠２の内部の前記放熱板１の表
面に半導体素子３が搭載され、さらに前記セラミック枠
２の上面に金属製のリード４が取着され、このリードに
対して半導体素子が電気接続された構成の半導体装置に
本発明を適用した例を示している。図１ないし図５は本
発明の第１の実施形態を工程順に示す図であり、図６の
ＡＡ線に沿う断面図である。先ず、図１のように、厚さ
０．５ｍｍのＭｏ板１１の両面に厚さ０．７５ｍｍのＣ
ｕ板１２をクラッドし、これらをプレス加工により圧接
した後、加熱処理等を施して一体接合したＣｕＭｏＣｕ
複合金属板を形成した後、プレス打ち抜き加工により所
定の外形状、ここでは長方形状に打ち抜き成形し、前記
ＣｕＭｏＣｕ複合金属板からなる放熱板１を形成する。
また、このプレス打ち抜き加工においては、前記放熱板
１の両端部寄りの位置にそれぞれ実装用の小径穴５を同
時に開口する。
【００１４】次いで、前記放熱板１に対してＮｉの電解
メッキを施し、前記放熱板１の全面に０．５μｍ以下の
厚さの１次のＮｉメッキ層２１を形成する。この１次の
Ｎｉメッキ層２１により、特に前記放熱体１の周端面、
すなわち前記複合金属板を構成するＭｏ板１１とその両
面のＣｕ板１２との接合部の端面がＮｉメッキ層２１に
よって被覆されることになり、Ｍｏ板１１とＣｕ板１２
との接合面に間隙が生じている場合でも、この間隙は前
記Ｎｉメッキ層２１によって被覆され、補強される。こ
のため、この後に放熱板１に外力が加えられ、あるいは
内部応力が発生した場合でもＭｏ板１１とＣｕ板１２と
の接合部に剥離部の拡大進行が防止される。
【００１５】次いで、図２のように、矩形の枠状に形成
された前記したセラミック枠２を用意し、その上下の面
にＷ（タングステン）メタライズ層２２を形成し、かつ
このＷメタライズ層２２の表面に電解メッキ法により２
〜４μｍの厚さのＮｉメッキ層２３を形成する。さら
に、Ｃｕあるいは４２アロイ、コバール等の金属片で構
成されるリード４を用意する。そして、前記放熱板１の
上面の前記セラミック枠２が搭載される領域と、前記セ
ラミック枠２の上面の前記リード４を搭載する部分にそ
れぞれＡｇ（銀）ろう材を薄く膜状に形成したプリフォ
ーム２４，２５を載置し、これらプリフォーム２４，２
５を挟むように前記放熱板１の上にセラミック枠２を載
置し、その上にリード４を載置し、その上で所要の圧力
を加えながら約８５０℃で加熱することで、図３のよう
に、前記Ａｇろう材のプリフォーム２４，２５を溶融
し、放熱板１、セラミック枠２、リード４をそれぞれＡ
ｇろう付けする。
【００１６】さらに、図４のように、前記放熱板１、セ
ラミック枠２、リード４に対して電解メッキ法により、
２次のＮｉメッキ層２６を形成する。したがって、この
２次のＮｉメッキ層２６は、前記放熱板１の１次のＮｉ
メッキ層２１の露呈面、セラミック枠２のＷメタライズ
層２２及びＮｉメッキ層２３の露呈面、リード４の表
面、さらに前記Ａｇろう材２４，２５の露呈面にそれぞ
れ形成される。この２次のＮｉメッキ層２６の厚さは任
意であり、例えば、前記１次のＮｉメッキ層２１と同程
度の０．５μｍから３μｍ程度の厚さに形成する。さら
に、前記２次のＮｉメッキ層２６の上にＡｕ（金）メッ
キ層２７を形成する。
【００１７】しかる上で、図５のように、前記セラミッ
ク枠で囲まれた前記放熱板のＡｕメッキ層２７の表面上
に、あらかじめ切断成形されたＡｕＳｎ（金錫）ろう２
８を載せ、さらにこのＡｕＳｎろう２８上に半導体素子
３を載せて、かつ３２０℃で加熱することにより、前記
半導体素子３を前記放熱板１上にろう付けする。しかる
後、図示は省略するが、前記半導体素子３とリード４と
を金属細線により電気接続し、さらに前記セラミック枠
２上に金属あるいはアルミナセラミック等からなるキャ
ップを被せ、例えばエポキシ樹脂や低融点ガラス等によ
りキャップとセラミック枠との間を接合封着することに
より、前記半導体素子３をセラミック枠２と金属キャッ
プとの間に封止する。これにより、半導体装置が完成さ
れるが、完成された半導体装置は、放熱板１に設けられ
ている小径穴５を利用して、前記放熱板の下面が機器筐
体やシャーシ等の機器放熱体に密接されるように、ねじ
により実装される。
【００１８】このように製造される半導体装置におい
て、前記１次のＮｉメッキ層２１について注目すると、
この実施形態では１次のＮｉメッキ層２１の厚さを０．
５μｍ以下にすることに特徴を有している。すなわち、
ＣｕＭｏＣｕ複合金属板からなる放熱板１の表面に１次
のＮｉメッキ層２１を形成することで、Ｍｏ板１１とＣ
ｕ板１２との接合の剥離を防止することが実現されてい
るが、その直後の工程でのＡｇろう付け工程での、約８
５０℃の高温の熱処理によって、Ｎｉメッキ層２１のＮ
ｉと、Ｃｕ板１２のＣｕとが反応する状態となる。この
とき、Ｎｉメッキ層２１の厚さが１μｍ以上であると、
ＮｉとＣｕとが前記約８５０℃の高温の熱処理によって
相互拡散してＮｉの濃度が高い合金層が形成され、Ｃｕ
板１２の表面にＣｕとＮｉの合金が形成される。この合
金によって放熱板１における放熱性が低下することは従
来技術において説明した通りである。
【００１９】これに対し、本実施形態のように、Ｎｉメ
ッキ層２１の厚さが０．５μｍ以下では、Ｃｕと合金化
されるのに必要なＮｉの絶対量が少ないため、約８５０
℃の高温熱処理によって、ＮｉがＣｕ層の内部に拡散す
るとともに希釈され、Ｎｉの濃度が高い合金層は形成さ
れることはない。このため、Ｃｕ板１２の表面、すなわ
ち放熱板１の表面側のＣｕ板１２の表面にＮｉの濃度が
高いＣｕとの合金層が形成されることがなく、この合金
層の低い熱伝導性による放熱板の放熱特性の劣化が防止
される。また、放熱板１の裏面側のＣｕ板１２の表面に
おいてもＣｕとＮｉとの合金層が形成されることがない
ため、放熱板１の裏面の硬度が増大されることがなく、
前記小径穴５を挿通させるねじを用いて半導体装置を機
器放熱体に実装したときに、放熱板１の裏面と機器放熱
体との密接性を高め、放熱板から機器放熱体への熱伝導
性を高め、半導体装置の放熱特性を向上することができ
る。
【００２０】ここで、本発明者が１次のＮｉメッキ層２
１の厚さを変化させたときの、ＣｕＭｏＣｕ複合金属板
からなる放熱板１の熱抵抗を測定した測定値とそのグラ
フを図７（ａ），（ｂ）に示す。同図から判るように、
１次のＮｉメッキ層２１が０．５μｍ以下では熱抵抗Ｒ
ｔｈが低い値にあり、０．５μｍよりも厚くなると熱抵
抗が急激に増加されていることが確認された。また、逆
にＮｉメッキ層２１を薄く形成したときには、メッキ液
の濃度やメッキ時間の関係から放熱板の全面に均質なメ
ッキ層を形成することが難しくなり、Ｎｉメッキ層２１
が欠落したピンホールが生じ易くなる。因みに、本発明
者の実験によれば、同図に示すように、１次のＮｉメッ
キ層２１を０．１よりも薄くしたときには、ピンホール
の発生率が急激に増加され、Ｎｉメッキ層２１を形成す
る本来の意味、すなわちＭｏ板とＣｕ板との接合剥離防
止の効果が損なわれることになる。したがって、以上の
結果から、１次のＮｉメッキ層２１は０．１〜０．５μ
ｍの範囲に形成することが好ましく、この範囲であれば
ピンホールの発生が抑制でき、ＣｕＭｏＣｕ複合金属板
におけるＣｕ板とＭｏ板の剥離を有効に防止することが
できる。
【００２１】また、図４，図５に示す実施形態では、１
次Ｎｉメッキ層２１を０．１〜０．５μｍの厚さに形成
する一方で、Ａｇろう２４付け組立後に形成される２次
のＮｉメッキ層２６（厚さ１〜３μｍ）およびＡｕメッ
キ層２７（厚さ１〜３μｍ）からなる外装メッキを施し
ている。このＡｕメッキ２７は、搭載する半導体素子３
のろう接用ＡｕＳｎろう２８の漏れ性を確保し、半導体
素子３の電極を外部に導出するためのＡｕワイヤ（図示
せず）接続性を向上する目的で施すと共に、リード４の
ＰｂＳｎ合金等の半田付け実装する際のろう付け性を確
保する目的で施工している。さらに、前記２次のＮｉメ
ッキ層２６は、搭載する半導体素子３のＡｕＳｎろう２
８によるろう付け組立時の加熱（約３２０℃）や半田実
装時の加熱（２４０〜３６０℃）によるＡｕメッキ層２
７表面へのＡｇろう２４の成分（Ａｇ，Ｃｕ）の拡散を
防止するためのバリア層として施している。この２次の
Ｎｉメッキ層２６が無い場合、Ａｕメッキ層２７表面へ
のＡｇろう２４の成分（Ａｇ，Ｃｕ）の拡散が生じ易く
なり、表面に拡散した微量のＡｇやＣｕが完成した半導
体装置を使用する環境下において、特に水分の付着と極
微量イオン性不純物（Ｃｌ，Ｎａ，Ｋ，硫黄酸化物等）
ならびに電界の印加の相乗効果によりセラミック枠２上
に溶解し析出し、セラミック枠２の絶縁性を損ね易い。
特に、長期信頼性（５〜３０年保証）が要求される製品
の信頼性確保のために、この２次Ｎｉメッキ層２６を施
工する。なお、２次Ｎｉメッキの厚さを５μｍを越えて
施工すると、放熱板１の表面荒れとなり、この表面荒れ
により、半導体素子３を固着するＡｕＳｎろう２４内に
気泡が生じ易くなって、この気泡により半導体装置の放
熱性を損ねるため好ましくない。
【００２２】なお、本実施形態では、放熱板１を構成す
るＣｕＭｏＣｕ複合金属板のＭｏ板１１とＣｕ板１２の
厚さを０．５μｍ：０．７５μｍとし、Ｍｏ板厚さに対
するＣｕ板の厚さの比（以下、Ｃｕ／Ｍｏ比と称する）
を１．５前後としている。これは、図８（ａ），（ｂ）
に示すように、Ｃｕ／Ｍｏ比と、セラミック枠２のクラ
ックとの関係を試験した結果から明らかにされたもので
あり、完成された半導体装置に対して−６５℃〜＋１７
５℃の温度サイクル試験を行ったところ、Ｃｕ／Ｍｏ比
が１．５前後においてセラミック枠でのクラックの発生
率が最も低かったことによる。このため、図８（ｃ）に
示すように、１次のＮｉメッキ層２１を０．１〜０．５
μｍの厚さに形成したことによってその上のＡｇろう２
５のＡｇがＮｉメッキ層２６，２７を通してＣｕＭｏＣ
ｕ複合金属板のＣｕ板１２に拡散するようなことがあっ
ても、前記した温度サイクルによるセラミック枠２のク
ラックの発生を防止することができる。したがって、特
許第２６７５３９７号公報に記載されているように、Ａ
ｇがＣｕ板に拡散することを防止するためにＮｉメッキ
層を１〜３μｍの膜厚に形成する必要はなく、前記した
本実施形態による放熱効果を享受することが可能とな
る。
【００２３】以上のように、ＣｕＭｏＣｕ複合金属板を
放熱板とする半導体装置では、ＣｕＭｏＣｕ複合金属板
の表面に０．５μｍ以下の厚さ、好ましくは０．１〜
０．５μｍの厚さの１次のＮｉメッキ層を形成すること
により、Ｎｉメッキ層とＣｕＭｏＣｕ複合金属板のＣｕ
板との間のＮｉの濃度が高いＣｕとの合金層形成防止さ
れ、熱伝導率が低く、かつ硬度の高い合金層の形成が防
止され、放熱性の高い半導体装置を得ることができる。
また、その一方で１次のＮｉメッキ層におけるピンホー
ルの発生が抑制でき、Ｎｉメッキ層の本来の目的である
ＣｕＭｏＣｕ複合金属板におけるＣｕ板とＭｏ板の剥離
が防止できる。さらに、１次のＮｉメッキ層上に２次の
Ｎｉメッキ層及びＡｕメッキ層を所要の厚さに形成する
ことで、Ａｇろうの成分のＡｕメッキ層表面への拡散を
防止し、組立時のろう付け・ワイヤボンディング性や実
装時のろう付け性に優れ、かつ、長期信頼性に優れた半
導体装置を提供できる。
【００２４】図９ないし図１１は本発明の第２の実施形
態を製造工程順に示す図である。なお、前記第１の実施
形態と等価な部分には同一符号を付してある。図９にお
いて、前記第１の実施形態と同様なＣｕＭｏＣｕ複合金
属板からなる放熱板１を形成する。しかる上で、前記放
熱板１の表面の半導体素子の搭載領域ないしこの搭載領
域を含むこれよりも広い領域、例えば搭載されるセラミ
ック枠２で囲まれる領域にマスク３０を形成する。この
マスク３０としては、絶縁材料で形成され、Ｎｉの電解
メッキ処理によっても剥離されることがない塗料膜、樹
脂膜が採用できる。しかる上で、前記放熱板１に対して
Ｎｉの電解メッキを施し、前記放熱板１の前記マスク３
０以外の領域に０．１〜５μｍの厚さの１次のＮｉメッ
キ層２１を形成する。この１次のＮｉメッキ層２１によ
り、前記放熱体１の周端面、すなわち前記ＣｕＭｏＣｕ
複合金属板を構成するＭｏ板１１とその両面のＣｕ板１
２との接合部の端面がＮｉメッキ層２１によって被覆さ
れることになり、Ｍｏ板１１とＣｕ板１２との接合面に
間隙が生じている場合でも、この間隙は前記Ｎｉメッキ
層２１によって被覆され、かつ埋設される。このため、
この後に放熱板１に外力が加えられ、あるいは内部応力
が発生した場合でもＭｏ板１１とＣｕ板１２との接合部
に剥離が生じることが防止される。
【００２５】次いで、図１０のように、前記マスク３０
を除去した後、矩形の枠状に形成された前記したセラミ
ック枠２を用意し、その上下の面にＷ（タングステン）
メタライズ層２２を形成し、かつこのＷメタライズ層２
２の表面に電解メッキ法により２〜４μｍの厚さのＮｉ
メッキ層２３を形成した後、前記第１の実施形態と同様
にＡｇろう材を薄く膜状に形成したプリフォームを利用
して、前記放熱板１の上にセラミック枠２を、さらにそ
の上にリード４をそれぞれＡｇろう２４，２５によって
ろう付けする。
【００２６】さらに、図１１のように、放熱板１、セラ
ミック枠２、リード４に対して電解メッキ法により、前
記放熱板の１次のＮｉメッキ層２１の露呈面、セラミッ
ク枠２のＮｉメッキ層２３の露呈面、リード４の表面、
さらに前記Ａｇろう２４，２５の露呈面にそれぞれ２次
のＮｉメッキ層２６を形成する。この２次のＮｉメッキ
層２６の厚さは任意であるが、ここでは前記第１の実施
形態よりも薄く形成してもよい。さらに、前記２次のＮ
ｉメッキ層２６の上にＡｕメッキ層２７を形成する。続
いて、前記セラミック枠２で囲まれた前記放熱板１のＡ
ｕメッキ層２７の上に、あらかじめ切断成形されたＡｕ
Ｓｎろう２８を載せ、さらにこのＡｕＳｎろう２８上に
半導体素子３を載せて、かつ３２０℃で加熱することに
より、前記半導体素子３を前記放熱板１上にろう付けす
る。なお、その後の工程は前記第１の実施形態の場合と
同じであるので、その説明は省略する。
【００２７】この実施形態では、１次のＮｉメッキ層２
１の厚さが０．５〜５μｍであるため、このＮｉメッキ
層２１を厚く形成することで、放熱板１のＣｕＭｏＣｕ
複合金属板の周端面におけるＭｏ板１２とＣｕ板１２と
の接合面をＮｉメッキ層２１によって好適に覆うことが
可能となり、これらの接合部における剥離を有効に防止
することも可能となる。一方、Ｎｉメッキ層２１を厚く
形成した場合には、放熱板１のＣｕ板１２の表面にＣｕ
とＮｉの合金層が形成されることは避けられない。しか
しながら、放熱板１の半導体素子３が搭載される領域に
は、マスク３０を用いることで１次のメッキ層２１が存
在していないため、この領域ではＣｕとＮｉとの合金化
が防止され、合金層が形成されることはない。なお、こ
の領域にも２次のＮｉメッキ層は形成されるが、このＮ
ｉメッキ層はＡｇろう付けの後に形成されるため、高温
処理を経ることはなく、Ｃｕとの合金化が生じることは
ない。したがって、放熱板１の少なくとも半導体素子３
を搭載する領域には、熱伝導性の悪いＣｕとＮｉとの合
金層が存在しなくなり、半導体素子３で発生した熱は放
熱板１に向けて良好に伝導され、放熱板１から高効率で
放熱されることになる。なお、この実施形態では、放熱
板１の裏面側のＣｕ板の表面には、厚い１次のＮｉメッ
キ層２１との合金層が形成され、硬度が高められること
になるが、この種半導体装置を熱伝導樹脂や金属ろう材
により機器放熱体に実装するような場合に用いれば、放
熱板の裏面と機器放熱体とを樹脂やろう材によって密接
状態にすることができ、有効な放熱構造が構成できる。
【００２８】また、前記第２の実施形態の変形例とし
て、図１２に示すように、ＣｕＭｏＣｕ複合金属板で構
成される放熱板１の周端面のみに１次のＮｉメッキ層２
１を形成した構成としてもよい。すなわち、前記第２の
実施形態の図１０の工程における前記マスク３０を放熱
板１の表面と裏面の全面に形成し、しかる上で放熱板１
の露呈された面、すなわち放熱板１の周端面にのみ１次
のＮｉメッキ層２１を形成する。この１次のメッキ層２
１は第２の実施形態と同様に０．５〜５μｍの厚さであ
る。このように形成すれば、ＣｕＭｏＣｕ複合金属板の
周端面におけるＭｏ板１１とＣｕ板１２との接合面をＮ
ｉメッキ層２１によって好適に覆うことが可能となり、
ＣｕＭｏＣｕ複合金属板における剥離を有効に防止でき
ることは言うまでもない。
【００２９】また、その一方で、半導体素子３が搭載さ
れる放熱板１の表面と、機器放熱板に接触状態で実装さ
れる放熱板１の裏面にはそれぞれ１次のメッキ層２１が
存在しない。したがって、その後に放熱板１の表裏面の
それぞれに２次のＮｉメッキ層２６は形成されるが、こ
のＮｉメッキ層はＡｇろう付けの後に形成されるため、
高温処理を経ることはなく、Ｃｕとの合金化が生じるこ
とはない。これにより、放熱板１の表面の半導体素子３
を搭載する領域には、熱伝導性の悪いＣｕとＮｉとの合
金層が存在しないため、半導体素子３で発生した熱は放
熱板１に対して良好に伝導され、放熱板１から高効率で
放熱されることになる。また、放熱板１の裏面側のＣｕ
板の表面にもＮｉとＣｕとの合金層が形成されることが
ないため、Ｃｕ板の表面の硬度が高められることもな
く、機器放熱体に対して半導体装置を実装したときに、
放熱板の裏面と機器放熱体との密接状態を確保すること
ができ、有効な放熱構造が構成できる。
【００３０】なお、前記第２の実施形態及びその変形例
においても、１次のＮｉメッキ層２１を０．１μｍ以上
にしているため、ピンホールの発生を抑制できることは
言うまでもない。また、２次Ｎｉメッキ層およびＡｕメ
ッキ層を所要の厚さに形成することで、Ａｇろうの成分
のＡｕメッキ層表面への拡散を防止し、組立時のろう付
け・ワイヤボンディング性や実装時のろう付け性に優
れ、かつ、長期信頼性に優れた半導体装置を提供でき
る。さらに、ＣｕＭｏＣｕ複合金属板を構成するＣｕ／
Ｍｏ比を１．５前後（１．５±０．３が好ましい。）に
設定することで、セラミック枠２のクラックを有効に防
止することができる。
【００３１】また、前記各実施形態では、放熱板にセラ
ミック枠をＡｇろう付けする際のプリフォーム２４を、
セラミック枠２の形状に合わせて形成したものを用いて
いるが、放熱板の表面全体にわたる面積のプリフォーム
を用いてもよい。この場合には、溶融されたプリフォー
ムは、放熱板１の表面に形成した１次のＮｉメッキ層２
１の表面を流れて放熱板の表面から周端面を覆う状態と
なる。このため、ＣｕＭｏＣｕ複合金属板のＭｏ板とＣ
ｕ板の端面の接合面を１次のＮｉメッキ層２１とＡｇろ
う２４とで覆うことになり、Ｍｏ板１１とＣｕ板１２の
微小剥離による凹み部（図示せず）にＡｇろう２４が溜
り部を形成し強固に補強されるため、剥離の進行・拡大
をさらに有効に防止することが可能となる。また、２次
のＮｉメッキ層２６およびＡｕメッキ層２７を所定の厚
さに形成することで、Ａｇろう２４の成分のＡｕメッキ
層２７の表面への拡散を防止し、組立時のろう付け・ワ
イヤボンディング性や実装時のろう付け性に優れ、か
つ、長期信頼性に優れた半導体装置を提供できる。さら
に、２次にＮｉメッキ層２６を設けることにより、長期
信頼性を必要としない半導体装置の場合、Ａｕメッキ層
２７を薄く形成することも可能となりコストを低減する
上で有利となる。
【００３２】
【発明の効果】以上説明したように本発明は、ＣｕＭｏ
Ｃｕ複合金属板で構成される放熱板の表面に形成するＮ
ｉメッキ層の厚さを０．５μｍ以下とすることにより、
ＣｕＭｏＣｕ複合金属板のＣｕとＮｉとの合金化が防止
でき、放熱板の表面に熱電導率が低く、硬度の高い合金
層が形成されることが防止されるので、放熱性に優れた
半導体装置を得ることができる。また、Ｎｉメッキ層を
０．１μｍよりも厚く形成することにより、ＣｕＭｏＣ
ｕ複合金属板の周端面におけるＣｕ板とＭｏ板との接合
部の剥離が防止でき、信頼性、放熱性の高い放熱板を有
する半導体装置を得ることが可能となる。
【００３３】また、ＣｕＭｏＣｕ複合金属板で構成され
る放熱板の表面の、少なくとも半導体素子が搭載される
領域を除いた領域、例えば半導体素子の搭載面、あるい
は半導体素子を搭載する面の全面とその反対面の全面を
除いた領域にＮｉメッキ層を形成することにより、少な
くとも半導体素子が搭載される放熱板の表面領域におい
てＣｕとＮｉとの合金化が確実に防止でき、これらの領
域に熱電導率が低く、硬度の高い合金層が形成されるこ
とが防止され、放熱性に優れた半導体装置を得ることが
できる。また、この場合Ｎｉメッキ層を０．１〜５μｍ
の厚さに形成することで、ＣｕＭｏＣｕ複合金属板の周
端面におけるＣｕ板とＭｏ板との接合部の剥離が防止で
き、信頼性、放熱性の高い放熱板を有する半導体装置を
得ることが可能となる。
【００３４】さらに、ＣｕＭｏＣｕ複合金属板を、Ｃｕ
板とＭｏ板の厚さの比（Ｃｕ／Ｍｏ比）を１．５前後と
することで、セラミック枠におけるクラックの発生を有
効に防止できる。このため、セラミック枠をろう付ける
ためのＡｇろうがＣｕ板に拡散することを防止するため
にＮｉメッキ層を厚く形成する必要もなく、半導体素子
３直下のＮｉの濃度が高いＣｕとの合金層形成を防止す
る上でも有利なものとなり、前記した本発明の効果をよ
り助長することができる。
【図面の簡単な説明】
【図１】本発明の第１の実施形態の製造工程の断面図の
その１である。
【図２】本発明の第１の実施形態の製造工程の断面図の
その２である。
【図３】本発明の第１の実施形態の製造工程の断面図の
その３である。
【図４】本発明の第１の実施形態の製造工程の断面図の
その４である。
【図５】本発明の第１の実施形態の製造工程の断面図の
その５である。
【図６】本発明が適用される半導体装置の概略斜視図で
ある。
【図７】Ｎｉメッキ層の厚さと熱抵抗及びピンホールの
関係を示す図である。
【図８】Ｃｕ／Ｍｏ比とセラミッククラックの関係及び
Ａｇろうの拡散とセラミッククラックの関係を示す図で
ある。
【図９】本発明の第２の実施形態の製造工程の断面図の
その１である。
【図１０】本発明の第２の実施形態の製造工程の断面図
のその２である。
【図１１】本発明の第２の実施形態の製造工程の断面図
のその３である。
【図１２】本発明の第２の実施形態の変形例の断面図で
ある。
【図１３】Ｎｉメッキ層により生じる不具合を説明する
ための模式的な断面図である。
【符号の説明】
１ 放熱板（ＣｕＭｏＣｕ複合金属板） ２ セラミック枠 ３ 半導体素子 ４ リード １１ Ｍｏ板 １２ Ｃｕ板 ２１ １次ＮＩメッキ層 ２２ Ｗメタライズ層 ２３ Ｎｉメッキ層 ２４，２５ Ａｇろう ２６ ２次Ｎｉメッキ層 ２７ Ａｕメッキ層 ２８ ＡｕＳｎろう ３０ マスク

Claims (12)

    【特許請求の範囲】
  1. 【請求項１】 モリブデン板の両面に銅板をクラッドし
    たＣｕＭｏＣｕ複合金属板で放熱板が形成され、前記放
    熱板の表面にはニッケルメッキ層が形成され、かつ前記
    放熱板の表面上にはセラミック枠が接合されるととも
    に、前記セラミック枠内の前記放熱板の表面上に半導体
    素子が搭載された半導体装置において、前記ニッケルメ
    ッキ層はその厚さが０．５μｍ以下であることを特徴と
    する半導体装置。
  2. 【請求項２】 前記ニッケルメッキ層は０．１μｍより
    も厚く形成されている請求項１に記載の半導体装置。
  3. 【請求項３】 前記ニッケルメッキ層は、少なくとも前
    記放熱板の周端面の前記モリブデン板と銅板の端面が露
    呈された領域に形成される請求項１又は２に記載の半導
    体装置。
  4. 【請求項４】 前記セラミック枠は前記ニッケルメッキ
    層の表面上に金属ろう材によりろう付けされている請求
    項１ないし３のいずれかに記載の半導体装置。
  5. 【請求項５】 モリブデン板の両面に銅板をクラッドし
    たＣｕＭｏＣｕ複合金属板で放熱板が形成され、前記放
    熱板の表面にはニッケルメッキ層が形成され、かつ前記
    放熱板の表面上にはセラミック枠が接合されるととも
    に、前記セラミック枠内の前記放熱板表面上に半導体素
    子が搭載された半導体装置において、前記ニッケルメッ
    キ層は前記半導体素子が搭載される領域を除いた領域に
    形成されていることを特徴とする半導体装置。
  6. 【請求項６】 前記ニッケルメッキ層は前記放熱板の周
    面の前記モリブデン板と銅板の端面が露呈されている領
    域にのみ形成されている請求項５に記載の半導体装置。
  7. 【請求項７】 前記ニッケルメッキ層は０．１〜５μｍ
    の厚さに形成されている請求項５又は６に記載の半導体
    装置。
  8. 【請求項８】 前記ニッケルメッキ層が形成された領域
    を含む前記放熱板の表面には２次のニッケルメッキ層が
    形成され、かつその表面に金メッキ層が形成され、前記
    半導体素子は前記金メッキ層の表面上にろう付けされて
    いる請求項１ないし７のいずれかに記載の半導体装置。
  9. 【請求項９】 前記ＣｕＭｏＣｕ複合金属板は、銅板と
    モリブデン板の厚さの比が１．５±０．３：１である請
    求項１ないし８のいずれかに記載の半導体装置。
  10. 【請求項１０】 ＣｕＭｏＣｕ複合金属板で形成された
    放熱板の表面に０．５μｍ以下の厚さのニッケルメッキ
    層を形成する工程と、前記ニッケルメッキ層の表面上に
    セラミック枠を、前記セラミック枠にリードをそれぞれ
    金属ろう材によりろう付けする工程と、前記放熱板及び
    セラミック枠の導電性表面上に２次のニッケルメッキ層
    及び金メッキ層を順次形成する工程と、前記セラミック
    枠内の前記金メッキ層の表面上に半導体素子を金属ろう
    材によりろう付けする工程とを含むことを特徴とする半
    導体装置の製造方法。
  11. 【請求項１１】 ＣｕＭｏＣｕ複合金属板で形成された
    放熱板の表面の少なくとも半導体素子を搭載する領域を
    覆うマスクを形成する工程と、前記マスクで覆われた以
    外の領域の前記放熱板の表面に０．１〜５μｍの厚さの
    ニッケルメッキ層を形成する工程と、前記放熱板の表面
    上にセラミック枠を、前記セラミック枠にリードをそれ
    ぞれ金属ろう材によりろう付けする工程と、前記放熱板
    及びセラミック枠の導電性表面上に２次のニッケルメッ
    キ層及び金メッキ層を順次形成する工程と、前記セラミ
    ック枠内の前記金メッキ層の表面上に半導体素子を金属
    ろう材によりろう付けする工程とを含むことを特徴とす
    る半導体装置の製造方法。
  12. 【請求項１２】 前記マスクは前記放熱板の前記半導体
    素子を搭載する側の面と、その反対側の面のそれぞれの
    全面を覆うことを特徴とする請求項１１に記載の半導体
    装置の製造方法。
JP14022598A 1998-05-21 1998-05-21 半導体装置及びその製造方法 Expired - Fee Related JP3199028B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP14022598A JP3199028B2 (ja) 1998-05-21 1998-05-21 半導体装置及びその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP14022598A JP3199028B2 (ja) 1998-05-21 1998-05-21 半導体装置及びその製造方法

Publications (2)

Publication Number Publication Date
JPH11340381A true JPH11340381A (ja) 1999-12-10
JP3199028B2 JP3199028B2 (ja) 2001-08-13

Family

ID=15263825

Family Applications (1)

Application Number Title Priority Date Filing Date
JP14022598A Expired - Fee Related JP3199028B2 (ja) 1998-05-21 1998-05-21 半導体装置及びその製造方法

Country Status (1)

Country Link
JP (1) JP3199028B2 (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006128589A (ja) * 2004-09-28 2006-05-18 Kyocera Corp 電子部品収納用パッケージおよび電子装置
JP2006273658A (ja) * 2005-03-29 2006-10-12 Nippon Steel Corp 複合構造体及びその製造方法
JP2011254044A (ja) * 2010-06-04 2011-12-15 Takamatsu Mekki:Kk 半導体搭載用放熱基板の製造方法
WO2012001767A1 (ja) * 2010-06-29 2012-01-05 株式会社 高松メッキ 半導体搭載用放熱基板の製造方法
KR20200137867A (ko) * 2019-05-31 2020-12-09 주식회사 코스텍시스 고방열 반도체 디바이스 패키지 및 고방열 반도체 디바이스 패키지를 형성하는 방법

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006128589A (ja) * 2004-09-28 2006-05-18 Kyocera Corp 電子部品収納用パッケージおよび電子装置
JP4514598B2 (ja) * 2004-09-28 2010-07-28 京セラ株式会社 電子部品収納用パッケージおよび電子装置
JP2006273658A (ja) * 2005-03-29 2006-10-12 Nippon Steel Corp 複合構造体及びその製造方法
JP2011254044A (ja) * 2010-06-04 2011-12-15 Takamatsu Mekki:Kk 半導体搭載用放熱基板の製造方法
WO2012001767A1 (ja) * 2010-06-29 2012-01-05 株式会社 高松メッキ 半導体搭載用放熱基板の製造方法
KR20200137867A (ko) * 2019-05-31 2020-12-09 주식회사 코스텍시스 고방열 반도체 디바이스 패키지 및 고방열 반도체 디바이스 패키지를 형성하는 방법

Also Published As

Publication number Publication date
JP3199028B2 (ja) 2001-08-13

Similar Documents

Publication Publication Date Title
CN109478521B (zh) 半导体装置
US7582964B2 (en) Semiconductor package having non-ceramic based window frame
US5930601A (en) Heat assembly and method of transferring heat
JP2002203942A (ja) パワー半導体モジュール
KR20130028866A (ko) 클래딩된 베이스 플레이트를 포함하는 반도체 디바이스
JPH11214430A (ja) 配線基板及びその製造方法
JPH0936186A (ja) パワー半導体モジュール及びその実装方法
JP4244760B2 (ja) 半導体装置
JP3199028B2 (ja) 半導体装置及びその製造方法
JP4344560B2 (ja) 半導体チップおよびこれを用いた半導体装置
JP2002009212A (ja) 放熱構造体の製造方法
JP2020053580A (ja) パワーモジュール用基板およびパワーモジュール
JP7221401B2 (ja) 電気回路基板及びパワーモジュール
WO2022014319A1 (ja) 絶縁基板およびその製造方法
JP2868007B1 (ja) 半導体装置及びその製造方法
WO2022014318A1 (ja) 絶縁基板およびその製造方法
JP2521624Y2 (ja) 半導体装置
JP3865179B2 (ja) パワー電子回路装置及びその製造方法
WO2021014007A1 (en) Power semiconductor module
JPS6193654A (ja) 樹脂封止型半導体装置
JP2002270973A (ja) 放熱板を用いた部品の実装構造
JPS63150945A (ja) 集積回路パツケ−ジ
JPH0823067A (ja) リードフレーム
JP2002184925A (ja) 半導体モジュール用リード端子部材とその製造方法、およびそれを用いた半導体モジュール
JP2000114422A (ja) 電子部品用パッケージ及びその製造方法

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees