KR20200137867A - 고방열 반도체 디바이스 패키지 및 고방열 반도체 디바이스 패키지를 형성하는 방법 - Google Patents

고방열 반도체 디바이스 패키지 및 고방열 반도체 디바이스 패키지를 형성하는 방법 Download PDF

Info

Publication number
KR20200137867A
KR20200137867A KR1020190064913A KR20190064913A KR20200137867A KR 20200137867 A KR20200137867 A KR 20200137867A KR 1020190064913 A KR1020190064913 A KR 1020190064913A KR 20190064913 A KR20190064913 A KR 20190064913A KR 20200137867 A KR20200137867 A KR 20200137867A
Authority
KR
South Korea
Prior art keywords
semiconductor device
device package
heat sink
forming
heat dissipation
Prior art date
Application number
KR1020190064913A
Other languages
English (en)
Other versions
KR102197642B1 (ko
Inventor
한규진
Original Assignee
주식회사 코스텍시스
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 코스텍시스 filed Critical 주식회사 코스텍시스
Priority to KR1020190064913A priority Critical patent/KR102197642B1/ko
Publication of KR20200137867A publication Critical patent/KR20200137867A/ko
Application granted granted Critical
Publication of KR102197642B1 publication Critical patent/KR102197642B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3736—Metallic materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H01L23/4827—Materials
    • H01L23/4828—Conductive organic material or pastes, e.g. conductive adhesives, inks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Die Bonding (AREA)

Abstract

고방열 반도체 디바이스 패키지 및 고방열 반도체 디바이스 패키지를 형성하는 방법이 개시된다. 고방열 반도체 디바이스 패키지를 형성하는 방법은 히트싱크에 반도체 디바이스를 다이본딩하는 단계, 세라믹 절연부 상면에 리드 프레임을 접합하는 단계, 및 반도체 디바이스가 다이본딩된 히트싱크 상면에 리드 프레임이 접합된 세라믹 절연부 하면을 접착제로 접합하며 접착층을 형성시키는 단계를 포함할 수 있다.

Description

고방열 반도체 디바이스 패키지 및 고방열 반도체 디바이스 패키지를 형성하는 방법{SEMICONDUCTOR DEVICE PACKAGE WITH IMPROVED HEAT CHARACTERISTIC AND METHOD FOR FORMING THE SAME}
본 발명은 고방열 반도체 디바이스 패키지 및 고방열 반도체 디바이스 패키지를 형성하는 방법에 관한 것으로, 보다 상세하게는, 내부에 반도체 디바이스가 실장되도록 패키징하는 고방열 반도체 디바이스 패키지 및 고방열 반도체 디바이스 패키지를 형성하는 방법에 관한 것이다.
반도체 디바이스는 반도체 칩이 기판이나 전자기기의 구성품으로서 필요한 위치에 장착되기 위해 그에 맞는 모양으로 전기적인 패키징이 이루어져야 한다. 패키징은 상호배선, 전력공급, 방열 그리고 반도체 칩 보호 등의 기능 및 역할을 한다.
종래의 고방열 반도체 디바이스 패키지는 히트싱크와 세라믹 절연부가 고온 브레이징재에 접합되는 구조로 제작되어 있어서, 세라믹 절연부와 히트싱크의 열팽창계수를 매칭시키어 세라믹 절연부의 크랙 등 파손이나 히트싱크의 휨 변형을 방지하였다. 이에 따라, 히트싱크의 소재는 세라믹 절연부와의 열팽창계수와 매칭될 수 있는 소재로 제한되는 문제점이 있었다. 또한, 히트싱크의 열팽창계수를 향상시키면서 세라믹 절연부와의 열팽창계수의 매칭을 위해 히트싱크는 복잡한 구조로 제작되어야 하는 문제점이 있었다.
대한민국등록특허 10-1032639(공고일자 2011년 5월 6일)는 발열이 큰 고주파 반도체 디바이스 또는 고출력의 반도체 디바이스에 적합한 고방열형 고주파 디바이스 패키지를 개시한다. 상기 고방열형 고주파 디바이스 패키지는 히트싱크의 중앙에 반도체 디바이스가 실장될 공간부를 갖게 세라믹 절연부가 부착되며, 절연부 위에 리드 프레임이 부착된 고주파 디바이스 패키지에 있어서, 히트싱크를 상부판, 하부판 및 중간판으로 분리 구성되며, 중간판의 중앙에 삽입공간부가 형성되고, 이 삽입공간부에 삽입구가 삽입되며, 상부판과 중간판, 중간판과 하부판을 각각 은구리합금(AgCu)으로 브레이징(brazing) 접합되어 구성된다.
본 발명이 해결하고자 하는 과제는, 히트싱크의 소재를 세라믹 절연부의 열팽창계수와 관계없이 독립적으로 자유롭게 선택하여 사용하여도, 히트싱크와 세라믹 절연부의 열팽창계수의 차이로 인한 세라믹 절연부의 크랙 등 파손이나 히트싱크의 휨 변형을 원천적으로 방지할 수 있는 구조를 가질 수 있는 고방열 반도체 디바이스 패키지 및 고방열 반도체 디바이스 패키지를 형성하는 방법을 제공하는데 있다.
본 발명이 해결하고자 하는 다른 과제는, 히트싱크의 소재를 세라믹 절연부의 열팽창계수와 관계없이 독립적으로 자유롭게 선택하여 사용하여도, 히트싱크와 세라믹 절연부의 열팽창계수의 차이로 인한 세라믹 절연부의 크랙 등 파손이나 프렌지의 휨 변형을 원천적으로 방지할 수 있는 구조에 사용되는 소재를 제공하는 고방열 반도체 디바이스 패키지 및 고방열 반도체 디바이스 패키지를 형성하는 방법을 제공하는데 있다.
상기의 해결하고자 하는 과제를 달성하기 위한 본 발명에 따른 고방열 반도체 디바이스 패키지를 형성하는 방법은, 히트싱크에 반도체 디바이스를 다이본딩하는 단계, 세라믹 절연부 상면에 리드 프레임을 접합하는 단계, 및 상기 리드 프레임이 접합된 세라믹 절연부 하면에 접착제로 접착층을 형성시키며 상기 접착층을 상기 반도체 디바이스가 다이본딩된 히트싱크 상면에 접합하는 단계를 포함할 수 있다.
상기 접착제는, 에폭시 및 세라믹 분말을 포함할 수 있다. 상기 접착제 100 중량% 대비, 에폭시 50 내지 95 중량% 및 세라믹 분말 5 내지 50중량%가 함유될 수 있다. 상기 세라믹 분말은, Al2O3 및 SiC 중 적어도 하나를 포함할 수 있다. 상기 에폭시는, 비-스테이지 에폭시(B-stage epoxy), 비-스테이지 실버 에폭시(B-stage silver epoxy) 및 비-스테이지 카퍼 에폭시(B-stage copper epoxy) 중 하나일 수 있다. 상기 세라믹 분말은 입자 크기가 0.05mm이하일 수 있다.
상기 리드 프레임과 상기 세라믹 절연부는 고온 브레이징재에 의해 접합될 수 있다.
상기 히트싱크는 단일한 동 소재일 수 있다.
상기 고방열 반도체 디바이스 패키지를 형성하는 방법은, 상기 세라믹 절연부가 접합된 히트싱크에 와이어 본딩을 하는 단계를 더 포함할 수 있다.
본 발명에 따른 고방열 반도체 디바이스 패키지는, 본 발명에 따른 고방열 반도체 디바이스 패키지를 형성하는 방법으로 제조된 것일 수 있다.
고방열 반도체 디바이스 패키지 및 고방열 반도체 디바이스 패키지를 형성하는 방법에 의하면, 히트싱크에 세라믹 절연부를 결합하기 전에 다이본딩이 먼저 수행됨으로써, 히트싱크 및 세라믹 절연부 사이에 열팽창 차이를 완화시키는 접착층을 형성할 수 있고, 접착층으로 인해 히트싱크와 세라믹 절연부 간의 열팽창계수를 매칭시킬 필요가 없어, 세라믹 절연부로 인한 열팽창계수의 제한없이 열전도율이 높은 소재로 히트싱크를 형성할 수 있으며, 접착층으로 에폭시에 세라믹 분말이 더 포함되어 형성됨으로써 접착층의 기능을 향상시킬 수 있으며, 에폭시 및 세라믹 분말 간의 최적의 함량비 제공함으로써, 접착층의 기능을 최적화시킬 수 있다.
도 1은 본 발명에 따른 고방열 반도체 디바이스 패키지에 대한 바람직한 일실시예의 분해사시도이다.
도 2는 본 발명에 따른 고방열 반도체 디바이스 패키지에 대한 바람직한 일실시예의 사시도이다.
도 3은 본 발명에 따른 고방열 반도체 디바이스 패키지를 형성하는 방법에 대한 바람직한 일실시예의 수행과정을 도시한 흐름도이다.
도 4는 반도체 디바이스가 다이본딩된 히트싱크에 대한 바람직한 일실시예의 사시도이다.
도 5는 리드 프레임이 접합된 세라믹 절연부에 대한 바람직한 일실시예의 사시도이다.
도 6은 세라믹 절연부 하부에 접착층이 형성된 상태에 대한 바람직한 일실시예의 사시도이다.
도 7은 히트싱크 상면에 접착층이 부착된 상태 대한 바람직한 일실시예의 사시도이다.
이하에서 첨부된 도면들을 참조하여 본 발명에 따른 고방열 반도체 디바이스 패키지 및 고방열 반도체 디바이스 패키지를 형성하는 방법에 대해 상세하게 설명한다. 이때 도면에 도시되고 또 이것에 의해서 설명되는 본 발명의 구성과 작용은 적어도 하나의 실시예로서 설명되는 것이며, 이것에 의해서 본 발명의 기술적 사상과 그 핵심 구성 및 작용이 제한되지는 않는다.
본 발명에서 사용되는 용어는 본 발명에서의 기능을 고려하면서 가능한 현재 널리 사용되는 일반적인 용어를 선택하였으나, 이는 당해 기술분야에 종사하는 기술자의 의도 또는 관례 또는 새로운 기술의 출현 등에 따라 달라질 수 있다. 또한, 특정한 경우는 출원인이 임의로 선정한 용어도 있으며, 이 경우 해당되는 발명의 설명 부분에서 상세히 그 의미를 기재할 것이다. 따라서 본 발명에서 사용되는 용어는 단순한 용어의 명칭이 아닌 그 용어가 가지는 의미와 본 발명의 전반에 걸친 내용을 토대로 정의되어야 함을 밝혀두고자 한다.
도 1은 본 발명에 따른 고방열 반도체 디바이스 패키지에 대한 바람직한 일실시예의 분해사시도이고, 도 2는 본 발명에 따른 고방열 반도체 디바이스 패키지에 대한 바람직한 일실시예의 사시도이다.
도 1 및 도 2를 참조하면, 본 발명에 따른 고방열 반도체 디바이스 패키지(1)는 히트싱크(10), 반도체 디바이스(20), 세라믹 절연부(30), 리드 프레임(40), 접착층(50)및 본딩 와이어(60)를 포함할 수 있다.
히트싱크(10)는 반도체 디바이스(20)에서 발생된 고열을 효과적으로 발산시켜 반도체 디바이스(20)가 분리 및 손상되거나 열 방출효과가 저하되는 등의 폐단을 방지할 수 있다. 히트싱크(10)는 단일 구조, 이층 또는 이층 이상의 다층 구조로 형성될 수 있고, 각 층은 구리(Cu)로 형성될 있고, 은구리합금(AgCu)으로 브레이징(brazing) 접하여 구성될 수 있다. 히트싱크(10)는 내부에 몰리브덴(Mo), 구리와 몰리브덴 합금, 텅스텐(W) 또는 구리와 텅스텐 합금 중 하나로 구성된 소재가 더 충진될 수 있다. 바람직하게 히트싱크(10)는 동 소재로 단일하게 형성될 수 있으며, 이에 따라 본 발명은 반도체 디바이스(20)에서 발생된 고열을 보다 효과적으로 발산시킬 수 있는 효과가 있다.
반도체 디바이스(20)는 반도체 칩, 고주파 반도체 디바이스 또는 고출력의 반도체 디바이스를 포함할 수 있다.
세라믹 절연부(30)는 히트싱크(10) 상면에 부착되어 반도체 디바이스(20)가 실장될 공간부를 형성한다.
리드 프레임(40)은 세라믹 절연부(30) 상면과 접착될 수 있다.
접착층(50)은 히트싱크(10) 상면과 세라믹 절연부(30) 하면 사이에 형성되며, 히트싱크(10) 및 세라믹 절연부(30) 사이에 열팽창 차이를 완화시키는 기능 및 작용을 할 수 있다. 접착층(50)으로 인해 히트싱크(10) 및 세라믹 절연부(30) 간의 열팽창계수를 매칭시킬 필요가 없어, 세라믹 절연부(10)로 인한 열팽창계수의 제한없이 열전도율이 높은 소재로 히트싱크(10)를 형성할 수 있는 효과가 있다.
접착층(50)은 접착제로 형성될 수 있으며, 바람직하게, 에폭시 및 세라믹 분말을 포함하는 접착제로 형성될 수 있다. 이에 따라, 에폭시에 추가하여 세라믹 분말이 더 포함되어 접착층(50)의 기능을 더 향상시킬 수 있다. 상기 세라믹 분말은, Al2O3 및 SiC 중 적어도 하나를 포함할 수 있다. 바람직하게, 상기 접착제 100 중량% 대비, 에폭시 50 내지 95 중량% 및 세라믹 분말 5 내지 50중량%가 함유될 수 있다. 에폭시가 50 중량% 보다 작거나 세라믹 분말이 50중량%를 초과한 경우에는, 히트싱크(10) 및 세라믹 절연부(30)과의 접착력이 약해질 수 있다. 또한, 에폭시가 95중량%를 초과하거나 세라믹 분말이 5 중량% 작은 경우에는, 히트싱크(10) 및 세라믹 절연부(30) 사이에 열팽창 차이를 완화시키는 접착층(50)의 기능이 떨어질 수 있다. 위와 같이, 본 발명은 최적의 접착층(50)의 기능을 갖는 함량비를 제공할 수 있다.
본딩 와이어(60)는 리드 프레임(40)과 반도체 디바이스(20)를 전기적으로 연결시킨다. 본딩 와이어(60)는 좌측 본딩 와이어(61) 및 우측 본딩 와이어(63)를 포함할 수 있다. 좌측 본딩 와이어(61)의 일측은 반도체 디바이스(20)와 연결되고 타측은 좌측 리드 프레임(40-1)과 연결되어, 반도체 디바이스(20)와 좌측 리드 프레임(40-1)은 서로 전기적으로 연결될 수 있다. 또한 우측 본딩 와이어(63)의 일측은 반도체 디바이스(20)와 연결되고, 타측은 우측 리드 프레임(40-2)와 연결되어, 반도체 디바이스(20)와 우측 리드 프레임(40-2)은 서로 전기적으로 연결될 수 있다.
도 3은 본 발명에 따른 고방열 반도체 디바이스 패키지를 형성하는 방법에 대한 바람직한 일실시예의 수행과정을 도시한 흐름도이다.
도 3을 참조하면, 본 발명에 따른 고방열 반도체 디바이스 패키지를 형성하는 방법은, 히트싱크에 반도체 디바이스를 다이본딩하는 단계(S1), 세라믹 절연부에 리드 프레임을 접합하는 단계(S2), 접착층을 형성하는 단계(S3) 및 와이어 본딩하는 단계(S4)를 포함할 수 있다.
도 4는 반도체 디바이스가 다이본딩된 히트싱크에 대한 바람직한 일실시예의 사시도이다.
도 4를 참조하면, S1 단계에서, 히트싱크(10)에 반도체 디바이스(20)를 다이본딩(Die bonding)한다. 즉 S1 단계에서, 도 4와 같이 반도체 디바이스(20)를 히트싱크(10)에 고정시키고 히트싱크(10)와 전기적으로 접속이 이루어지게 한다.
도 5는 리드 프레임이 접합된 세라믹 절연부에 대한 바람직한 일실시예의 사시도이다.
S2 단계에서, 도 5와 같이 세라믹 절연부(30)에 리드 프레임(40)을 접합한다. 리드 프레임(40)과 세라믹 절연부(30)는 고온 브레이징재에 의해 접합될 수 있다.
일부 실시예로, S2 단계가 진행된 후에, S1 단계가 진행될 수 있다.
도 6은 세라믹 절연부 하부에 접착층이 형성된 상태에 대한 바람직한 일실시예의 사시도이고, 도 7은 히트싱크 상면에 접착층이 부착된 상태에 대한 바람직한 일실시예의 사시도이다.
도 6 및 도 7을 참조하며, S3 단계에서, 반도체 디바이스(20)가 다이본딩된 히트싱크(10) 상면에, 리드 프레임(40)이 접합된 세라믹 절연부(30) 하면에 접착제로 접착층(50)을 형성시키며, 히트싱크(10) 및 리드 프레임(40)을 접합한다. 도 6과 같이 리드 프레임(40)이 접합된 세라믹 절연부(30) 하면에 접착제로 접착층(50)을 형성시키고, 도 7과 같이, 접착층(50)을 히트싱크(10) 상면에 접합하여, 히트싱크(10) 및 리드 프레임(40)을 접합한다.
상기 접착제는, 에폭시 및 세라믹 분말을 포함할 수 있다. 본 발명에서 S1 단계가 S3 단계보다 먼저 진행됨으로써, 본 발명은 S1 단계 진행으로 인해 접착제로 에폭시 및 세라믹 분말을 포함하는 소재를 사용할 수 있어서, 접착층(50)을 형성할 수 있다. 만일, S3 단계가 진행된 후에 S1 단계가 진행되면, 다이본딩 작업으로 인해 접착층(50)을 형성하는 에폭시 및 세라믹 분말이 와해될 수 있고, 이에 따라 히트싱크(50)과 세라믹 절연부(30)가 분리될 수 있다.
상기 세라믹 분말은, Al2O3 및 SiC 중 적어도 하나를 포함할 수 있다. 바람직하게, 상기 접착제 100 중량% 대비, 에폭시 50 내지 95 중량% 및 세라믹 분말 5 내지 50중량%가 함유될 수 있다.
상기 에폭시는, 비-스테이지 에폭시(B-stage epoxy), 비-스테이지 실버 에폭시(B-stage silver epoxy) 및 비-스테이지 카퍼 에폭시(B-stage copper epoxy) 중 하나일 수 있다.
상기 세라믹 분말은 입자 크기가 0.05mm이하일 수 있다. 상기 세라믹 분말의 입자 크기가 0.05mm보다 큰 경우에는, 접착층(50)의 접착력이 약화되어, 히트싱크(10)로부터 세라믹 절연부(30)가 탈착될 수 있다.
S4 단계에서, 세라믹 절연부(30)가 접합된 히트싱크(10)에 와이어 본딩을 한다. 즉 도 7에 도시된 상태에서, 도 2와 같이 좌측 본딩 와이어(61) 및 우측 본딩 와이어(63)를 와이어 본딩한다.
이상에서 본 발명의 바람직한 실시예에 대해 도시하고 설명하였으나, 본 발명은 상술한 특정의 바람직한 실시예에 한정되지 아니하며, 청구범위에서 청구하는 본 발명의 요지를 벗어남이 없이 당해 발명이 속하는 기술분야에서 통상의 지식을 가진 자라면 누구든지 다양한 변형 실시가 가능한 것은 물론이고, 그와 같은 변경은 청구범위 기재의 범위 내에 있게 된다.
히트싱크 10 반도체 디바이스 20
세라믹 절연부30 리드 프레임40
접착층 50 본딩 와이어(60)

Claims (7)

  1. 히트싱크에 반도체 디바이스를 다이본딩하는 단계;
    세라믹 절연부 상면에 리드 프레임을 접합하는 단계; 및
    상기 리드 프레임이 접합된 세라믹 절연부 하면에 접착제로 접착층을 형성시키며 상기 접착층을 상기 반도체 디바이스가 다이본딩된 히트싱크 상면에 접합하는 단계를 포함하는 것을 특징으로 하는 고방열 반도체 디바이스 패키지를 형성하는 방법.
  2. 제 1항에 있어서,
    상기 접착제는,
    에폭시 및 세라믹 분말을 포함하는 것을 특징으로 하는 고방열 반도체 디바이스 패키지를 형성하는 방법.
  3. 제 2항에 있어서,
    상기 접착제 100 중량% 대비,
    에폭시 50 내지 95 중량% 및 세라믹 분말 5 내지 50중량%가 함유된 것을 특징으로 하는 고방열 반도체 디바이스 패키지를 형성하는 방법.
  4. 제 3항에 있어서,
    상기 세라믹 분말은,
    Al2O3 및 SiC 중 적어도 하나를 포함하는 것을 특징으로 하는 고방열 반도체 디바이스 패키지를 형성하는 방법.
  5. 제 2항에 있어서,
    상기 에폭시는,
    비-스테이지 에폭시(B-stage epoxy), 비-스테이지 실버 에폭시(B-stage silver epoxy) 및 비-스테이지 카퍼 에폭시(B-stage copper epoxy) 중 하나인 것을 특징으로 하는 고방열 반도체 디바이스 패키지를 형성하는 방법.
  6. 제 1항에 있어서,
    상기 히트싱크는 동 소재인 것을 특징으로 하는 고방열 반도체 디바이스 패키지를 형성하는 방법.
  7. 제 1 내지 제 6항 중 어느 한 항에 따른 고방열 반도체 디바이스 패키지를 형성하는 방법으로 제조된 고방열 반도체 디바이스 패키지.
KR1020190064913A 2019-05-31 2019-05-31 고방열 반도체 디바이스 패키지 및 고방열 반도체 디바이스 패키지를 형성하는 방법 KR102197642B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020190064913A KR102197642B1 (ko) 2019-05-31 2019-05-31 고방열 반도체 디바이스 패키지 및 고방열 반도체 디바이스 패키지를 형성하는 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020190064913A KR102197642B1 (ko) 2019-05-31 2019-05-31 고방열 반도체 디바이스 패키지 및 고방열 반도체 디바이스 패키지를 형성하는 방법

Publications (2)

Publication Number Publication Date
KR20200137867A true KR20200137867A (ko) 2020-12-09
KR102197642B1 KR102197642B1 (ko) 2020-12-31

Family

ID=73786642

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020190064913A KR102197642B1 (ko) 2019-05-31 2019-05-31 고방열 반도체 디바이스 패키지 및 고방열 반도체 디바이스 패키지를 형성하는 방법

Country Status (1)

Country Link
KR (1) KR102197642B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113782504A (zh) * 2021-09-08 2021-12-10 中国矿业大学 一种集成散热器的功率模块简化封装结构及制作方法

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10275879A (ja) * 1997-03-31 1998-10-13 Toshiba Corp 半導体パッケージ
JPH11340381A (ja) * 1998-05-21 1999-12-10 Nec Corp 半導体装置及びその製造方法
JP2002231850A (ja) * 2001-01-30 2002-08-16 Kyocera Corp 半導体素子収納用配線基板
KR100434232B1 (ko) * 1995-09-19 2004-10-20 내셔널 세미콘덕터 코포레이션 리드프레임을열분산기/열슬러그구조물에부착하는방법및구조
JP2006041288A (ja) * 2004-07-28 2006-02-09 Kyocera Corp 電子部品収納用パッケージおよび電子装置
KR20100123148A (ko) * 2009-05-14 2010-11-24 주식회사 코스텍시스 고방열형 고주파 디바이스 패키지
KR20160042883A (ko) * 2013-08-14 2016-04-20 덴카 주식회사 질화 붕소-수지 복합체 회로 기판, 질화 붕소-수지 복합체 방열판 일체형 회로 기판
JP2016138194A (ja) * 2015-01-28 2016-08-04 日立化成株式会社 樹脂組成物、樹脂シート及び樹脂シート硬化物
KR20170032617A (ko) * 2015-09-15 2017-03-23 주식회사 아모센스 통신용 증폭 반도체 패키지

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100434232B1 (ko) * 1995-09-19 2004-10-20 내셔널 세미콘덕터 코포레이션 리드프레임을열분산기/열슬러그구조물에부착하는방법및구조
JPH10275879A (ja) * 1997-03-31 1998-10-13 Toshiba Corp 半導体パッケージ
JPH11340381A (ja) * 1998-05-21 1999-12-10 Nec Corp 半導体装置及びその製造方法
JP2002231850A (ja) * 2001-01-30 2002-08-16 Kyocera Corp 半導体素子収納用配線基板
JP2006041288A (ja) * 2004-07-28 2006-02-09 Kyocera Corp 電子部品収納用パッケージおよび電子装置
KR20100123148A (ko) * 2009-05-14 2010-11-24 주식회사 코스텍시스 고방열형 고주파 디바이스 패키지
KR101032639B1 (ko) * 2009-05-14 2011-05-06 주식회사 코스텍시스 고방열형 고주파 디바이스 패키지
KR20160042883A (ko) * 2013-08-14 2016-04-20 덴카 주식회사 질화 붕소-수지 복합체 회로 기판, 질화 붕소-수지 복합체 방열판 일체형 회로 기판
JP2016138194A (ja) * 2015-01-28 2016-08-04 日立化成株式会社 樹脂組成物、樹脂シート及び樹脂シート硬化物
KR20170032617A (ko) * 2015-09-15 2017-03-23 주식회사 아모센스 통신용 증폭 반도체 패키지

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113782504A (zh) * 2021-09-08 2021-12-10 中国矿业大学 一种集成散热器的功率模块简化封装结构及制作方法

Also Published As

Publication number Publication date
KR102197642B1 (ko) 2020-12-31

Similar Documents

Publication Publication Date Title
KR100339044B1 (ko) 볼그리드어레이 반도체패키지 및 그 제조방법
TW502406B (en) Ultra-thin package having stacked die
JP4493121B2 (ja) 半導体素子および半導体チップのパッケージ方法
TW518733B (en) Attaching method of heat sink for chip package
TW200818536A (en) Light emitting diode package structure
CN108133915A (zh) 功率器件内置且双面散热的功率模组及其制备方法
US7221055B2 (en) System and method for die attach using a backside heat spreader
JP7105981B2 (ja) モノリシックマイクロ波集積回路（ｍｍｉｃ）冷却構造
JP2003168829A (ja) 発光装置
JP2005217405A (ja) 熱放出形半導体パッケージ及びその製造方法
JPH07221218A (ja) 半導体装置
JP2006303400A (ja) 電子部品収納用パッケージおよび電子装置ならびに電子装置の実装構造
WO2010050067A1 (ja) 発光素子パッケージ用基板及び発光素子パッケージ
JP2019071412A (ja) チップパッケージ
KR102172689B1 (ko) 반도체 패키지 및 그 제조방법
KR20070020301A (ko) 하부 방열판
KR102197642B1 (ko) 고방열 반도체 디바이스 패키지 및 고방열 반도체 디바이스 패키지를 형성하는 방법
KR102588854B1 (ko) 파워모듈 및 그 제조방법
JP2005332874A (ja) 回路基板及びこれを用いた半導体装置
US20080185698A1 (en) Semiconductor package structure and carrier structure
TWI253730B (en) Semiconductor package with heat dissipating structure
TW200840000A (en) Multi-chip package with a single die pad
JPH04316357A (ja) 樹脂封止型半導体装置
EP0740850A1 (en) Hermetically sealed hybrid ceramic integrated circuit package
US10410959B2 (en) Lead package and method for minimizing deflection in microelectronic packaging

Legal Events

Date Code Title Description
E701 Decision to grant or registration of patent right