JP2005217405A - 熱放出形半導体パッケージ及びその製造方法 - Google Patents

熱放出形半導体パッケージ及びその製造方法 Download PDF

Info

Publication number
JP2005217405A
JP2005217405A JP2005017033A JP2005017033A JP2005217405A JP 2005217405 A JP2005217405 A JP 2005217405A JP 2005017033 A JP2005017033 A JP 2005017033A JP 2005017033 A JP2005017033 A JP 2005017033A JP 2005217405 A JP2005217405 A JP 2005217405A
Authority
JP
Japan
Prior art keywords
heat
semiconductor package
semiconductor chip
package according
slug
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2005017033A
Other languages
English (en)
Inventor
Jonyu Jo
▲ジョン▼佑 徐
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of JP2005217405A publication Critical patent/JP2005217405A/ja
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • A—HUMAN NECESSITIES
    • A01—AGRICULTURE; FORESTRY; ANIMAL HUSBANDRY; HUNTING; TRAPPING; FISHING
    • A01G—HORTICULTURE; CULTIVATION OF VEGETABLES, FLOWERS, RICE, FRUIT, VINES, HOPS OR SEAWEED; FORESTRY; WATERING
    • A01G9/00—Cultivation in receptacles, forcing-frames or greenhouses; Edging for beds, lawn or the like
    • A01G9/12—Supports for plants; Trellis for strawberries or the like
    • A—HUMAN NECESSITIES
    • A01—AGRICULTURE; FORESTRY; ANIMAL HUSBANDRY; HUNTING; TRAPPING; FISHING
    • A01G—HORTICULTURE; CULTIVATION OF VEGETABLES, FLOWERS, RICE, FRUIT, VINES, HOPS OR SEAWEED; FORESTRY; WATERING
    • A01G17/00—Cultivation of hops, vines, fruit trees, or like trees
    • A01G17/04—Supports for hops, vines, or trees
    • A01G17/06—Trellis-work
    • A—HUMAN NECESSITIES
    • A01—AGRICULTURE; FORESTRY; ANIMAL HUSBANDRY; HUNTING; TRAPPING; FISHING
    • A01G—HORTICULTURE; CULTIVATION OF VEGETABLES, FLOWERS, RICE, FRUIT, VINES, HOPS OR SEAWEED; FORESTRY; WATERING
    • A01G17/00—Cultivation of hops, vines, fruit trees, or like trees
    • A01G17/04—Supports for hops, vines, or trees
    • A01G17/10—Holders for boughs or branches
    • A—HUMAN NECESSITIES
    • A01—AGRICULTURE; FORESTRY; ANIMAL HUSBANDRY; HUNTING; TRAPPING; FISHING
    • A01G—HORTICULTURE; CULTIVATION OF VEGETABLES, FLOWERS, RICE, FRUIT, VINES, HOPS OR SEAWEED; FORESTRY; WATERING
    • A01G7/00—Botany in general
    • A01G7/06—Treatment of growing trees or plants, e.g. for preventing decay of wood, for tingeing flowers or wood, for prolonging the life of plants
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/42—Fillings or auxiliary members in containers or encapsulations selected or arranged to facilitate heating or cooling
    • H01L23/433—Auxiliary members in containers characterised by their shape, e.g. pistons
    • H01L23/4334—Auxiliary members in encapsulations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45147—Copper (Cu) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/143—Digital devices
    • H01L2924/1433—Application-specific integrated circuit [ASIC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16152—Cap comprising a cavity for hosting the device, e.g. U-shaped cap
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Life Sciences & Earth Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Environmental Sciences (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Botany (AREA)
  • Forests & Forestry (AREA)
  • Ecology (AREA)
  • Biodiversity & Conservation Biology (AREA)
  • Wood Science & Technology (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

【課題】 熱放出が円滑であり、モールディングとき半導体チップに損傷が生じない半導体パッケージ及びその製造方法を提供する。
【解決手段】 本発明の半導体パッケージは、基板と、基板上に実装され、基板とボンディング手段により電気的に連結される半導体チップと、半導体チップと接合され、熱伝導性物質で形成されたヒートスラグと、半導体パッケージの外部へ一部露出され、ヒートスラグの上部にヒートスラグとバッファ間隔を置いて配置されるヒートスプレッダと、を含む。これにより、迅速な半導体チップの熱放出を円滑に行うことができ、半導体チップを安定的に保護することができ、優秀な性能を長時間維持しうる。
【選択図】 図２Ｅ

Description

本発明は、熱放出形半導体パッケージ及びその製造方法に係り、より詳しくはヒートスプレッダとヒートスラグとを用いて、半導体チップの高速動作により発生する熱を外部に迅速に放出させることによって、放熱障害による半導体チップの故障を予め防止させることができる熱放出形半導体パッケージ及びその製造方法に関する。
一般に、高速又は高周波数特性を有するＡＳＩＣｓ（Ａｐｐｌｉｃａｔｉｏｎ Ｓｐｅｃｉｆｉｃ Ｉｎｔｅｇｒａｔｅｄ Ｃｉｒｃｕｉｔｓ）製品やＤＲＡＭ及びＳＲＡＭのような高速半導体メモリ装置に適用されて電子素子（ｅｌｅｃｔｒｉｃａｌ ｄｅｖｉｃｅ）を含む半導体パッケージが有するべき一番重要な特性のうちの一つは、熱放出（Ｔｈｅｒｍａｌ Ｄｉｓｓｉｐａｔｉｏｎ）にある。
最近の半導体装置は、高速化及び高出力化を要求することによってこれに対応されるパッケージ開発が必要になり、現在開発中であるか、或いは開発されたパッケージを広く二またに分けて見れば次の通りである。
すなわち、半導体パッケージは、高出力化を要求する電力団の側面でパワートランジスタやモジュール装置にヒートシンクが主に付着されるプラスチックパッケージ形態で製作されるか、或いはセラミック基板にメタルハウジングを行うことによって素子動作のとき発生される熱を放出しやすい構造になっている
図１は、従来技術によるボールグリッドアレイ（Ｂａｌｌ Ｇｒｉｄ Ａｒｒａｙ；以下、ＢＧＡと称する。）パッケージを示す断面図である。
図１に示されたように、ＢＧＡパッケージ１００は、基板１１０、半導体チップ１３０及びヒートシンク（Ｈｅａｔ ｓｉｎｋ）１７０を含む。
ここで、基板１１０の上面には、半導体チップ１３０が接合されており、この基板１１０と半導体チップ１３０とは、ワイヤーボンディング１４０により電気的に接続されている。このように構成されたＢＧＡパッケージ１００は、半導体チップ１３０内に形成された電子素子が動作するとき発生する熱をＢＧＡパッケージ１００の外部へ効果的に放出するためヒートシンク１７０が設けられている。すなわち、図１に示されたように、ヒートシンク１７０は、半導体チップ１３０の上部に位置し、一面はＢＧＡパッケージ１００の外部へ露出されていて、半導体チップ１３０から発生する熱を外部へ放出しやすいことができる構造を有する。
こうしたヒートシンク１７０を配置した後基板１１０上に配置された半導体チップ１３０、ワイヤーボンディング１４０及びヒートシンク１７０を絶縁性封止樹脂１８０で封じる。但し、前述したように、ヒートシンク１７０の一面は、ＢＧＡパッケージ１００の外部へ露出されるように絶縁性封止樹脂１８０で封じる。
そして、半導体チップ１３０が実装された基板１１０の下面には、ソルダボール１９０が形成されている。
このように、従来技術によるヒートシンク１７０を含むＢＧＡパッケージ１００は、ヒートシンク１７０がＢＧＡパッケージ１００の表面に露出されるようにして、半導体チップ１３０上に形成された電子素子の動作のとき発生する熱を外部へ放出させやすくしてヒートシンク１７０がない一般的なＢＧＡパッケージ１００に比べて熱特性を向上させた。
ここで、従来のヒートシンク１７０を含むＢＧＡパッケージ１００の場合、半導体チップ１３０から発生した熱の一部は、半導体チップ１３０の下部に位置した基板１１０を通じて外部へ放出され、残りは半導体チップ１３０の上部に位置したヒートシンク１７０を通じて外部へ放出される。
この際、半導体チップ１３０と基板１１０とを連結させるワイヤーボンディング１４０に損傷を与えさせないためにヒートシンク１７０は、半導体チップ１３０から約３００μｍ〜４００μｍ程度で離隔されるように配置する（図１のＬ１）。こうした離隔空間Ｌ１は、絶縁性封止樹脂１８０で充填される。一般に、ヒートシンク１７０は、熱伝導性が高い物質、例えば金属物質を使用するが、絶縁性封止樹脂１８０は熱伝導率が低いと知られている。
従って、ヒートシンク１７０と半導体チップ１３０とが直接接触しない従来技術によるＢＧＡパッケージ１００の場合、半導体チップ１３０から発生する熱は、大部分輻射熱の形態でヒートシンク１７０に伝達されるので熱放出が非効率的な問題が発生する。
米国特許第6,236,568号明細書
本発明の技術的課題は、多様な形態の熱放出手段を付与することによって半導体チップ上に形成された電子素子の動作のとき発生する熱を効果的に放出して電子素子動作の信頼性を向上させることができ、こうした熱放出手段を配置した後絶縁性封止樹脂で封じる間金型により半導体チップに圧力が加えられることを防止することができる熱放出形半導体パッケージを提供するところにある。
また、本発明の他の技術的課題は、多様な形態の熱放出手段を付与することによって半導体チップ上に形成された電子素子の動作時に発生される熱を効果的に放出して電子素子動作の信頼性を向上させることができ、こうした熱放出手段を配置した後絶縁性封止樹脂で封じる間金型により半導体チップに圧力が加えられることを防止することができる熱放出形半導体パッケージの製造方法を提供するところにある。
前述した技術的課題を達成するための本発明の一実施形態による熱放出形半導体パッケージは、基板と、基板上に実装され、基板と電気的に連結される半導体チップと、半導体チップと接合され、熱伝導性物質で形成されたヒートスラグと、半導体パッケージの外部へ一部露出され、ヒートスラグの上部にヒートスラグとバッファ間隔を置いて配置されるヒートスプレッダと、を含む。
また、前述した他の技術的課題を達成するための本発明の一実施形態による熱放出形半導体パッケージの製造方法は、半導体チップを基板上に電気的に連結させる段階と、半導体チップの上面に熱伝導性の物質で形成されたヒートスラグを接合させる段階と、ヒートスラグの上部にヒートスラグとバッファ間隔を置き、ヒートスプレッダを配置させる段階と、を含む。
その他実施形態の具体的な事項は、詳細な説明及び図面に含まれている。
前述したように、本発明に従う熱放出形半導体パッケージ及びその製造方法によれば、高熱伝導性素材から構成されたヒートスプレッダとヒートスラグとの作用により迅速な半導体チップの熱放出を円滑に行うことができる。
また、ヒートスラグと半導体チップとの接着剤及びヒートスラグとヒートスプレッダとの間隔により、絶縁性封止樹脂で封止するとき半導体チップを安定的に保護することができる。すなわち、本半導体パッケージは、半導体チップ熱放出機能と半導体チップ保護機能とを同時に遂行することができることによって、優秀な性能を長時間維持しうる。
本発明の利点及び特徴、そしてそれらを達成する方法は添付する図面と共に詳細に後述している実施形態を参照すれば明確になる。しかしながら、本発明は、以下で開示される実施形態に限定されるものではなく、相異なる多様な形態で具現されるものであり、本実施形態は、本発明の開示が完全となり、当業者に発明の範疇を完全に知らせるために提供されるものであり、本発明は、特許請求の範囲の記載に基づいて決められなければならない。なお、明細書全体にかけて同一参照符号は同一構成要素を示すものとする。
以下、本発明の実施形態による半導体パッケージは、高周波数特性を有するマイクロプロセッサやＡＳＩＣ製品又はＤＲＡＭ及びＳＲＡＭなどのような高速メモリ装置を構成する。こうした装置は、大部分多ピン入／出力端子を有しており、これを構成する半導体パッケージも大部分多ピン構造を有することができるようにプラスチック又はセラミック材質のピングリッドアレイ（Ｐｉｎ Ｇｒｉｄ Ａｒｒａｙ；以下、ＰＧＡと称する。）タイプパッケージ、ランドグリッドアレイ（Ｌａｎｄ Ｇｒｉｄ Ａｒｒａｙ；以下、ＬＧＡと称する。）タイプパッケージ、ボールグリッドアレイ（ＢＧＡ）タイプパッケージ、クワッドフラット（Ｑｕａｄ Ｆｌａｔ）タイプパッケージ又はリードフレーム（Ｌｅａｄ ｆｒａｍｅ）タイプパッケージなどから構成することができる。
また、本発明に従う半導体パッケージに適用することができる基板は、ピングリッドアレイ（ＰＧＡ）タイプ、ランドグリッドアレイ（ＬＧＡ）タイプ、ボールグリッドアレイ（ＢＧＡ）タイプ、クワッドフラット（Ｑｕａｄ Ｆｌａｔ）タイプパッケージ又はリードフレーム（Ｌｅａｄ ｆｒａｍｅ）タイプパッケージなどのような半導体パッケージに適用することができるように印刷回路基板、セラミック基板、メタル基板、シリコン基板などになることができる。
以下、添付した図面を参照して本発明の好適な実施形態を詳細に説明する。本発明の実施形態では、説明の便宜のために半導体パッケージでボールグリッドアレイ（ＢＧＡ）パッケージを、基板で印刷回路基板を例に挙げて説明する。
本発明の一実施形態を図２Ａ〜図２Ｅに基づいて説明する。図２Ａ〜図２Ｅは、本発明の一実施形態による半導体パッケージの製造方法を順序通り示した断面図であり、図２Ｅはこの製造方法により製造された本発明の一実施形態による半導体パッケージの断面図である。
図２Ｅに示されたように、本発明の一実施形態による半導体パッケージ２００は、基板２１０と、半導体チップ２３０と、ヒートスラグ（Ｈｅａｔ Ｓｌｕｇ）２６０と、ヒートスプレッダ（Ｈｅａｔ Ｓｐｒｅａｄｅｒ）２７０と、から構成される。
ここで、基板２１０は、下部に形成された多数本のソルダボール（Ｓｏｌｄｅｒ ｂａｌｌ）２９０を備える。このソルダボール２９０を基板２１０に付着する段階は、本発明の半導体パッケージ２００の製造工程中順序に相関なしで任意の段階で遂行されることができる。
そして、半導体チップ２３０は、基板２１０の上面に実装され、半導体チップ２３０と基板２１０とは、接着剤２２０により接合される。ここで、接着剤２２０は、代表的にシルバーペースト（Ｓｉｌｖｅｒ ｐａｓｔｅ）を使用することができる。そして、半導体チップ２３０は、高周波数特性を有するマイクロプロセッサやＡＳＩＣ製品又はＤＲＡＭ及びＳＲＡＭなどのような高速メモリなどが具現されたチップである。
半導体チップ２３０のボンディングパッド（図示せず）と基板２１０の電極パッド（図示せず）とは、ボンディング手段２４０により電気的に連結される。本発明の一実施形態において、ボンディング手段２４０は、ワイヤーボンディングを例に挙げて説明したが、本発明は、これに限定されることではない。すなわち、半導体チップ２３０と基板２１０との電気的接続は、フリップチップボンディングによっても可能なことである。ワイヤーボンディングで使用されるワイヤーは、金（Ｇｏｌｄ）、銅（Ｃｏｐｐｅｒ）、アルミニウム（Ａｌｕｍｉｎｕｍ）又はこれらの組合せより成った物質を使用して形成させる。
ヒートスラグ２６０は、熱伝導性物質から構成され、半導体チップ２３０の上部と接合される。ここで、ヒートスラグ２６０は、銅、銅合金（Ｃｏｐｐｅｒ ａｌｌｏｙ）、アルミニウム、アルミニウム合金（Ａｌｕｍｉｎｕｍ ａｌｌｏｙ）、スチール（Ｓｔｅｅｌ）、ステンレススチール（Ｓｔａｉｎｌｅｓｓ ｓｔｅｅｌ）又はこれらの組合せより成った高熱伝導性物質からなるグループより選択されたいずれか一つの物質より成ることが望ましい。また、ヒートスラグ２６０は、セラミック、絶縁体又は半導体物質からなるグループより選択されたいずれか一つの熱伝導性物質より成ることができる。ヒートスラグ２６０は、鋳物、鍛造又はプレス成型などの方式で製造することができる。
ヒートスラグ２６０は、半導体チップ２３０と接着剤２５０により接合されることができる。ここで、接着剤２５０は、半導体チップ２３０の表面に影響を与えてはいけなく、ヒートスラグ２６０を適切に支持してやらなければならない。接着剤２５０は、電気絶縁体であるが、熱伝導体であるものが望ましい。また、接着剤２５０は、熱伝導性樹脂であるものが望ましく、さらに望ましくは接着剤２５０としてシリコンラバー（Ｓｉｌｉｃｏｎ ｒｕｂｂｅｒ）又はエラストマー（Ｅｌａｓｔｏｍｅｒ）材質の緩衝接合剤を使用する。こうした接着剤２５０は、外部の衝撃が半導体チップへ伝達されることを緩衝遮断させることによって、半導体チップが外力により損傷されることを予め防止する役割を遂行する。また、ヒートスラグ２６０と半導体チップ２３０との熱膨張係数差異によるヒートスラグ２６０の剥離を予め防止することができる。
また、こうした接着剤２５０は、熱可塑性接着樹脂（Ｔｈｅｒｍｏ−ｐｌａｓｔｉｃ ａｄｈｅｓｉｖｅ ｅｐｏｘｙ）、熱硬化性接着樹脂（Ｔｈｅｒｍｏ−ｓｅｔ ａｄｈｅｓｉｖｅ ｅｐｏｘｙ）、熱伝導性樹脂（Ｔｈｅｒｍａｌ ｃｏｎｄｕｃｔｉｖｅ ｅｐｏｘｙ）、接着テープ（Ａｄｈｅｓｉｖｅ ｔａｐｅ）又はこれらの組合せを使用することができる。
本発明の一実施形態によるヒートスラグ２６０は、半導体チップ２３０と後述するヒートスプレッダ２７０との間に配置されるためヒートスラグ２６０の厚さＬ２は、約２００μｍ〜４００μｍであるものが望ましい。
図３Ａ〜図３Ｃは、本発明の一実施形態によるヒートスラグを示した斜視図である。図３Ａ〜図３Ｃに示されたように、本発明の一実施形態によるヒートスラグ２６０は、一面が平らな形２６２になりうる。また、ヒートスラグ２６０は、一面が凸凹形２６４であるか、或いは一面に溝２６６が形成されて半導体チップ２３０から発生された熱の放出効果を極大化することができる。
図２Ｅに示されたように、ヒートスラグ２６０の上部にヒートスラグ２６０とバッファ間隔Ｌ３を置き、ヒートスプレッダ２７０を配置する。ヒートスプレッダ２７０は、ヒートスラグ２６０とバッファ役割を行うことができる間隔、例えば約１００μｍ以下のバッファ間隔Ｌ３を置いて配置されるものが望ましい。ここで、バッファ間隔Ｌ３は、封止のとき加えられる圧力が半導体チップ２３０に及ばないようにバッファ役割を行い、ヒートスラグ２６０からの熱をヒートスプレッダ２７０へ伝達する熱伝達役割を行う。このように、ヒートスラグ２６０とヒートスプレッダ２７０との間に狭い間隔Ｌ３を置いて配置することによって、以後絶縁性封止樹脂２８０により基板２１０上の構造物を封じるとき金型の圧力により半導体チップ２３０が損傷されることを防止することができる。こうした役割を遂行するためバッファ間隔Ｌ３は、約２０μｍ〜３０μｍであるものがさらに望ましい。
そして、ヒートスプレッダ２７０は、ヒートスラグ２６０の上部にヒートスラグ２６０と所定の間隔Ｌ３を置いて配置される上板部２７２と、上板部２７２の縁の底面に形成され、基板２１０と接合して上板部２７２を支持する支持部２７４とを含む。ここで、ヒートスプレッダ２７０の上板部２７２は、約１００μｍ〜２００μｍの厚さを有し、平らな形を有する。そして、ヒートスプレッダ２７０は、銅、銅合金、アルミニウム、アルミニウム合金、スチール、ステンレススチール、又はこれらの組合せより成った高熱伝導性物質からなるグループより選択されたいずれか一つの物質より成るものが望ましい。ヒートスプレッダ２７０は、鋳物、鍛造又はプレス成型などの方式で製造することができる。
外部の衝撃から基板２１０上に実装された半導体チップ２３０、ヒートスプレッダ２７０及びヒートスラグ２６０を保護するために絶縁性封止樹脂２８０で封じる。但し、図２Ｅに示されたように、ヒートスプレッダ２７０から効率的に熱が外部へ放出されるためにヒートスプレッダ２７０の上板部２７２の一面が露出されるように基板２１０、半導体チップ２３０、ヒートスラグ２６０及びヒートスプレッダ２７０の支持部２７４を絶縁性封止樹脂２８０で封じる。ここで、絶縁性封止樹脂２８０としては、例えばＥＭＣ（Ｅｐｏｘｙ Ｍｏｌｄｉｎｇ Ｃｏｍｐｏｕｎｄ）を使用することができる。
前述した本発明で、外部システムボード（Ｓｙｓｔｅｍ ｂｏａｒｄ）（図示せず）から出力された電気的な信号は、ソルダボール２９０、基板２１０、ボンディング手段２４０などを経由して、半導体チップ２３０へ入力される。逆に、半導体チップ２３０から出力された電気的な信号は、ボンディング手段２４０、基板２１０、ソルダボール２９０を経由して外部システムボード（図示せず）へ入力される。こうした電気信号入／出力過程を通じて半導体チップ２３０は、迅速な駆動を成し、これに比例して、半導体チップ２３０では、多量の熱が放出される。
この際、本発明では、前述したように、半導体チップ２３０の上部に熱伝導性が高いヒートスラグ２６０とヒートスプレッダ２７０とを配置するので、半導体チップ２３０が高速動作により多量の熱を発散してもこれをヒートスラグ２６０とヒートスプレッダ２７０とを用いてより円滑に放出することができ、その結果熱放出の不備による半導体チップ２３０の故障を予め防止することができる。
以下、図２Ａ〜図２Ｅを参照して本発明の一実施形態による半導体パッケージの製造方法を説明する。
図２Ａは、半導体チップ２３０の付着及びボンディング段階として、シルバーペーストのような接着剤２２０を使用して半導体チップ２３０を基板２１０に付着させる。そして、ボンディング手段２４０により基板２１０の電極パッド（図示せず）と半導体チップ２３０のボンディングパッド（図示せず）とを電気的に連結する。
図２Ｂは、ヒートスラグ２６０の接合段階として、半導体チップ２３０の上面に配置されたＩ／Ｏボンディングパッド（図示せず）が損傷されないように半導体チップ２３０の上面に接着剤２５０を塗布した後、ヒートスラグ２６０を接合させる。
図２Ｃは、ヒートスプレッダ２７０の接合段階として、ヒートスラグ２６０の上部にヒートスラグ２６０と所定の間隔Ｌ３を置き、ヒートスプレッダ２７０を配置させる。
図２Ｄは、封止段階として、半導体チップ２３０、ボンディング手段２４０、ヒートスラグ２６０及びヒートスプレッダ２７０を保護するためにエポキシモールディングコンパウンド（Ｅｐｏｘｙ Ｍｏｌｄｉｎｇ Ｃｏｍｐｏｕｎｄ）のような絶縁性封止樹脂２８０を使用してモールディングする。ここで、熱放出効率を高めるためヒートスプレッダ２７０の上面は絶縁性封止樹脂２８０により覆われないようにする。
図２Ｅは、外部Ｉ／Ｏ端子形成段階として、封止が完了された半導体パッケージ２００の外部Ｉ／Ｏ端子、すなわち本図面では、ソルダボール２９０を形成する。こうした外部Ｉ／Ｏ端子形成段階は、封止段階後に実施するものが望ましいが、これに限定されなく、以上で説明した半導体パッケージ２００の製造工程中順序に相関なしで任意の段階で実施することができる。
以上、添付した図面を参照して本発明の好適な実施形態を説明したが、当業者であれば、本発明の技術的思想や必須的な特徴を変更せずに他の具体的な形態で実施されうることを理解することができる。したがって、上述した好適な実施形態は、例示的なものであり、限定的なものではないと理解されるべきである。
本発明は、放熱障害による半導体チップの故障を予め防止させることができる熱放出形半導体パッケージ及びその製造方法に適用されうる。
従来技術によるボールグリッドアレイパッケージを示す断面図である。 本発明の一実施形態による半導体パッケージの製造方法を順序通り示した断面図である。 本発明の一実施形態による半導体パッケージの製造方法を順序通り示した断面図である。 本発明の一実施形態による半導体パッケージの製造方法を順序通り示した断面図である。 本発明の一実施形態による半導体パッケージの製造方法を順序通り示した断面図である。 本発明の一実施形態による半導体パッケージの製造方法を順序通り示した断面図である。 本発明の一実施形態による半導体パッケージに適用されるヒートスラグを示した斜視図である。 本発明の一実施形態による半導体パッケージに適用されるヒートスラグを示した斜視図である。 本発明の一実施形態による半導体パッケージに適用されるヒートスラグを示した斜視図である。
符号の説明
２３０ 半導体チップ
２６０ ヒートスラグ
２７０ ヒートスプレッダ

Claims (25)

  1. 基板と、
    前記基板上に実装され、前記基板と電気的に連結される半導体チップと、
    前記半導体チップと接合され、熱伝導性物質で形成されたヒートスラグと、
    半導体パッケージの外部に一部露出され、前記ヒートスラグの上部に前記ヒートスラグとバッファ間隔を置いて配置されるヒートスプレッダと、
    を含むことを特徴とする熱放出形半導体パッケージ。
  2. 前記ヒートスラグとヒートスプレッダとは、約１００μｍ以下のバッファ間隔を置いて配置されることを特徴とする請求項１に記載の熱放出形半導体パッケージ。
  3. 前記ヒートスラグは、銅、銅合金、アルミニウム、アルミニウム合金、スチール、ステンレススチール、又はこれらの組合せより成った高熱伝導性物質からなるグループより選択されたいずれか一つの物質より成ることを特徴とする請求項１に記載の熱放出形半導体パッケージ。
  4. 前記ヒートスラグは、約２００μｍ〜４００μｍの厚さを有することを特徴とする請求項１に記載の熱放出形半導体パッケージ。
  5. 前記ヒートスラグは、一面が平面、凸凹、溝又はこれらの組合せで形成されていることを特徴とする請求項１に記載の熱放出形半導体パッケージ。
  6. 前記ヒートスラグは、セラミック、絶縁体又は半導体物質からなるグループより選択されたいずれか一つの熱伝導性物質より成ることを特徴とする請求項１に記載の熱放出形半導体パッケージ。
  7. 前記ヒートスプレッダは、
    一面が前記半導体パッケージの外部へ露出され、他面が前記ヒートスラグの上部に前記ヒートスラグと所定の間隔を置いて配置される上板部と、
    前記上板部の縁の底面に形成されて前記基板上で前記上板部を支持する支持部と、
    を含むことを特徴とする請求項１に記載の熱放出形半導体パッケージ。
  8. 前記ヒートスプレッダは、銅、銅合金、アルミニウム、アルミニウム合金、スチール、ステンレススチール、又はこれらの組合せより成った高熱伝導性物質からなるグループより選択されたいずれか一つの物質より成ることを特徴とする請求項１に記載の熱放出形半導体パッケージ。
  9. 前記ヒートスプレッダの上板部は、約１００μｍ〜２００μｍの厚さを有することを特徴とする請求項７に記載の熱放出形半導体パッケージ。
  10. 前記ヒートスプレッダの上板部は、平らな形であることを特徴とする請求項７に記載の熱放出形半導体パッケージ。
  11. 前記半導体チップと前記ヒートスラグとは、接着剤により接合され、前記接着剤は電気絶縁体であるが、熱伝導体であることを特徴とする請求項１に記載の熱放出形半導体パッケージ。
  12. 前記接着剤は、熱伝導性樹脂であることを特徴とする請求項１１に記載の熱放出形半導体パッケージ。
  13. 前記接着剤は、シリコンラバー又はエラストマー材質の緩衝接合剤であることを特徴とする請求項１１に記載の熱放出形半導体パッケージ。
  14. 前記ヒートスプレッダの上板部の一面が露出されるように前記基板、半導体チップ、ヒートスラグ及びヒートスプレッダの支持部を絶縁性封止樹脂で封じることを特徴とする請求項７に記載の熱放出形半導体パッケージ。
  15. 前記絶縁性封止樹脂は、ＥＭＣであることを特徴とする請求項１４に記載の熱放出形半導体パッケージ。
  16. 前記半導体チップは、ワイヤーボンディングにより前記基板と電気的に連結されることを特徴とする請求項１に記載の熱放出形半導体パッケージ。
  17. 半導体チップを基板上に電気的に連結させる段階と、
    前記半導体チップの上面に熱伝導性の物質で形成されたヒートスラグを接合させる段階と、
    前記ヒートスラグの上部に前記ヒートスラグとバッファ間隔を置き、ヒートスプレッダを配置させる段階と、
    を含むことを特徴とする熱放出形半導体パッケージの製造方法。
  18. 前記ヒートスプレッダを配置させた後、前記ヒートスプレッダの上板部の一面が露出されるように前記基板、半導体チップ、ヒートスラグ及びヒートスプレッダの支持部を絶縁性封止樹脂で封じさせる段階をさらに含むことを特徴とする請求項１７に記載の熱放出形半導体パッケージの製造方法。
  19. 前記ヒートスラグとヒートスプレッダとは、約１００μｍ以下のバッファ間隔を置いて配置されることを特徴とする請求項１７に記載の熱放出形半導体パッケージの製造方法。
  20. 前記ヒートスラグは、銅、銅合金、アルミニウム、アルミニウム合金、スチール、ステンレススチール、又はこれらの組合せより成った高熱伝導性物質からなるグループより選択されたいずれか一つの物質より成ることを特徴とする請求項１７に記載の熱放出形半導体パッケージの製造方法。
  21. 前記ヒートスラグは、一面が平面、凸凹、溝又はこれらの組合せで形成されていることを特徴とする請求項１７に記載の熱放出形半導体パッケージの製造方法。
  22. 前記ヒートスラグは、セラミック、絶縁体又は半導体物質からなるグループより選択されたいずれか一つの熱伝導性物質より成ることを特徴とする請求項１７に記載の熱放出形半導体パッケージの製造方法。
  23. 前記ヒートスプレッダは、
    一面が前記半導体パッケージの外部で露出され、他面が前記ヒートスラグの上部に前記ヒートスラグと所定の間隔を置いて配置される上板部と、
    前記上板部の縁の底面に形成されて前記基板上で前記上板部を支持する支持部と、
    を含むことを特徴とする請求項１７に記載の熱放出形半導体パッケージの製造方法。
  24. 前記ヒートスプレッダは、銅、銅合金、アルミニウム、アルミニウム合金、スチール、ステンレススチール、又はこれらの組合せより成った高熱伝導性物質からなるグループより選択されたいずれか一つの物質より成ることを特徴とする請求項１７に記載の熱放出形半導体パッケージの製造方法。
  25. 前記半導体チップと前記ヒートスラグとは、接着剤により接合され、前記接着剤は電気絶縁体であるが、熱伝導体であることを特徴とする請求項１７に記載の熱放出形半導体パッケージの製造方法。
JP2005017033A 2004-01-28 2005-01-25 熱放出形半導体パッケージ及びその製造方法 Withdrawn JP2005217405A (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020040005464A KR100632459B1 (ko) 2004-01-28 2004-01-28 열방출형 반도체 패키지 및 그 제조방법

Publications (1)

Publication Number Publication Date
JP2005217405A true JP2005217405A (ja) 2005-08-11

Family

ID=34909919

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005017033A Withdrawn JP2005217405A (ja) 2004-01-28 2005-01-25 熱放出形半導体パッケージ及びその製造方法

Country Status (4)

Country Link
US (2) US7202561B2 (ja)
JP (1) JP2005217405A (ja)
KR (1) KR100632459B1 (ja)
CN (1) CN1697169A (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008111722A (ja) * 2006-10-30 2008-05-15 Three M Innovative Properties Co 熱放散機能を備えたｉｃソケット
JP2008172120A (ja) * 2007-01-15 2008-07-24 Sharp Corp パワーモジュール
KR101115714B1 (ko) 2009-12-30 2012-03-06 하나 마이크론(주) 열방출형 반도체 패키지 제조방법
US9059143B2 (en) 2010-07-28 2015-06-16 J-Devices Corporation Semiconductor device

Families Citing this family (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070013042A1 (en) * 2005-06-20 2007-01-18 Nokia Corporation Electronic module assembly with heat spreader
DE102006007303A1 (de) * 2006-02-16 2007-08-30 Infineon Technologies Ag Leiterplatte
US9299634B2 (en) 2006-05-16 2016-03-29 Broadcom Corporation Method and apparatus for cooling semiconductor device hot blocks and large scale integrated circuit (IC) using integrated interposer for IC packages
US9013035B2 (en) 2006-06-20 2015-04-21 Broadcom Corporation Thermal improvement for hotspots on dies in integrated circuit packages
US20080042302A1 (en) * 2006-08-16 2008-02-21 Crispell Robert B Plastic overmolded packages with molded lid attachments
US8013440B2 (en) * 2008-03-28 2011-09-06 Conexant Systems, Inc. Enhanced thermal dissipation ball grid array package
CN101635284B (zh) * 2008-07-24 2011-08-03 环旭电子股份有限公司 晶片封装结构
WO2010038345A1 (ja) * 2008-10-03 2010-04-08 パナソニック株式会社 配線基板ならびに半導体装置及びその製造方法
US20110012257A1 (en) * 2009-07-14 2011-01-20 Freescale Semiconductor, Inc Heat spreader for semiconductor package
US8120056B2 (en) * 2009-10-19 2012-02-21 Avago Technologies Ecbu Ip (Singapore) Pte. Ltd. Light emitting diode assembly
KR101129073B1 (ko) * 2009-12-29 2012-03-23 하나 마이크론(주) 열방출형 반도체 패키지
US7999371B1 (en) 2010-02-09 2011-08-16 Amkor Technology, Inc. Heat spreader package and method
TWI431697B (zh) * 2010-11-08 2014-03-21 Advanced Semiconductor Eng 半導體封裝件之製造方法及製造其之封裝模具
US8552540B2 (en) 2011-05-10 2013-10-08 Conexant Systems, Inc. Wafer level package with thermal pad for higher power dissipation
FR2977975A1 (fr) * 2011-07-13 2013-01-18 St Microelectronics Grenoble 2 Boitier electronique a via thermique et procede de fabrication
KR101992596B1 (ko) * 2011-08-16 2019-06-25 삼성전자 주식회사 반도체 장치
CN202839587U (zh) 2012-07-27 2013-03-27 飞思卡尔半导体公司 表面安装半导体器件
KR101463936B1 (ko) * 2013-08-19 2014-11-26 주식회사 휘닉스소재 그라핀코팅의 접착력이 우수한 반도체 패키지용 히트싱크 및 그 제조방법
US20150136357A1 (en) * 2013-11-21 2015-05-21 Honeywell Federal Manufacturing & Technologies, Llc Heat dissipation assembly
KR20150142916A (ko) 2014-06-12 2015-12-23 에스티에스반도체통신 주식회사 반도체 패키지 및 그 제조방법
KR20150142915A (ko) 2014-06-12 2015-12-23 에스티에스반도체통신 주식회사 반도체 패키지 및 그 제조방법
KR101640126B1 (ko) 2014-06-12 2016-07-15 주식회사 에스에프에이반도체 반도체 패키지 제조방법
KR101613114B1 (ko) 2014-06-12 2016-04-19 주식회사 에스에프에이반도체 반도체 패키지 및 그 제조방법
CN109148397B (zh) * 2017-06-16 2023-02-28 日月光半导体制造股份有限公司 半导体装置封装
TWI761864B (zh) * 2020-06-19 2022-04-21 海華科技股份有限公司 散熱式晶片級封裝結構

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04155853A (ja) * 1990-10-19 1992-05-28 Hitachi Ltd 半導体集積回路装置
JP2570605B2 (ja) * 1993-11-15 1997-01-08 日本電気株式会社 半導体装置
KR970005712B1 (ko) * 1994-01-11 1997-04-19 삼성전자 주식회사 고 열방출용 반도체 패키지
US5610442A (en) * 1995-03-27 1997-03-11 Lsi Logic Corporation Semiconductor device package fabrication method and apparatus
US6404049B1 (en) * 1995-11-28 2002-06-11 Hitachi, Ltd. Semiconductor device, manufacturing method thereof and mounting board
US5883782A (en) * 1997-03-05 1999-03-16 Intel Corporation Apparatus for attaching a heat sink to a PCB mounted semiconductor package
US5894166A (en) * 1997-09-17 1999-04-13 Northern Telecom Limited Chip mounting scheme
JP3148718B2 (ja) * 1998-08-28 2001-03-26 インダストリアル テクノロジー リサーチ インスティチュート 熱的及び電気的に増強された半導体パッケージ
KR20000045081A (ko) * 1998-12-30 2000-07-15 마이클 디. 오브라이언 반도체패키지 구조
TW411595B (en) * 1999-03-20 2000-11-11 Siliconware Precision Industries Co Ltd Heat structure for semiconductor package device
US6559525B2 (en) * 2000-01-13 2003-05-06 Siliconware Precision Industries Co., Ltd. Semiconductor package having heat sink at the outer surface
JP3768079B2 (ja) * 2000-07-25 2006-04-19 シャープ株式会社 トランジスタ
TW454321B (en) * 2000-09-13 2001-09-11 Siliconware Precision Industries Co Ltd Semiconductor package with heat dissipation structure
US6400014B1 (en) * 2001-01-13 2002-06-04 Siliconware Precision Industries Co., Ltd. Semiconductor package with a heat sink
JP2002270717A (ja) * 2001-03-12 2002-09-20 Rohm Co Ltd 半導体装置
JP4103342B2 (ja) * 2001-05-22 2008-06-18 日立電線株式会社 半導体装置の製造方法
US6734552B2 (en) * 2001-07-11 2004-05-11 Asat Limited Enhanced thermal dissipation integrated circuit package
KR100447867B1 (ko) * 2001-10-05 2004-09-08 삼성전자주식회사 반도체 패키지
US6882041B1 (en) * 2002-02-05 2005-04-19 Altera Corporation Thermally enhanced metal capped BGA package
US20030178719A1 (en) * 2002-03-22 2003-09-25 Combs Edward G. Enhanced thermal dissipation integrated circuit package and method of manufacturing enhanced thermal dissipation integrated circuit package
KR20030082178A (ko) * 2002-04-17 2003-10-22 주식회사 칩팩코리아 티이비지에이 패키지
TW535244B (en) * 2002-04-19 2003-06-01 Advanced Semiconductor Eng Wafer level package method and package structure

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008111722A (ja) * 2006-10-30 2008-05-15 Three M Innovative Properties Co 熱放散機能を備えたｉｃソケット
JP2008172120A (ja) * 2007-01-15 2008-07-24 Sharp Corp パワーモジュール
KR101115714B1 (ko) 2009-12-30 2012-03-06 하나 마이크론(주) 열방출형 반도체 패키지 제조방법
US9059143B2 (en) 2010-07-28 2015-06-16 J-Devices Corporation Semiconductor device

Also Published As

Publication number Publication date
CN1697169A (zh) 2005-11-16
KR100632459B1 (ko) 2006-10-09
US20070138625A1 (en) 2007-06-21
US7202561B2 (en) 2007-04-10
KR20050077866A (ko) 2005-08-04
US20050224957A1 (en) 2005-10-13

Similar Documents

Publication Publication Date Title
JP2005217405A (ja) 熱放出形半導体パッケージ及びその製造方法
US6373703B2 (en) Integral design features for heatsink attach for electronic packages
JP2548350B2 (ja) テープ自動結合に使用される熱放散相互接続テープ
JP4493121B2 (ja) 半導体素子および半導体チップのパッケージ方法
JP3004578B2 (ja) 熱放散増強のための多熱導伝路とパッケージ統合性及び信頼性向上のための縁の周りを囲むキャップからなる集積回路パッケージ
US20060249852A1 (en) Flip-chip semiconductor device
US20030214049A1 (en) Heat dissipating flip-chip ball grid array
US7312525B2 (en) Thermally enhanced package for an integrated circuit
JPH0964099A (ja) 半導体装置及びその実装構造
EP3051584A1 (en) Heat spreader with down set leg attachment feature
JPH07254668A (ja) 高熱放出用の半導体パッケージ
JP2008060172A (ja) 半導体装置
KR20070020301A (ko) 하부 방열판
TW201041097A (en) Multi-die package with improved heat dissipation
JPH09293808A (ja) 半導体装置
US6847102B2 (en) Low profile semiconductor device having improved heat dissipation
TW200408087A (en) Thermal enhance semiconductor package
JP2007281201A (ja) 半導体装置
US6784536B1 (en) Symmetric stack up structure for organic BGA chip carriers
JP2011171656A (ja) 半導体パッケージおよびその製造方法
JP2004260051A (ja) 半導体装置の製造方法および半導体装置
KR20080085441A (ko) 스택 패키지 및 그 제조방법
KR20080111618A (ko) 방열 구조의 반도체 패키지 및 이를 패키징하는 방법
JPH0878616A (ja) マルチチップ・モジュール
JP3058142B2 (ja) 半導体装置とその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080118

A761 Written withdrawal of application

Free format text: JAPANESE INTERMEDIATE CODE: A761

Effective date: 20090605