JP2548350B2 - テープ自動結合に使用される熱放散相互接続テープ - Google Patents

テープ自動結合に使用される熱放散相互接続テープ

Info

Publication number
JP2548350B2
JP2548350B2 JP63508330A JP50833088A JP2548350B2 JP 2548350 B2 JP2548350 B2 JP 2548350B2 JP 63508330 A JP63508330 A JP 63508330A JP 50833088 A JP50833088 A JP 50833088A JP 2548350 B2 JP2548350 B2 JP 2548350B2
Authority
JP
Japan
Prior art keywords
heat dissipation
tape
dissipation pad
heat
tape package
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP63508330A
Other languages
English (en)
Other versions
JPH03501311A (ja
Inventor
エィチ． バット，シェルドン
ブイ． ボス，スコット
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Olin Corp
Original Assignee
Olin Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from US07/105,141 external-priority patent/US4849857A/en
Application filed by Olin Corp filed Critical Olin Corp
Publication of JPH03501311A publication Critical patent/JPH03501311A/ja
Application granted granted Critical
Publication of JP2548350B2 publication Critical patent/JP2548350B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49517—Additional leads
    • H01L23/49524—Additional leads the additional leads being a tape carrier or flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/42—Fillings or auxiliary members in containers or encapsulations selected or arranged to facilitate heating or cooling
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/42—Fillings or auxiliary members in containers or encapsulations selected or arranged to facilitate heating or cooling
    • H01L23/433—Auxiliary members in containers characterised by their shape, e.g. pistons
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49572—Lead-frames or other flat leads consisting of thin flexible metallic tape with or without a film carrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/50—Tape automated bonding [TAB] connectors, i.e. film carriers; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01028—Nickel [Ni]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01032—Germanium [Ge]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/15165—Monolayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16152—Cap comprising a cavity for hosting the device, e.g. U-shaped cap
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49121—Beam lead frame or beam lead device
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/12—All metal or with adjacent metals
    • Y10T428/12201—Width or thickness variation or marginal cuts repeating longitudinally

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Description

【発明の詳細な説明】 本発明は、テープを使用した自動的なボンディング、
即ちテープ自動結合（以下にTABと称する）、に使用さ
れる改良された熱放散相互接続テープに関する。半導体
材料によって構成された集積回路は、寸法、動作速度お
よび回路密度の点で増大されてきている。このような電
子デバイスの実装技術即ちパッケージがこれらの改良に
見合っていなければならない。電子部品のパッケージが
適用されねばならない２つの領域（area）は、チップに
於ける結合位置の数の増大を支える即ちサポートするた
め、又、寸法および回路密度の増大に伴って出力が増大
されるのを助成するためである。
高まってきた回路密度をアドレスする１つの方法は、
従来のワイヤーボンディング、即ち結合線による接続の
代わりにTABを使用することである。TABは結合線による
接続で達成されるであろうよりも、半導体ダイ上での相
互接続のための結合パッドの間隔を一層狭めることを可
能にする。このTAB技術の一般的な説明は、トム・ディ
クソンによる“TAB技術は高密度の接続に取り組んでい
る”（TAB Technology Tackles High Density Intercon
nection）と題された論文に記載されており、該論文は
エレクトロニックパッケージングと製造（Electronic P
ackaging ＆ Production）の1984年12月号の第34〜39頁
に見られる。
TABには３つの一般的な形態がある。第１の形態は単
一層即ち全てが金属で作られた構造であり；第２の形態
は金属層とポリイミドのような誘電性の支持層を備えた
２層構造であり；そして第３の形態は金属層がカプトン
（KAPTON）（商品名）ポリイミドのような誘電材に接着
された３層構造である。更に、これらのそれぞれの構造
に関する詳細は前述したディクソンの論文を参照するこ
とによって得ることができる。
TABの接続は一般に半導体ダイから外方へ延在される
ように配置された複数の狭いリード線を含み、内側リー
ド部分は半導体ダイの接触パッドに結合されるように、
又、外側リード部分は所望されるリードフレーム、回路
基板等に対して結合されるようになされる。単一層の形
態の場合は、金属フレームが細長いリード線を支持す
る。これに対して、２層構造又は３層構造の形態では、
ポリイミド基体がリード線を支持するのである。
TABの工程には、先ず最初にTABテープの内側リード部
分を半導体デバイスに結合し、これに続いてテープフレ
ームもしくは支持基体からリード線を切り取り、その外
側リード部分を所望のリードフレーム、パッケージ回路
又はプリント回路に対して望み通りに結合する段階が含
まれる。TABのリード線は銅箔のような金属箔で形成さ
れており、又、比較的薄く、典型的には約.0127mm〜約.
152mm（.0005インチ〜約.006インチ）の厚さとされてい
る。このTAB箔の薄さが、相互接続部をより一層接近し
て配置可能にし、これにより半導体チップでの高密度の
相互接続を可能にしているのである。
TABテープは、バンプ（bump）を形成されることも、
バンプを形成されないこともできる。バンプはチップか
ら機械的に隔離させるものとして一部作用する。バンプ
を形成されていないテープは、TABリード線の内側リー
ド部分とチップとの間で所望の加熱圧縮結合を行うため
に半導体チップにバンプを形成することを必要とする。
バンプの形成されたテープは、ウェハーにバンプを形成
する必要性を無くし、又、TABの相互リード結合部分が
直接的に任意の半導体ダイの結合パッドに対して結合で
きるようにする。バンプを形成されたテープは通常は、
ダイに対して接続されるべき位置に配置された銅の突出
バンプを有しているのである。このバンプは、望まれる
ならば金、錫、又はニッケルのような適当なメッキで被
覆される。
電子部品のパッケージを適用することが望まれる第２
の領域は、熱放散である。電子部品のパッケージングに
於いて熱放散が必要となることの一般的な説明は、エレ
クトロニックパッケージと製造の1984年４月号、第104
〜109頁に見られるアーネル・アール・ウィンクラー（E
rnel R.Winkler）による“将来のパッケージに於ける熱
伝達はPCB設計に影響を及ぼす” （FuturePackage′s Heat Transfer Will Affect PCB D
esigns）と題する論文、および、ソリッドステートテク
ノロジー（Solid State Technology）の1986年６月号、
第119〜123頁に見られるチャールス・ジェー・バートレ
ット（Charles J.Bartlett）による“VLSIのための進ん
だパッケージング”（Advanced Packaging For VLSI）
と題する論文、に見出すことができる。
電子部品のパッケージを設計する上でのキーとなる内
容はチップ温度を最大許容値に制限することである。電
流がチップを流れる際、その電流は或る量の抵抗を受け
る。この抵抗が熱を発生させるのである。チップの回路
数が多ければ多いほど、熱の発生が増大することにな
る。又、チップ温度が10℃だけ上昇することでチップの
寿命が典型的に約50％も短縮されてしまうことが知られ
ている。理想的にはチップ温度は約85℃以下に維持され
るべきである。
バートレットは、チップの動作温度を決定するファク
ターの値を定める幾つかの公式を与えている。チップの
接合温度は、チップが発生する出力からパッケージによ
って放散される熱を差し引いた関数となる。熱放散には
本質的に３つの径路がある。即ち、チップのベースを通
しての伝導、リード線を通しての伝導、およびチップ表
面からの伝導、対流および輻射による径路である。
殆ど全ての半導体デバイスは、半導体チップの一方の
面に回路が配置されている。チップは通常はシリコンで
あるが、ゲルマニウム又はガリウム砒素の使用も知られ
ている。この表面に所望の集積回路を形成するために様
様な物理的および化学的な処理が使用される。その回路
に電流が流れると、熱が発生する。その熱を除去するた
めに多くの異なる機構が提案されてきた。例えば、バッ
ト（Butt）に付与された米国特許明細書第4,410,927号
はパッケージベースにヒートシンクが組み付けられた幾
つかの電子部品のパッケージの例を示している。スピネ
リ（Spineli）その他に付与された米国特許明細書第38
5,202号は半導体パッケージが取付けられることになる
基板にプリント回路基板を示している。その回路基板を
通してヒートシンク手段が走っている。ウィンクラーに
よる上述の論文は幾つかのヒートシンク手段を示してい
る。
共通の機構が上述したヒートシンク方法を通じて走っ
ている。全てはパッケージベースと半導体デバイスとの
境界面にもしくはその下方位置に配置されたヒートシン
クによって構成されている。電気的な動作面に熱が発生
すると、その熱がデバイスから持ち去られるためにヒー
トシンクに到達する迄に半導体チップと普通は基体材料
との厚さ部分を通過するためには、或る限られた時間が
必要であり、 熱は半導体ダイの動作面から空気の対流を通じて除去
される。対流による熱放散を改善するために、強制空気
が使用されてきた。同様に空気の代わりにガスが使用さ
れてきた。例えば、1983年７月号のサイアンティック・
アメリカン（Scientic American）、第86〜96頁に記載
されたアルバート・ジェー・ブロジェット・ジュニア
（Albert J.Blodgett,Ir.）による“マイクロエレクト
ロニック・パッケージング”（Microelectronic Packag
ing）と題する論文は、空気よりも対流熱伝達効率の高
いヘリウムの使用を示している。
リード線は伝達ヒートシンクとして使用されてきた。
タキアー（Takiar）その他に付与された米国特許明細書
第4,684,975号は金属テープのリード線を示しており、
そのリード線は結合パッドから内方へ向けて延在されて
半導体デバイスの中央部分から熱を除去するようになさ
れている。
熱放散を改善するための更に他の手段がバットに付与
された米国特許明細書第4,524,238号に示されている。
これに於いては、パッケージの蓋がチップと直接に接触
されるか、或いは伝熱ばねが蓋から延在されてチップと
接触するようになされている。その他の熱放散の方法が
バッドに付与された米国特許明細書第4,607,276号に記
載されている。これに於いては、ばね装置がパッケージ
のベースに固定され、半導体デバイスの接地接点として
働くようになされている。又、このばね装置はチップを
パッケージ蓋に対して押し付けて、熱放散の径路を形成
するようになっている。
テープ自動結合（TAB）のためのテープの製造は良く
知られている。又、バーンズ（Burns）に付与された米
国特許明細書第4,209,355号およびガルスキー（Gursk
y）に付与された米国特許明細書第4,234,666号に示され
ている。高密度パッケージのためのTABの相互接続テー
プの利点はディクソンによる前述した論文に良く記載さ
れている。
本発明の目的は、相互接続テープおよび電子部品のパ
ッケージング技術を提供し、これにより相互接続部の数
を増大できるように、又、それに応じて増大する発生熱
を熱放散の有効な手段によって除去できるようにするこ
と、である。
本発明の１つの利点は、チップの発熱面に接触する熱
放散手段を適用することである。
本発明の他の利点は、相互接続テープに組み込まれ
る、且つ又、リード線とは熱的に隔絶される熱放散手段
を提供することである。
本発明の他の利点は、TABパッケージングの熱放散を
改善するために相互接続テープを使用することである。
本発明の更に他の目的は、TABテープの使用のため
に、モールド成形されたプラスチック性の電子部品パッ
ケージに於ける熱放散を改善することである。
従って、テープ自動結合に使用するために半導体チッ
プの発熱面に熱放散パッドを配置した相互接続テープが
提供されるのである。この相互接続テープは、少なくと
も１つの導電性ストリップと、少なくとも１つのリード
線クラスターを含んでいて、自由端部がクラスターの中
央に向かって突出されるとともに、反対側の端部は前記
ストリップで支持されているようなストリップ上の少な
くとも１つのリード線パターンと、前記リード線の自由
端部から間隔を隔てられ且つ中心に配置された熱放散パ
ッドと、前記熱放散パッドから外放へ延在され、導電性
ストリップに固定されている少なくとも１つの支持部材
とを有して構成されている。
他の実施例に於いては、熱放散パッドはリードパター
ンを有するTABテープの要素ではなく、寧ろ第２のテー
プから形成される。この第２のテープはTABもしくは結
合線によりチップの結合が行われるよりも先に又は後
に、半導体チップの発熱面に位置決めされる。
これらの並にその他の目的は、以下の説明および図面
から明白となろう。図面に於いて、同じ部材は同じ符号
を付されており、基準となる数即ちプライム数又はそれ
から派生した数即ちマルチプライム数は同様な機能を果
たす同様部材で構成されている。
図面の簡単な説明 第１図は従来技術で知られているような相互接続テー
プの概略的な図面； 第２図は半導体パッケージのベースにヒートシンク手
段を組み付けた電子部品のパッケージの概略的な図面； 第３図は本発明により相互接続テープの概略的な図
面； 第4A図はリード線に関する熱放散パッドの位置を示す
好ましい実施例の横断面図； 第4B図はリード線に関する熱放散パッドの位置を示す
第２の実施例の横断面図； 第５図はリード線および半導体デバイスに対する熱放
散パッドの関係を示す相互接続テープの概略図； 第６図は熱放散パッドに取付けられた熱放散フィンを
示す実施例の概略図； 第７図は第６図の線６−６に沿う横断面図であって、
熱放散パッド上のフィンの位置を示す横断面図； 第８図は熱放散パッドによって生じる熱応力を低減す
る方法の概略図； 第９図は熱放散パッドによって生じる熱応力を低減す
る方法の第８図の線８−８に沿う横断面図； 第10A図は本発明の好ましい実施例を組み込んだTABパ
ッケージの横断面図； 第10B図は本発明の他の実施例を組み込んだTABパッケ
ージの横断面図； 第11図は本発明を使用するモールド成形されたプラス
チックパッケージの概略図； 第12図は本発明を使用するプラスチックパッケージの
他の実施例；そして 第13図はバンプを形成されたTABリード線を備えた実
施例の横断面図である。
第14図は熱放散パッドを移動して位置決めするための
リード線の無いテープの概略図である。
第15図は半導体リード線との接触を阻止する熱放散パ
ッドのダウンセットの横断面図である。
第１図は従来技術を示している。相互接続テープ10は
複数のリード線11を備えており、これらのリード線は電
子デバイス、典型的には半導体ダイ、に接続するための
内側端部12と、リードフレームに接続するための外端部
15と、又は、外部と接触を行う他の方法と、を有してい
る。良く知られている方法に従って半導体チップに自動
結合するために相互接続テープを整合させるために、割
り出し孔16が使用されている。リード線は通常は非常の
幅が狭く、相互接続を高密度で行なえるようにしてい
る。リード線は組み立ての間に変形できるようになされ
ている。曲がりを防止するために、リード線を真っ直ぐ
にするのにタイバー14がしばしば使用される。タイバー
は、従来のTAB技術によれば相互接続テープで形成さ
れ、或いはその代わりに図示しないが重合材リングで形
成されている。半導体パッケージに対して相互接続テー
プが一度所定位置に位置決めされると、リード線は例え
ば切断もしくはスタンピング動作によってテープキャリ
ヤから分離される。更に、タイバーがリード線から除去
されるのである。
第２図は、半導体デバイスから熱を除去するための１
つの方法を使用した半導体デバイスを収容するように適
用された従来技術の電子部品パッケージを示している。
ダイとしても知られている半導体デバイス17は、パッケ
ージベース18およびパッケージカバー20で構成された電
子部品パッケージに内蔵されている。熱は、パッケージ
ベースを通り、ヒートシンク19を経て、又、チップ面を
通り、パッケージ内部にシールされている空気21内の対
流によって、除去される。
パッケージベースは通常は、熱膨張係数が半導体デバ
イス、例えば酸化アルミニウムや合金42、の熱膨張係数
と等しいセラミックスや金属材料で作られている。ベー
ス材料は通常は伝熱性が悪い。ヒートシンクは通常は銅
やアルミニウムのような熱伝導率の高い材料で作られ
る。ヒートシンク材料は通常は半導体デバイスよりも格
段に大きな熱膨張係数を有しているので、そのデバイス
は通常はヒートシンクに対して直接に取付けられること
はない。
第３図は本発明で請求されている相互接続テープ10′
の概略図である。少なくとも１つの導電性ストリップ22
は、リード線11の少なくとも１つのクラスターを含む少
なくとも１つのリードパターンをストリップに有してい
る。リード線11は、クラスターの中央に向かって突出す
る自由端部12と、ストリップによって支持されている反
対端部15とを有している。熱放散パッド23は前記リード
線の内側端部12から間隔を隔てて中央に配置されてい
る。少なくとも１つ支持部材24がタイバー14により所定
位置に保持されている熱放散パッドから外方へ延在され
ている。
本発明によれば、リード線11、熱放散パッド23および
支持部材24は全てが同じ導電性ストリップ22から作られ
ている。このストリップは熱伝導率が比較的大きな成形
可能な材料、例えば銅や銅ベースの合金、で一般に作ら
れる。ストリップの厚さ範囲は約2.54mm（約0.01イン
チ）迄であり、約.0127mm〜約.152mm（約.0005インチ〜
約.006インチ）とされるのが好ましい。相互接続テープ
は金属又は金属合金の単一層とされるか、或いは多層積
層構造とされることができる。積層構造は、少なくとも
１つの電気的絶縁層に結合された少なくとも１つの導電
性の層を有する。
リードパターン11、熱放散パッドおよび支持部材24
は、選択的な化学的腐食や写真リソグラフィーのような
既知の方法によって形成される。相互接続テープが固体
銅のような均一質であるならば、タイバー14は同じ方法
で形成される。形成された部分はそれを取り囲む導電性
のストリップ22によって支持される。一度リードが半導
体デバイスに結合されたならば、導電性ストリップおよ
びタイバーはスタンピングか同等方法によって切り取ら
れる。
相互接続テープ10′が積層構造、例えば２つの銅の層
が１つの絶縁性のポリイミドの層によって離隔されてい
る３つの層の積層構造、或いは同じ３つの層が接着剤の
層によって互いに接合されている５層構造であるなら
ば、リード線は１つの銅の層から形成され、熱放散パッ
ドおよび支持部材は第２の銅の層から形成される。リー
ド線がポリイミドの層によって支持されているならば、
タイバーは必要ない。リード線は半導体ダイに結合さ
れ、導電性ストリップは取り外される。
上述にて説明したように、テープパッケージのリード
線は熱を半導体デバイスの電気的動作面から伝導するの
に使用されてきた。熱はエネルギーの１つの形態であ
り、熱放散部材を形成する原子によって吸収される。リ
ード線の原子が熱を吸収すると、原子核を回る電子がよ
り一層煽動される。原子核の回りの真が増大すると、影
響された即ち偏向された自由電子の個数は著しく増大
し、リード線の導電率は低下される。熱放散パッドはリ
ード線を通る熱伝導を最少限に抑えてリード線の導電率
を維持するように設計されている。
２つの支持フィンガー24′は熱放散パッドおよび半導
体デバイスから熱を伝導によって除去するように働く。
熱は支持フィンガーから電子部品のパッケージのボディ
ーに伝導され、或いは以下に説明するように外部ヒート
シンクや外部空気に伝えられるのである。支持フィンガ
ーの面積を広くすればするほど、支持フィンガーの伝熱
機能は高められるのである。伝熱を最大限とするため
に、隣接リード線の間の利用空間を占めるように支持フ
ィンガーが膨張できるようにされる。
第３図は導電性の材料で作られたストリップを供給す
るための連続ウェブを示している。TAB回路もまた幾つ
かのリードパターンのスティックの形態で供給される。
或いは、単一リードパターン部分としてスライドのよう
なキャリヤで供給される。
第4A図は好ましい実施例の横断面図である。導電性ス
トリップは均一質の銅又は銅合金のような伝熱性の比較
的高い材料の単一層とされる。この材料がリード線11並
びに熱放散パッドに形成される。
第4B図に示される他の好ましい実施例では、リード線
11′および熱放散パッド23′は複数の層を積層した構造
25に於ける異なる層から作られる。第１の銅もしくは銅
ベース合金の11′および第２の銅もしくは銅ベース合金
の層23′は非導電性の層26によって隔離されている。第
１の銅もしくは銅ベース合金の層は選択的な写真エッチ
ングや写真リソグラフィーのような既知技術によってリ
ード線に形成され、第２の銅の層は同様な即ち等価の方
法によって熱放散パッドに形成される。
第５図は好ましい実施例に於ける熱放散パッド23の概
略図であり、この熱放散パッド23は電子デバイス17の電
気的動作面に隣接配置されている。この電気的動作面
は、通常はドーピングのような熱反応によって電子回路
が挿入された半導体デバイスの面である。内側リード部
分12は電気的動作結合部分27にて終端しており、又、超
音波結合、圧縮結合或いは熱圧縮結合のような適当なリ
ード線結合方法によってチップに取付けられている。
支持フインガー24は適当な結合手段の何れかによって
パッケージベース部材29に結合されている。この結合手
段には、半田付け、溶接、単純な機械的接触、或いは支
持手段を固定位置で且つベース部材に対して比較的密に
接近させて保持することのできるその他の方法、の何れ
もが含まれるのである。
熱放散パッドの熱放散機能は熱拡散部材として支持手
段を組み込むことによって更に一層改善されることがで
きる。支持手段24′は装置のような１つの拡散部材を示
している。支持部材の表面積を拡げることによって、よ
り一層大量の熱を周囲のパッケージに伝えることが可能
となる。支持部材の寸法および形状はパッケージの寸法
並びにリード線の位置によってのみ制限される。支持手
段はリード線から電気的に絶縁状態に保持されるのが好
ましい。
熱拡散部材をパッケージ内部に制限する意図は本願明
細書には全て無い。24″は可能とされる実施例を示して
いる。これに於いては、支持手段はパッケージの境界を
超えて延在している。支持手段の外側端部は対流によっ
て又は伝導によって外部ヒートシンク（図示せず）に熱
放散することができるのである。
第６図は本発明の他の実施例を示している。熱放散パ
ッド23″はそれに固定されて外方に延在された熱放散フ
ィン35を有している。
フィンは幾つかの機能を果たしている。第１に、熱放
散パッドの有効表面積を増大し、対流によって放散され
る熱量を増大している。又、フィンは熱放散パッドから
外方へ延在している。強制空気流が半導体デバイスの表
面を横断して流され、フィンに当たって熱伝達を有効に
増大させる。
第７図は線６−６に沿う横断面図にて熱放散フィンの
位置決めを示している。フィンベース41は半田付けやエ
ポキシ剤による接着のような従来の手段によって熱放散
パッド23に結合されている。フィンベースは連続とされ
たり、穿孔されることができる。穿孔されたフィンベー
ス41′は以下に説明するようにフィンおよび熱放散パッ
ドによって増大された半導体チップの応力を低減させる
のに有効である。
フィンは非結合縁39を横断して平面37とされるか、或
いは鋸歯37′とされることができる。組み合わせること
によってフィンの表面積を増大することは熱除去を改善
することになる。１つ又はそれ以上の数のフィンが配置
され得るが、その個数および間隔は半導体デバイスの熱
放散に関する要求条件に応じて変化されるのである。
大半の材料は加熱されると膨張する。膨張率は材料に
応じて決り、又、各材料は定められた熱膨張係数を有し
ている。銅や銅合金のような高い熱伝導率を有する材料
で作られるのが好ましい熱放散パッドは、半導体デバイ
スよりも大幅に大きな熱膨張係数を有する可能性が強
い。このような熱膨張の組み合わせの悪さは電子デバイ
スに望ましくない応力を発生させてしまうのである。第
８図に示すように応力解放部材を熱放散パッド23の内
部に挿入するのが本発明の実施例である。この応力解放
装置は一連の孔44の形態をなしている。これらの孔は丸
くされる必要がない。寧ろ、何れかの形状が応力解放に
最も有効となる。複数の孔で形成されるあらゆるパター
ンが備えられ得る。第９図は第８図の線８−８に沿う熱
放散パッドの横断面図である。応力解放孔を形成する手
段は当技術分野で知られている。１つの方法は選択的な
化学的腐食である。これらの孔は熱放散パッドの全厚さ
を通して延在されないことが好ましい。熱放散パッド23
を通る伝導によって生じる熱放散は孔44を通る対流に
よるよりも有効である。
第10A図は電子部材を収容するようになされたテープ
パッケージの中に組み入れられた本発明による熱放散TA
Bテープの概略図である。このパッケージはベースプレ
ート29と、該ベース部材に結合されたカバー部材20とを
含み、電子デバイス17を収容する適当な框体を作り上げ
ている。ベース部材は、コバール（KOVAR）（商品名）
や合金42のような電子デバイスの熱膨張係数に近い熱膨
張係数を有する材料、或いは銅や銅ベース合金のような
高い熱膨張係数を有する材料とされる。相互接続テープ
はベース部材とカバー部材との間に配置される。ベース
部材およびカバー部材は適当な絶縁材によって互いに結
合され、外側リード部分15がパッケージ部材と同様に互
いからも電気的に隔離されるようになされる。気密パッ
ケージを形成するのに適当な材料はシーリングガラスで
ある。気密であることが要求されない場合には、熱硬化
および熱可塑性の重合樹脂で構成される群から選択され
た重合材、例えばエポキシ、が選ばれるのである。
外側リード部分はベースやカバーを通り、或いはそれ
に沿った位置にて終端することができ、外部との電気的
な隔離および接触が維持されるようになされる。図示し
ていない方法でセラミックベース部材に沿って位置され
た導電性パッドにてリード線を終端させている。パッド
は導電径路の終端となる。これらの径路はセラミックベ
ース部材を通してリード線或いはプリント回路に接続さ
れる。リード線がベース／カバーの境界面を通過しない
のであれば、ベースは例えば金属半田のような導電性材
料によってカバーに対して結合される。
TABテープは内側リード端部12を有し、この端部は電
子デバイスの結合部に接続される。外側リード部分15は
電子パッケージを超えて延在され、プリント回路基板又
は他の電子デバイスに対して接続されるようになされ
る。熱放散デバイス23は接着剤47によって半導体チップ
に固定される。
接着剤はあらゆる適当な熱伝導材料とされることがで
きる。電子デバイスと熱放パッドとの間の熱膨張係数の
不釣合いによって生じる応力は、電子デバイスに伝えら
れるのではなく接着剤によって吸収されるのである。
第２の考慮すべき点は接着剤の電気的特性である。電
子回路は一般に電子デバイスの表面に配置される。この
回路を通して流れる電流が熱を発生し、この熱は熱放散
パッドによって除去される。熱放散効率は、熱放散パッ
ドが発熱面に直接に接触されるならば改善される。回路
から電流が熱放散パッドに漏洩して電気的に短絡回路が
形成されるならば、装置の動作に有害となる。接着剤は
高い誘電定数を有していなければならない。これに代え
て、不動態層を使用することができる。半導体工業界で
は不動態層を半導体デバイスの表面に付与することが知
られている。この不動態層46は一般に半導体デバイスの
製造者によって付与されるのであり、例えば二酸化シリ
コンのような非導電性材料の薄い層でできている。この
不動態層が動作結合部分27を除いてチップの全面をカバ
ーするのである。動作結合部分27は図示したように隆起
されるか、或いは以下に説明するように平面とされる。
不動態層の厚さは非常に薄く、熱放散パッドの有効性が
阻害されることはない。
不動態層が電子デバイスの動作面に付与されるなら
ば、その接着剤は何れかの比較的伝熱性の良い変形可能
でしなやかな接着剤とされる。接着剤の弾性係数を低く
抑えて、電子デバイスに応力を伝達するのを阻止するよ
うにしなければならない。適当な接着剤の幾つかの例
は、シリコン、或いは銀や銅の粉末金属を充填された接
着剤、である。この接着剤は一般に熱放散パッドに較べ
て熱の有効な伝導性に劣るので、接着剤の層の厚さを極
力薄く保持することが一般に望まれる。この接着剤は普
通は空気より良好な伝熱部材であり、空間の無い接着剤
の層が熱放散パッドのチップ境界面を全体的に覆うこと
が望まれるのである。
他の実施例が第10B図に示されている。第10A図に於け
るのと同様に、カバー部材20はベース部材29に結合さ
れ、リードフレーム11′がカバー部材とベース部材との
間に配置されている。このカバーは適当なシール剤によ
ってベース部材に結合されている。しかしながら、本発
明の実施例ではリードフレーム11′および熱放散パッド
23′は同じ複数積層構造25の一部をなしている。この積
層構造の第１の導電性層がリード線11′を形成してお
り、第２の導電性層が熱放散パッド23′を形成してい
る。これらの２つの層は非導電性層26で隔離され、これ
により熱放散パッドは望まれる如何なる寸法形状にも形
成でき、リード線の何れかの箇所と接触して短絡回路を
形成する危険性が無いようにされている。
本発明の他の実施例が第11図に示されている。相互接
続テープはモールド成形されたプラスチックパッケージ
に組み込まれている。このプラスチックパッケージはモ
ールド成形されたベース部材を含んでおり、この部材に
対して半導体デバイス17が固定されている。この相互接
続テープは内側リード部分12が半導体チップの結合部分
27に固定されており、又、外側リード部分15はベースを
通してベース内部にモールド成形されている。熱放散パ
ッド23は接着剤層47によって半導体デバイスに固定され
ている。熱放散支持部材24″はリード線と同一平面の部
分が欠けている。この同一平面の欠けていることが電気
的な短絡回路の形成を防止しているのである。パッケー
ジベース内にてリード線および熱放散パッドが適正に位
置決めされた後、ベース空間は樹脂49に充填される。こ
の樹脂は硬化して固体のプラスチックブロックを形成
し、電子デバイスを外部から、そしてリード線を振動か
ら、保護するのである。この樹脂はリード線とねほし支
持部との間の空隙を充満して電気的な離隔を保証する。
プラスチックパッケージの他の実施例が第12図に示さ
れている。相互接続テープは３つの層の積層構造25であ
り、第１および第２の銅の層が絶縁性のポリイミド層に
よって離隔されている。第１の銅の層はリード線を形成
しており、内側リード部分12′は結合バンプ27にてシリ
コンチップに接触し、又、外側リード部分15′はパッケ
ージのベースを通してその内部にモールド成形されてい
る。相互接続テープの中間層は接続層26である。第２の
銅の層23′は熱放散パッドである。リードフレームから
これらは電気的に絶縁されているので、熱放散パッドは
パッケージの全内面積の上に延剤でき、そのパッケージ
の熱放散機能を格段に増大している。熱放散パッド23′
の寸法をパッケージ寸法に制限するような如何なる制限
も無い。これはパッケージ壁を超えて延剤されて対流冷
却を増大するように、そして外部ヒートシンク装置に製
造できるようになされている。
上述にて示された例および実施例はバンプを形成され
た電気接点を備えた電子デバイスを示してきたが、バン
プを形成された内側リード線および半導体ダイの滑らか
な電気的接点が使用できることが認識されよう。第13図
はバンプを形成された内側リード線12″および滑らかな
結合部分27′の形状を断面図で示している。一般に、バ
ンプを形成された内側リード部分はメッキされて銅の拡
散を制限し、又、滑らかな結合部分はアルミニウムで被
覆されて結合を容易にしている。
TABの工程はリードフィンガーを正確に整合して自動
結合を容易とする機能を有している。第１図を戻って参
照すれば、１つの従来の割り出し手段は図示してないが
割り出し孔16を使用しており、シリコンチップの結合部
分の上にリードフィンガー12を正確に位置決めできるよ
うにしている。他の実施例は割り出し孔が組み付けられ
ていない割り出し手段を使用している。
第14図は、熱放散パッド23aを移動して位置決めする
ためのリード線の無いTABテープ10を示している。半導
体ダイは、TABテープによる結合又は通常の結合線によ
る結合を介してリードフレームに対して既に電気的に接
続されている。割り出し孔16又はその他の割り出し手段
を使用して、熱放散パッドは半導体チップの上に位置決
めされる。この熱放散パッドは誘電性の接着剤によって
リード線から電気的に隔離されている。この誘電性の接
着剤は、熱放散パッドの取付けの前に半導体チップに付
与される。或いは、これに代えて、半導体チップの上に
配置される前に熱放散パッドの表面に付与される。
ここに開示されたように熱放散パッドが支持手段24を
介して半導体パッケージに結合されるのである。熱放散
パッドは理想的には半導体チップの動作面から熱を取り
去るような伝導性を極力高めるような厚さとされること
が望まれる。熱膨張係数の相違に起因する応力を最少限
に抑えるために、応力解放パターンが第８図で先に示さ
れたように熱放散パッドの内部へ腐食形成されることが
できるのである。
応力解放パターンは第14図に示すように支持部材14
にも組み付けることができる。TAB結合リード線に応力
解放パターンを使用することは、米国特許明細書第4,23
4,666号に開示されているように知られている。支持部
材に於ける応力解放パターンは、熱放散パッドを支持す
るための形状とされ、且つ又熱膨張を緩衝して応力を小
さくするのである。この応力解放の切除部51は如何なる
寸法形状とすることができ、適当な支持部材に付与され
ることができるのである。
第15図に示されるように、支持部材24aは真っ直ぐで
ある必要はないがダウンセット53を有することができ
る。このダウンセットは典型的には応力解放部分と熱放
散パッド23aとの間に配置され、且つ又熱放散パッドをT
ABリード線15又は結合線57から電気的に離隔する。更
に、支持部材が熱放散パッドと同じ平面内に位置されな
い場合には、熱応力は電子デバイスに直接に作用される
ことは無い。
金属ましくは金属合金のリードフレーム55はベース部
材18とカバー部材20との間に配置されることができる。
このリードフレームは誘電性の接着剤61によって所定位
置に保持され、ベース部材から電気的に離隔される。こ
の接着剤は典型的にはシーリングガラスとされるか、或
いは例えばエポキシのような重合材料とされる。リード
フレームはTABリード線15によって、或いは通常の結合
線57によって半導体チップに電気的に接続される。
２つのTABテープ、即ちリードフィンガーに対する第
１のテープと、熱放散パッドに対する第２のテープとを
使用することは、金属パッケージやプラスチック製のカ
プセル化されたパッケージを含む上述にて説明したあら
ゆる形状のパッケージに適用することができる。単一テ
ープの実施例に関して開示した全てのその他の実施例
も、同様に２つのテープの実施例に対して応用すること
ができるのである。
従来の結合線による結合はチップをリードフレームに
対して電気的に接続するに使用でき、又、単一の移送テ
ープは熱放散パッドを整合させるのに使用できる。
本発明によれば、電子デバイスの発熱頂面に接触され
ている熱放散パッドに対してテープ相互接続を形成する
ことが可能となり、これにより相互接続テープから組み
立てられたパッケージの熱放散特性が大幅に改善される
ことが明白となろう。
本発明によれば、テープ自動結合に使用される改良さ
れた相互接続テープが提供されたことが認識されよう。
この相互接続テープは前述した目的、手段および利点を
完全に満たしているのである。本発明はその特定の実施
例に関して説明したが、多くの代替例、変更例、および
変化例が上述の説明から容易に当業者に認識されること
は明白である。従って、請求の範囲の欄に記載の精神並
びに広義の範囲に含まれるそのような全ての代替例、変
更例、および変化例を包含することが意図されるのであ
る。
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 昭49−130687（ＪＰ，Ａ) 特開 昭51−112177（ＪＰ，Ａ) 特開 昭61−95539（ＪＰ，Ａ) 特開 昭63−296345（ＪＰ，Ａ) 特公 昭57−1143（ＪＰ，Ｂ２) 実公 昭59−5982（ＪＰ，Ｙ２) 米国特許4394530（ＵＳ，Ａ) 米国特許4449165（ＵＳ，Ａ)

Claims (11)

    (57)【特許請求の範囲】
  1. 【請求項１】発熱面に電気的な動作結合部分（27）を有
    する電子部材（17）を収容しているテープパッケージで
    あって、前記パッケージが、 前記電子部材（17）を包囲するハウジングであり、ベー
    ス部材（29）がカバー部材（20）に結合されて構成され
    ている前記ハウジングと、 前記ベース部材（29）と前記カバー部材（20）との間に
    配置された導電性の相互接続テープと、 前記テープが、前記電気的動作結合部分（27）に結合さ
    れた自由端部（12）を有するリード線と、前記リード線
    から間隔を隔てられた熱放散パッド（23）と、該熱放散
    パッド（23）からハウジングへ向かって延在する少なく
    とも１つの支持部材と、熱放散パッド（23）を前記電子
    部品の前記第１の発熱面に直接に固定する手段（47）
    と、該手段が前記熱放散パッド（23）を前記電子部材
    （17）から更に間隔を隔てるようにしていることと、を
    形成する少なくとも１つのパターンを形成していること
    と、 を有していることを特徴とするテープパッケージ。
  2. 【請求項２】請求項１に記載されたテープパッケージで
    あって、前記手段（47）が柔軟な接着剤であることを特
    徴とするテープパッケージ。
  3. 【請求項３】請求項２に記載されたテープパッケージで
    あって、柔軟な接着剤が不充填シリコンであることを特
    徴とするテープパッケージ。
  4. 【請求項４】請求項２に記載されたテープパッケージで
    あって、柔軟な接着剤が伝熱金属粉末を充填されている
    ことを特徴とするテープパッケージ。
  5. 【請求項５】請求項２に記載されたテープパッケージで
    あって、熱放散パッド（23）が１つ又はそれ以上の数の
    熱放散部材（35）を含んでいることを特徴とするテープ
    パッケージ。
  6. 【請求項６】請求項５に記載されたテープパッケージで
    あって、熱放散部材（35）の各々が熱放散パッド（23）
    の非固定側に対して角度を付して固定された少なくとも
    １つのフィン（37）であることを特徴とするテープパッ
    ケージ。
  7. 【請求項７】請求項６に記載されたテープパッケージで
    あって、前記少なくとも１つのフィン（37′）の各々の
    結合端部（41′）が穿孔されていることを特徴とするテ
    ープパッケージ。
  8. 【請求項８】請求項６に記載されたテープパッケージで
    あって、前記少なくとも１つのフィン（37′）の各々の
    非結合端部（39）がセグメント形成されていることを特
    徴とするテープパッケージ。
  9. 【請求項９】請求項５に記載されたテープパッケージで
    あって、熱放散パッド（23）の厚さが予め定めたパタ
    ーンに従って不均一とされていることを特徴とするテー
    プパッケージ。
  10. 【請求項１０】第１の発熱面に電気的動作結合部分（2
    7）を含んでいる電子部材（17）を使用するテープパッ
    ケージであって、前記パッケージが、 前記電子部材（17）を包囲するハウジングであり、モー
    ルド成形されたプラスチックボディー（29）を有して構
    成されている前記ハウジングと、 前記モールド成形されたプラスチックボディー（29）の
    中に配置された導電性相互接続テープと、 前記テープが、前記電気的動作結合部分（27）に結合さ
    れた自由端部（12）を有するリード線（11）と、前記リ
    ード線（11）から間隔を隔てられた熱放散パッド（23）
    と、該熱放散パッド（23）からハウジングへ向かって延
    在する少なくとも１つの支持部材（24″）と、熱放散パ
    ッド（23）を前記電子部材（17）の前記第１の発熱面に
    直接に固定する手段（47）と、該手段（47）が前記熱放
    散パッド（23）を前記電子部材（17）から更に間隔を隔
    てるようにしていることと、を与える少なくとも１つの
    パターンを形成していることと、を有していることを特
    徴とするテープパッケージ。
  11. 【請求項１１】請求項１または10のいずれかの１項に記
    載されたテープパッケージであって、電気的動作結合部
    分（27）が不動態層（46）で囲まれていることを特徴と
    するテープパッケージ。
JP63508330A 1987-10-05 1988-09-19 テープ自動結合に使用される熱放散相互接続テープ Expired - Lifetime JP2548350B2 (ja)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US07/105,141 US4849857A (en) 1987-10-05 1987-10-05 Heat dissipating interconnect tape for use in tape automated bonding
US105,141 1987-10-05
US07/134,740 US4827376A (en) 1987-10-05 1987-12-18 Heat dissipating interconnect tape for use in tape automated bonding
US134,740 1987-12-18

Publications (2)

Publication Number Publication Date
JPH03501311A JPH03501311A (ja) 1991-03-22
JP2548350B2 true JP2548350B2 (ja) 1996-10-30

Family

ID=26802294

Family Applications (1)

Application Number Title Priority Date Filing Date
JP63508330A Expired - Lifetime JP2548350B2 (ja) 1987-10-05 1988-09-19 テープ自動結合に使用される熱放散相互接続テープ

Country Status (5)

Country Link
US (1) US4827376A (ja)
EP (1) EP0380570A4 (ja)
JP (1) JP2548350B2 (ja)
AU (1) AU2541688A (ja)
WO (1) WO1989003166A1 (ja)

Families Citing this family (60)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4827376A (en) * 1987-10-05 1989-05-02 Olin Corporation Heat dissipating interconnect tape for use in tape automated bonding
US5013871A (en) * 1988-02-10 1991-05-07 Olin Corporation Kit for the assembly of a metal electronic package
JPH0212937A (ja) * 1988-06-30 1990-01-17 Toshiba Corp Ｔａｂ用フィルムテープキャリア
US5001545A (en) * 1988-09-09 1991-03-19 Motorola, Inc. Formed top contact for non-flat semiconductor devices
JPH02107949A (ja) * 1988-10-17 1990-04-19 Nippon Steel Corp テープまたは板状体の表裏面検査装置
US5092034A (en) * 1988-12-19 1992-03-03 Hewlett-Packard Company Soldering interconnect method for semiconductor packages
US4981817A (en) * 1988-12-29 1991-01-01 International Business Machines Corporation Tab method for implementing dynamic chip burn-in
JPH03120746A (ja) * 1989-10-03 1991-05-22 Matsushita Electric Ind Co Ltd 半導体素子パッケージおよび半導体素子パッケージ搭載配線回路基板
US5025114A (en) * 1989-10-30 1991-06-18 Olin Corporation Multi-layer lead frames for integrated circuit packages
US5073521A (en) * 1989-11-15 1991-12-17 Olin Corporation Method for housing a tape-bonded electronic device and the package employed
US5098864A (en) * 1989-11-29 1992-03-24 Olin Corporation Process for manufacturing a metal pin grid array package
US5103292A (en) * 1989-11-29 1992-04-07 Olin Corporation Metal pin grid array package
US4997517A (en) * 1990-01-09 1991-03-05 Olin Corporation Multi-metal layer interconnect tape for tape automated bonding
US5043534A (en) * 1990-07-02 1991-08-27 Olin Corporation Metal electronic package having improved resistance to electromagnetic interference
GB9018763D0 (en) * 1990-08-28 1990-10-10 Lsi Logic Europ Mounting of electronic devices
US5122858A (en) * 1990-09-10 1992-06-16 Olin Corporation Lead frame having polymer coated surface portions
EP0512186A1 (en) * 1991-05-03 1992-11-11 International Business Machines Corporation Cooling structures and package modules for semiconductors
AU657774B2 (en) * 1991-08-08 1995-03-23 Sumitomo Electric Industries, Ltd. Semiconductor chip module and method for manufacturing the same
US5261155A (en) * 1991-08-12 1993-11-16 International Business Machines Corporation Method for bonding flexible circuit to circuitized substrate to provide electrical connection therebetween using different solders
JPH05326808A (ja) * 1992-05-15 1993-12-10 Ibiden Co Ltd 電子部品搭載用基板およびこれを用いた半導体装置
TW238419B (ja) 1992-08-21 1995-01-11 Olin Corp
US5360942A (en) * 1993-11-16 1994-11-01 Olin Corporation Multi-chip electronic package module utilizing an adhesive sheet
US5336564A (en) * 1993-12-06 1994-08-09 Grumman Aerospace Corporation Miniature keeper bar
AU2231795A (en) * 1994-04-14 1995-11-10 Olin Corporation Electronic package having improved wire bonding capability
JP2955829B2 (ja) 1994-04-15 1999-10-04 ハッチンソン テクノロジー インコーポレイテッド ヘッドサスペンション
US5491597A (en) * 1994-04-15 1996-02-13 Hutchinson Technology Incorporated Gimbal flexure and electrical interconnect assembly
US5598307A (en) * 1994-04-15 1997-01-28 Hutchinson Technology Inc. Integrated gimbal suspension assembly
WO1995031826A1 (en) * 1994-05-17 1995-11-23 Olin Corporation Electronic packages with improved electrical performance
US5808834A (en) * 1995-06-07 1998-09-15 Hutchinson Technology Incorporated Laminated adapter
US6635514B1 (en) * 1996-12-12 2003-10-21 Tessera, Inc. Compliant package with conductive elastomeric posts
DE19722357C1 (de) * 1997-05-28 1998-11-19 Bosch Gmbh Robert Steuergerät
JP2000068436A (ja) * 1998-08-18 2000-03-03 Oki Electric Ind Co Ltd 半導体装置および半導体装置用フレーム
US6621166B2 (en) * 2000-05-19 2003-09-16 International Rectifier Corporation Five layer adhesive/insulator/metal/insulator/adhesive tape for semiconductor die packaging
KR100343284B1 (ko) * 2000-06-23 2002-07-15 윤종용 반도체소자의 본딩패드 구조체 및 그 제조방법
US6724078B1 (en) 2000-08-31 2004-04-20 Intel Corporation Electronic assembly comprising solderable thermal interface
US6639757B2 (en) 2001-01-10 2003-10-28 Hutchinson Technology Inc. Heat dissipation structures for integrated lead disk drive head suspensions
US7176506B2 (en) * 2001-08-28 2007-02-13 Tessera, Inc. High frequency chip packages with connecting elements
US6856007B2 (en) * 2001-08-28 2005-02-15 Tessera, Inc. High-frequency chip packages
US7754537B2 (en) * 2003-02-25 2010-07-13 Tessera, Inc. Manufacture of mountable capped chips
US6972480B2 (en) 2003-06-16 2005-12-06 Shellcase Ltd. Methods and apparatus for packaging integrated circuit devices
JP2007528120A (ja) 2003-07-03 2007-10-04 テッセラ テクノロジーズ ハンガリー コルラートルト フェレロェセーギュー タールシャシャーグ 集積回路装置をパッケージングする方法及び装置
WO2005031861A1 (en) * 2003-09-26 2005-04-07 Tessera, Inc. Structure and method of making capped chips including a flowable conductive medium
US20050067681A1 (en) * 2003-09-26 2005-03-31 Tessera, Inc. Package having integral lens and wafer-scale fabrication method therefor
TWI222729B (en) * 2003-11-18 2004-10-21 Advanced Semiconductor Eng Semiconductor device package with a heat spreader
US20050139984A1 (en) * 2003-12-19 2005-06-30 Tessera, Inc. Package element and packaged chip having severable electrically conductive ties
US20050189635A1 (en) * 2004-03-01 2005-09-01 Tessera, Inc. Packaged acoustic and electromagnetic transducer chips
US8143095B2 (en) * 2005-03-22 2012-03-27 Tessera, Inc. Sequential fabrication of vertical conductive interconnects in capped chips
US7936062B2 (en) * 2006-01-23 2011-05-03 Tessera Technologies Ireland Limited Wafer level chip packaging
US20070202289A1 (en) * 2006-02-27 2007-08-30 Robert Kranz Array of self supporting thermally conductive insulator parts having a perforated outline surrounding each part to facilitate separation and a method of packaging
US20080029879A1 (en) * 2006-03-01 2008-02-07 Tessera, Inc. Structure and method of making lidded chips
US8604605B2 (en) 2007-01-05 2013-12-10 Invensas Corp. Microelectronic assembly with multi-layer support structure
US20110163428A1 (en) * 2010-01-05 2011-07-07 Manolito Fabres Galera Semiconductor packages with embedded heat sink
EP2546872A1 (en) * 2010-03-10 2013-01-16 Nitto Denko Corporation Heat insulation/heat dissipation sheet and intra-device structure
JP5525574B2 (ja) * 2012-08-07 2014-06-18 ホシデン株式会社 部品モジュール及び部品モジュールの製造方法
JP5484529B2 (ja) * 2012-08-07 2014-05-07 ホシデン株式会社 部品モジュール及び部品モジュールの製造方法
US10586771B2 (en) * 2013-12-16 2020-03-10 Utac Headquarters Pte, Ltd Conductive shield for semiconductor package
US10242953B1 (en) 2015-05-27 2019-03-26 Utac Headquarters PTE. Ltd Semiconductor package with plated metal shielding and a method thereof
US10242934B1 (en) 2014-05-07 2019-03-26 Utac Headquarters Pte Ltd. Semiconductor package with full plating on contact side surfaces and methods thereof
US11901309B2 (en) * 2019-11-12 2024-02-13 Semiconductor Components Industries, Llc Semiconductor device package assemblies with direct leadframe attachment
US11705387B2 (en) * 2020-09-02 2023-07-18 Infineon Technologies Ag Multi-layer interconnection ribbon

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
NL7101602A (ja) * 1971-02-05 1972-08-08
US3611061A (en) * 1971-07-07 1971-10-05 Motorola Inc Multiple lead integrated circuit device and frame member for the fabrication thereof
US3802069A (en) * 1972-05-04 1974-04-09 Gte Sylvania Inc Fabricating packages for use in integrated circuits
US4394530A (en) * 1977-09-19 1983-07-19 Kaufman Lance R Power switching device having improved heat dissipation means
US4147889A (en) * 1978-02-28 1979-04-03 Amp Incorporated Chip carrier
US4234666A (en) * 1978-07-26 1980-11-18 Western Electric Company, Inc. Carrier tapes for semiconductor devices
US4209355A (en) * 1978-07-26 1980-06-24 National Semiconductor Corporation Manufacture of bumped composite tape for automatic gang bonding of semiconductor devices
DE3019207A1 (de) * 1980-05-20 1981-11-26 GAO Gesellschaft für Automation und Organisation mbH, 8000 München Traegerelement fuer einen ic-chip
US4385202A (en) * 1980-09-25 1983-05-24 Texas Instruments Incorporated Electronic circuit interconnection system
US4514750A (en) * 1982-01-11 1985-04-30 Texas Instruments Incorporated Integrated circuit package having interconnected leads adjacent the package ends
US4410927A (en) * 1982-01-21 1983-10-18 Olin Corporation Casing for an electrical component having improved strength and heat transfer characteristics
US4449165A (en) * 1982-03-01 1984-05-15 Kaufman Lance R Compact circuit package having an improved lead frame connector
US4656499A (en) * 1982-08-05 1987-04-07 Olin Corporation Hermetically sealed semiconductor casing
US4524238A (en) * 1982-12-29 1985-06-18 Olin Corporation Semiconductor packages
US4607276A (en) * 1984-03-08 1986-08-19 Olin Corporation Tape packages
CA1226967A (en) * 1984-03-08 1987-09-15 Sheldon H. Butt Tape bonding material and structure for electronic circuit fabrication
US4629824A (en) * 1984-12-24 1986-12-16 Gte Products Corporation IC package sealing technique
JPS62114254A (ja) * 1985-11-13 1987-05-26 Mitsui Haitetsuku:Kk リ−ドフレ−ムの製造方法
US4684975A (en) * 1985-12-16 1987-08-04 National Semiconductor Corporation Molded semiconductor package having improved heat dissipation
US4829403A (en) * 1987-01-20 1989-05-09 Harding Ade Yemi S K Packaging arrangement for energy dissipating devices
US4827376A (en) * 1987-10-05 1989-05-02 Olin Corporation Heat dissipating interconnect tape for use in tape automated bonding

Also Published As

Publication number Publication date
WO1989003166A1 (en) 1989-04-06
AU2541688A (en) 1989-04-18
JPH03501311A (ja) 1991-03-22
EP0380570A4 (en) 1992-04-15
EP0380570A1 (en) 1990-08-08
US4827376A (en) 1989-05-02

Similar Documents

Publication Publication Date Title
JP2548350B2 (ja) テープ自動結合に使用される熱放散相互接続テープ
US4849857A (en) Heat dissipating interconnect tape for use in tape automated bonding
US7208819B2 (en) Power module package having improved heat dissipating capability
US5151777A (en) Interface device for thermally coupling an integrated circuit to a heat sink
JP2974552B2 (ja) 半導体装置
US20040180474A1 (en) Electronic assembly having electrically-isolated heat-conductive structure and method therefor
JPH0964099A (ja) 半導体装置及びその実装構造
JP2005217405A (ja) 熱放出形半導体パッケージ及びその製造方法
US7605020B2 (en) Semiconductor chip package
JP2829925B2 (ja) 半導体パッケージ及び電子回路盤
JP2000077576A (ja) 半導体装置及びその製造方法
JP3336982B2 (ja) 半導体装置およびその製造方法
JPH01235261A (ja) 半導体装置及びその製造方法
JPH11214448A (ja) 半導体装置および半導体装置の製造方法
JP3910391B2 (ja) 積層型半導体装置
JPH0637217A (ja) 半導体装置
JP2865496B2 (ja) マルチチップモジュール
JP3314574B2 (ja) 半導体装置の製造方法
JPS6220701B2 (ja)
JPH05198708A (ja) 半導体集積回路装置
JPH03171744A (ja) 半導体装置及びその製造方法
TW445601B (en) Die-embedded ball grid array packaging structure with leadframe
EP0661739A2 (en) Pin-grid array with a cooling structure
JP2968704B2 (ja) 半導体装置
JPH0797616B2 (ja) 半導体装置の製造方法