JP2865496B2 - マルチチップモジュール - Google Patents
マルチチップモジュールInfo
- Publication number
- JP2865496B2 JP2865496B2 JP4223690A JP22369092A JP2865496B2 JP 2865496 B2 JP2865496 B2 JP 2865496B2 JP 4223690 A JP4223690 A JP 4223690A JP 22369092 A JP22369092 A JP 22369092A JP 2865496 B2 JP2865496 B2 JP 2865496B2
- Authority
- JP
- Japan
- Prior art keywords
- chip
- substrate
- lsi chip
- heat sink
- lsi
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73253—Bump and layer connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
Landscapes
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、配線基板上に複数個数
のＬＳＩ、又はＩＣチップを搭載接続し、これら複数個
数のチップを一体的に気密封止すると共に、入出力端子
とヒートシンクとを有するマルチチップモジュールに関
する。
のＬＳＩ、又はＩＣチップを搭載接続し、これら複数個
数のチップを一体的に気密封止すると共に、入出力端子
とヒートシンクとを有するマルチチップモジュールに関
する。
【０００２】
【従来の技術】従来のマルチチツプモジュールにおいて
は、例えば大型コンピュータのメインフレームに使用し
ている例を見ると、ＬＳＩを個別に熱伝導性を備えた封
止構造にして、さらに多層配線基板に搭載した状態でパ
ッケージングして、全体を液体冷媒により冷却する等の
構成であり、個々の部品の品質、信頼性を確保するため
実装の構造が複雑である。また、パソコン、ワークステ
ーション用のプリント基板を見ると、ガラスエポキシ等
の配線基板上に、ＬＳＩ、又はＩＣチップを直接ワイヤ
ボンディングで接続し、エポキシ樹脂で簡易封止する構
成の高密度実装例があるが、ＬＳＩ等多数個搭載時の樹
脂封止後特性不良部のリペア性、及び高速駆動を要求さ
れる製品について、放熱冷却構造及び部品の品質信頼性
の点で問題がある。また、通信装置、通信機器におけ
る、プリント基板の実装技術を見ると、プラスチック等
で個別にパッケージングされたＬＳＩ、及びＩＣその他
電子部品を表面実装技術を主にして搭載しているが、高
密度実装対応の限界、伝送速度の高速化に対応するため
の配線長の短縮、低価格化が問題点であり、通信機器、
通信装置とりわけ電子交換機装置に最適なマルチチツプ
モジュールを必要としている。
は、例えば大型コンピュータのメインフレームに使用し
ている例を見ると、ＬＳＩを個別に熱伝導性を備えた封
止構造にして、さらに多層配線基板に搭載した状態でパ
ッケージングして、全体を液体冷媒により冷却する等の
構成であり、個々の部品の品質、信頼性を確保するため
実装の構造が複雑である。また、パソコン、ワークステ
ーション用のプリント基板を見ると、ガラスエポキシ等
の配線基板上に、ＬＳＩ、又はＩＣチップを直接ワイヤ
ボンディングで接続し、エポキシ樹脂で簡易封止する構
成の高密度実装例があるが、ＬＳＩ等多数個搭載時の樹
脂封止後特性不良部のリペア性、及び高速駆動を要求さ
れる製品について、放熱冷却構造及び部品の品質信頼性
の点で問題がある。また、通信装置、通信機器におけ
る、プリント基板の実装技術を見ると、プラスチック等
で個別にパッケージングされたＬＳＩ、及びＩＣその他
電子部品を表面実装技術を主にして搭載しているが、高
密度実装対応の限界、伝送速度の高速化に対応するため
の配線長の短縮、低価格化が問題点であり、通信機器、
通信装置とりわけ電子交換機装置に最適なマルチチツプ
モジュールを必要としている。
【０００３】なお、この種のマルチチツプモジュールに
関するものとしては、例えば特開５９−２００４９５号
公報、特開６０−１３４４５１号公報などが挙げられ
る。
関するものとしては、例えば特開５９−２００４９５号
公報、特開６０−１３４４５１号公報などが挙げられ
る。
【０００４】
【発明が解決しようとする課題】上記した従来技術にお
いては、例えばＬＳＩを個別に熱伝導性を備えた封止構
造にして、多層配線基板に複数個搭載した状態でパッケ
ージングし、全体を液体冷媒により冷却する構成をして
いるため、封止、及び冷却構造共複雑となり、全体的に
コスト高になる等の問題点があった。また、ガラスエポ
キシ等の配線基板上にＬＳＩを直接ワイヤボンディング
で接続し、エポキシ樹脂で簡易封止する構成では、多数
個搭載時の樹脂封止後特性不良部のリペア性、及び高速
駆動を要求される製品について、放熱冷却構造及び部品
の品質信頼性の点で問題があった。また、通信機器、及
び通信装置とりわけ電子交換機装置においては、高密度
実装対応の限界、伝送速度の高速化に対応するための配
線長の短縮、低価格化が課題であり、上記従来形のマル
チチップモジュールでは目標仕様を満足しないと云う問
題があった。
いては、例えばＬＳＩを個別に熱伝導性を備えた封止構
造にして、多層配線基板に複数個搭載した状態でパッケ
ージングし、全体を液体冷媒により冷却する構成をして
いるため、封止、及び冷却構造共複雑となり、全体的に
コスト高になる等の問題点があった。また、ガラスエポ
キシ等の配線基板上にＬＳＩを直接ワイヤボンディング
で接続し、エポキシ樹脂で簡易封止する構成では、多数
個搭載時の樹脂封止後特性不良部のリペア性、及び高速
駆動を要求される製品について、放熱冷却構造及び部品
の品質信頼性の点で問題があった。また、通信機器、及
び通信装置とりわけ電子交換機装置においては、高密度
実装対応の限界、伝送速度の高速化に対応するための配
線長の短縮、低価格化が課題であり、上記従来形のマル
チチップモジュールでは目標仕様を満足しないと云う問
題があった。
【０００５】したがって、本発明の目的は、上記従来技
術の問題点を解消することにあり、配線基板上に複数個
数のＬＳＩ、又はＩＣチップを搭載接続し、これらを一
体的に気密封止すると共にチップからの発熱を効率良く
ヒートシンクに伝達して外部に放熱することのできる改
良されたマルチチップモジュールを提供することにあ
る。
術の問題点を解消することにあり、配線基板上に複数個
数のＬＳＩ、又はＩＣチップを搭載接続し、これらを一
体的に気密封止すると共にチップからの発熱を効率良く
ヒートシンクに伝達して外部に放熱することのできる改
良されたマルチチップモジュールを提供することにあ
る。
【０００６】
【課題を解決するための手段】上記本発明の目的は、一
方の面にＬＳＩチップ接続用の電極パッドが、他方の面
に外部回路接続用の入出力端子がそれぞれ設けられた多
層セラミック配線基板と、前記基板上にベアチップ状態
で搭載接続された複数個のＬＳＩチップと、前記各ＬＳ
Ｉチップの上面に熱伝導材を介して接触し、前記複数個
数のＬＳＩチップ全体を気密封止する一体形のヒートシ
ンクとを有して成るマルチチップモジュールにより、達
成される（以下、第１の発明と称する）。上記のように
ヒートシンクは、ＬＳＩチップの放熱と気密封止の二つ
の機能を持たせた構造としたものである。
方の面にＬＳＩチップ接続用の電極パッドが、他方の面
に外部回路接続用の入出力端子がそれぞれ設けられた多
層セラミック配線基板と、前記基板上にベアチップ状態
で搭載接続された複数個のＬＳＩチップと、前記各ＬＳ
Ｉチップの上面に熱伝導材を介して接触し、前記複数個
数のＬＳＩチップ全体を気密封止する一体形のヒートシ
ンクとを有して成るマルチチップモジュールにより、達
成される（以下、第１の発明と称する）。上記のように
ヒートシンクは、ＬＳＩチップの放熱と気密封止の二つ
の機能を持たせた構造としたものである。
【０００７】ベアチップ状態で基板へ搭載接続されるＬ
ＳＩチップは、フリップチップ方式もしくはＴＡＢ方式
で搭載接続することができる。また、上記一体形のヒー
トシンクは、外周部を肉厚形状にして段差を設け、その
部分を配線基板のＬＳＩチップ搭載面の外周部に半田等
の気密封止材を介して接着し、一体構造にすることが望
ましい。これら接着面はメタライズ接続とし、例えば、
Ｃｒ／Ｃｕ／Ａｕの積層膜を形成することが好ましい。
ＳＩチップは、フリップチップ方式もしくはＴＡＢ方式
で搭載接続することができる。また、上記一体形のヒー
トシンクは、外周部を肉厚形状にして段差を設け、その
部分を配線基板のＬＳＩチップ搭載面の外周部に半田等
の気密封止材を介して接着し、一体構造にすることが望
ましい。これら接着面はメタライズ接続とし、例えば、
Ｃｒ／Ｃｕ／Ａｕの積層膜を形成することが好ましい。
【０００８】熱伝導材としては、熱伝導良好にして、あ
る程度の弾性を有する材料が好ましく、例えば半田を始
めとする金属材料、エポキシ樹脂、シリコーン樹脂の如
き高分子材料が挙げられる。エポキシ樹脂には、熱伝導
性を向上させるために銀フィラーを分散させたもの、ま
た、シリコーン樹脂には、シート材のみならずシリコン
コンパウンド材をも用いることができる。
る程度の弾性を有する材料が好ましく、例えば半田を始
めとする金属材料、エポキシ樹脂、シリコーン樹脂の如
き高分子材料が挙げられる。エポキシ樹脂には、熱伝導
性を向上させるために銀フィラーを分散させたもの、ま
た、シリコーン樹脂には、シート材のみならずシリコン
コンパウンド材をも用いることができる。
【０００９】また、上記本発明の目的は、ＬＳＩチップ
端子の接続用電極パッドと外部回路接続用の入出力端子
とをそれぞれ同一面上に領域を分けて配設された多層セ
ラミック配線基板と、前記基板上にベアチップ状態で搭
載されると共にボンディングワイヤで前記電極パッドに
接続された複数個のＬＳＩチップと、前記基板に封止材
を介して前記各ＬＳＩチップ全体を気密封止するキャッ
プと、前記ＬＳＩチップ搭載面とは反対側の基板面に熱
的に接続、配設されたヒートシンクとを有して成るマル
チチップモジュールによっても、達成される（以下、第
２の発明と称する）。
端子の接続用電極パッドと外部回路接続用の入出力端子
とをそれぞれ同一面上に領域を分けて配設された多層セ
ラミック配線基板と、前記基板上にベアチップ状態で搭
載されると共にボンディングワイヤで前記電極パッドに
接続された複数個のＬＳＩチップと、前記基板に封止材
を介して前記各ＬＳＩチップ全体を気密封止するキャッ
プと、前記ＬＳＩチップ搭載面とは反対側の基板面に熱
的に接続、配設されたヒートシンクとを有して成るマル
チチップモジュールによっても、達成される（以下、第
２の発明と称する）。
【００１０】ＬＳＩチップの熱をヒートシンクに効率良
く伝達するために、ＬＳＩチップが搭載された直下の基
板に、例えば銅などの熱伝導良好な部材を充填したサー
マルビアをその断面方向に設けることが望ましい。具体
的には基板にスルーホールを開けて、メッキ等で銅を充
填すればよい。
く伝達するために、ＬＳＩチップが搭載された直下の基
板に、例えば銅などの熱伝導良好な部材を充填したサー
マルビアをその断面方向に設けることが望ましい。具体
的には基板にスルーホールを開けて、メッキ等で銅を充
填すればよい。
【００１１】また、キャップ封止に際しては半田等の気
密封止材を介してキャップを基板に接着することが望ま
しく、これら接着面もメタライズ接続とし、例えば、Ｃ
ｒ／Ｃｕ／Ａｕの積層膜を形成することが好ましい。
密封止材を介してキャップを基板に接着することが望ま
しく、これら接着面もメタライズ接続とし、例えば、Ｃ
ｒ／Ｃｕ／Ａｕの積層膜を形成することが好ましい。
【００１２】上記何れの発明においても多層セラミック
配線基板は、多層セラミック基板もしくはそれよりも低
温度で積層結着させた多層ガラスセラミック、さらには
これらの基板上に例えばポリイミドの如き耐熱性樹脂を
層間絶縁膜とする多層配線を形成した基板をも含むもの
とする。また、ＬＳＩチップも高密度のＬＳＩチップは
勿論のこと、比較的低密度のＩＣチップをも含む。さら
に外部回路接続用の入出力端子も、例えばＰＧＡ形、Ｑ
ＦＰ形の端子構造とすることができる。
配線基板は、多層セラミック基板もしくはそれよりも低
温度で積層結着させた多層ガラスセラミック、さらには
これらの基板上に例えばポリイミドの如き耐熱性樹脂を
層間絶縁膜とする多層配線を形成した基板をも含むもの
とする。また、ＬＳＩチップも高密度のＬＳＩチップは
勿論のこと、比較的低密度のＩＣチップをも含む。さら
に外部回路接続用の入出力端子も、例えばＰＧＡ形、Ｑ
ＦＰ形の端子構造とすることができる。
【００１３】
【作用】配線基板上に搭載された複数個のＬＳＩチップ
の熱は上記第１の発明では、ＬＳＩチップの上面に保持
した熱伝導材を介して接触している一体形ヒートシンク
に伝熱し空冷される。この一体形ヒートシンクの外周部
は肉厚形状にして段差を設け、配線基板のチップ搭載面
の外周部に気密封止材を介して接着し、一体形構造にし
て放熱と気密封止の機能を持たせることができる。ま
た、上記第２の発明では、ＬＳＩチップの熱は基板を介
して背面のヒートシンクに伝熱し空冷される。基板に配
設したサーマルビアは、基板の熱抵抗を低下させ効率良
くＬＳＩチップの熱をヒートシンクに伝熱する。また、
何れの発明においても、ＬＳＩチップが不良の場合に
は、気密封止されたヒートシンクもしくは同じく気密封
止されたキャップを取り外して（封止材である半田を加
熱溶融するか、機械的に取り外すなど）、良品に交換す
る所謂リペアを容易とする。
の熱は上記第１の発明では、ＬＳＩチップの上面に保持
した熱伝導材を介して接触している一体形ヒートシンク
に伝熱し空冷される。この一体形ヒートシンクの外周部
は肉厚形状にして段差を設け、配線基板のチップ搭載面
の外周部に気密封止材を介して接着し、一体形構造にし
て放熱と気密封止の機能を持たせることができる。ま
た、上記第２の発明では、ＬＳＩチップの熱は基板を介
して背面のヒートシンクに伝熱し空冷される。基板に配
設したサーマルビアは、基板の熱抵抗を低下させ効率良
くＬＳＩチップの熱をヒートシンクに伝熱する。また、
何れの発明においても、ＬＳＩチップが不良の場合に
は、気密封止されたヒートシンクもしくは同じく気密封
止されたキャップを取り外して（封止材である半田を加
熱溶融するか、機械的に取り外すなど）、良品に交換す
る所謂リペアを容易とする。
【００１４】
【実施例】以下、本発明の一実施例を図面にしたがって
説明する。 〈実施例１〉図１は、第１の発明の実施例となるマルチ
チップモジュール１７の一例を示した断面図である。図
示のように、多層セラミック配線基板１の一方の面に形
成した、図示されていない電極パッド上に複数個のＬＳ
Ｉチップ２をフリップチップ法を用いて接続する。次に
配線基板１の反対面に形成した、図示されていない入出
力信号電極パッド上にＰＧＡ形の入出力信号ピン３を、
例えば半田材等で接続する。
説明する。 〈実施例１〉図１は、第１の発明の実施例となるマルチ
チップモジュール１７の一例を示した断面図である。図
示のように、多層セラミック配線基板１の一方の面に形
成した、図示されていない電極パッド上に複数個のＬＳ
Ｉチップ２をフリップチップ法を用いて接続する。次に
配線基板１の反対面に形成した、図示されていない入出
力信号電極パッド上にＰＧＡ形の入出力信号ピン３を、
例えば半田材等で接続する。
【００１５】次に、ＬＳＩチップ２の駆動時の発熱を抑
止するための放熱機能を持つ熱伝導材４をＬＳＩチップ
２上に配し、更にＬＳＩチップ２と配線基板１の配線部
とを保護すると共に放熱機能を持つヒートシンク５を封
止材６で配線基板１に接続する。ヒートシンク５の材質
としては、アルミ、アルミ合金もしくは窒化アルミが好
適であり、ここではアルミ合金を引き抜き加工したもの
を使用した。
止するための放熱機能を持つ熱伝導材４をＬＳＩチップ
２上に配し、更にＬＳＩチップ２と配線基板１の配線部
とを保護すると共に放熱機能を持つヒートシンク５を封
止材６で配線基板１に接続する。ヒートシンク５の材質
としては、アルミ、アルミ合金もしくは窒化アルミが好
適であり、ここではアルミ合金を引き抜き加工したもの
を使用した。
【００１６】ヒートシンク５の接続に際しては、接続を
容易とするため双方の接続面にメタライズ層を形成して
おくことが望ましく、配線基板１の接続領域には予めＣ
ｒ／Ｃｕ／Ａｕの積層膜を、ヒートシンク５の接続面に
はＮｉ／Ａｕ二層メッキを形成した。そして封止材６と
熱伝導材４とをほぼ同等の融点を有する半田とすること
により、基板１とヒートシンク５及び熱伝導材４とヒー
トシンク５の接続をそれぞれ同時に行なうことができ
る。本実施例のモジュールの実装では、数種類の接続材
を使用するが、接続温度の違った半田材質を段階的に使
い分けることにより、製造工程毎の温度条件を設定す
る。例えば、フリップチップ法によりＬＳＩチップ２を
接続する半田７を高融点のものとし、次に入出力信号ピ
ン３用の接続材を中程度の融点とし、更にヒートシンク
５用の封止材６を低融点のものとすれば、最終の接続工
程では最初にフリップチップ法で接続したＬＳＩ２の接
続品質に与える影響を考慮しなくても良い。
容易とするため双方の接続面にメタライズ層を形成して
おくことが望ましく、配線基板１の接続領域には予めＣ
ｒ／Ｃｕ／Ａｕの積層膜を、ヒートシンク５の接続面に
はＮｉ／Ａｕ二層メッキを形成した。そして封止材６と
熱伝導材４とをほぼ同等の融点を有する半田とすること
により、基板１とヒートシンク５及び熱伝導材４とヒー
トシンク５の接続をそれぞれ同時に行なうことができ
る。本実施例のモジュールの実装では、数種類の接続材
を使用するが、接続温度の違った半田材質を段階的に使
い分けることにより、製造工程毎の温度条件を設定す
る。例えば、フリップチップ法によりＬＳＩチップ２を
接続する半田７を高融点のものとし、次に入出力信号ピ
ン３用の接続材を中程度の融点とし、更にヒートシンク
５用の封止材６を低融点のものとすれば、最終の接続工
程では最初にフリップチップ法で接続したＬＳＩ２の接
続品質に与える影響を考慮しなくても良い。
【００１７】また、ＬＳＩチップ２は駆動時の発熱が約
６〜３００Ｗと大きいため、ＬＳＩチップ２のボディは
直接冷却する必要がある。本実施例では、熱伝導材４と
して半田の例を示したが、その他熱伝導性の優れた例え
ばシリコーン系の樹脂を使用することも可能であり、こ
の場合には樹脂に放熱の機能を持たせると共に、絶縁樹
脂であるため接続時にＬＳＩチップ２の半田７の接続部
へのショート等の配慮が必要なくなると云う効果があ
る。また、ヒートシンク５を封止材６で接続する際は、
例えば水素還元炉もしくは窒素雰囲気炉で半田付けを行
なうことにより無洗浄を可能とし、気密封止も実現でき
る。
６〜３００Ｗと大きいため、ＬＳＩチップ２のボディは
直接冷却する必要がある。本実施例では、熱伝導材４と
して半田の例を示したが、その他熱伝導性の優れた例え
ばシリコーン系の樹脂を使用することも可能であり、こ
の場合には樹脂に放熱の機能を持たせると共に、絶縁樹
脂であるため接続時にＬＳＩチップ２の半田７の接続部
へのショート等の配慮が必要なくなると云う効果があ
る。また、ヒートシンク５を封止材６で接続する際は、
例えば水素還元炉もしくは窒素雰囲気炉で半田付けを行
なうことにより無洗浄を可能とし、気密封止も実現でき
る。
【００１８】〈実施例２〉図２は、同じく第１の発明の
他の実施例となるマルチチップモジュール１７の断面図
を示したものである。同図において実施例１と異なるの
は、配線基板１上に搭載接続するＬＳＩチップ２の搭載
接続方法であり、フリップチップ法に代えてフェイスダ
ウン状態のＴＡＢ法を用いて接続した。図中の２０は予
めテープキャリアを使用してＬＳＩチップ２を搭載した
ＴＡＢのリード端子を示している。本実施例によれば、
ＬＳＩチップ２の接続をＴＡＢ法を用いているため、前
述の実施例１のフリップチップ法に比べてＬＳＩチップ
２のベアチップ状態でのテスティングが容易であるた
め、チップ入手時の信頼性が高くボンディング後の接続
信頼性を向上させることができる。
他の実施例となるマルチチップモジュール１７の断面図
を示したものである。同図において実施例１と異なるの
は、配線基板１上に搭載接続するＬＳＩチップ２の搭載
接続方法であり、フリップチップ法に代えてフェイスダ
ウン状態のＴＡＢ法を用いて接続した。図中の２０は予
めテープキャリアを使用してＬＳＩチップ２を搭載した
ＴＡＢのリード端子を示している。本実施例によれば、
ＬＳＩチップ２の接続をＴＡＢ法を用いているため、前
述の実施例１のフリップチップ法に比べてＬＳＩチップ
２のベアチップ状態でのテスティングが容易であるた
め、チップ入手時の信頼性が高くボンディング後の接続
信頼性を向上させることができる。
【００１９】〈実施例３〉図３は、第２の発明の実施例
となるマルチチップモジュール１７の断面図を示したも
のである。図示のように、この例は多層セラミック配線
基板１の一方の面上にＬＳＩチップ２をダイボンディン
グ法等で搭載し、ワイヤボンディング法を用いて、図示
していない基板上の電極パットに接続し、他方の基板面
上にヒートシンク５を接続した構造である。すなわち、
本実施例では、ＬＳＩチップ２の放熱は直接配線基板１
を介してヒートシンク５に熱を逃がすため、実施例１に
示したような熱伝導材は必要ない。また、ＬＳＩチップ
２、ボンディングワイヤ８及び配線基板１の配線部を保
護するため、封止キャップ９を封止材６を用いて基板に
接続し、入出力信号ピン３は封止キャップ９の外周領域
に配置する構造とした。配線基板１とヒートシンク５の
接続面及び配線基板１と封止キャップ９の接続面には実
施例１と同様にそれぞれメタライズ層を形成し、何れも
ほぼ同一融点の封止材６（半田）を用いて接続した。封
止キャップ９としては、気密性を有し、熱膨張率が基板
に近い材質が好ましく、ここではコバールを用いた。本
実施例によれば、ＬＳＩチップ２の接続をワイヤボンデ
ィング法で行なっているため、前述の実施例１及び２の
フリップチップ法のものに比べＬＳＩチップ単体での価
格が安く、コスト低減を図ることが容易である。
となるマルチチップモジュール１７の断面図を示したも
のである。図示のように、この例は多層セラミック配線
基板１の一方の面上にＬＳＩチップ２をダイボンディン
グ法等で搭載し、ワイヤボンディング法を用いて、図示
していない基板上の電極パットに接続し、他方の基板面
上にヒートシンク５を接続した構造である。すなわち、
本実施例では、ＬＳＩチップ２の放熱は直接配線基板１
を介してヒートシンク５に熱を逃がすため、実施例１に
示したような熱伝導材は必要ない。また、ＬＳＩチップ
２、ボンディングワイヤ８及び配線基板１の配線部を保
護するため、封止キャップ９を封止材６を用いて基板に
接続し、入出力信号ピン３は封止キャップ９の外周領域
に配置する構造とした。配線基板１とヒートシンク５の
接続面及び配線基板１と封止キャップ９の接続面には実
施例１と同様にそれぞれメタライズ層を形成し、何れも
ほぼ同一融点の封止材６（半田）を用いて接続した。封
止キャップ９としては、気密性を有し、熱膨張率が基板
に近い材質が好ましく、ここではコバールを用いた。本
実施例によれば、ＬＳＩチップ２の接続をワイヤボンデ
ィング法で行なっているため、前述の実施例１及び２の
フリップチップ法のものに比べＬＳＩチップ単体での価
格が安く、コスト低減を図ることが容易である。
【００２０】〈実施例４〉図４は、同じく第２の発明の
他の実施例となるマルチチップモジュール１７の断面図
を示したもので、基本的には実施例３の図３と同様の構
成であるが、入出力信号ピン３の替わりに配線基板１の
外周部両面にＱＦＰ形のリード端子１０を接続し、入出
力信号を取り出す構造とした。本実施例によれば、入出
力信号取り出しリード端子１０の配置を基板端面として
いることで、図３の構造と比較して、ＬＳＩチップ２の
搭載領域を拡張することができ、実装密度を上げること
ができる。
他の実施例となるマルチチップモジュール１７の断面図
を示したもので、基本的には実施例３の図３と同様の構
成であるが、入出力信号ピン３の替わりに配線基板１の
外周部両面にＱＦＰ形のリード端子１０を接続し、入出
力信号を取り出す構造とした。本実施例によれば、入出
力信号取り出しリード端子１０の配置を基板端面として
いることで、図３の構造と比較して、ＬＳＩチップ２の
搭載領域を拡張することができ、実装密度を上げること
ができる。
【００２１】〈実施例５〉図５は、第１の発明の更に異
なる他の実施例となるマルチチップモジュールの配線基
板を主とした要部断面図を示したもので、基本的には実
施例１と同様のジュール構造をとるが、配線基板の構成
が以下に説明するように異なる。すなわち、図示したよ
うに、実施例１の配線基板１と同一の多層セラミック基
板１１上に、銅ポリイミド多層配線１２を形成し、この
上にフリップチップ法で接続したＬＳＩチップ２を搭載
接続したものであり、図示されていないＬＳＩチップ２
の電極パッドから入出力信号ピン３まで信号線１３の配
線と接地線１４を形成した構造である。銅ポリイミド多
層配線１２は、層間絶縁膜としてポリイミド樹脂を、配
線層として銅膜を、それぞれ積層したものであり、周知
のパターン形成技術を用いて多層に積層し、多層セラミ
ック基板１１よりも高密度の多層配線構造体を形成した
ものである。したがって、この多層セラミック基板１１
と銅ポリイミド多層配線１２とを積層した基板は、高密
度実装に適している。本実施例によれば、多層セラミッ
ク基板１１上のポリイミド樹脂は低誘電率、基板１１と
の熱膨張性の整合、耐熱性、膜密着性、プレーナ構造の
取扱性、低吸水率、など薄膜多層構造の絶縁材として好
適である。銅ポリイミド多層線配１２を積層することに
より、信号伝送速度をプリント基板の３００Ｍb／s程度
を約１Ｇb／sまで高めることが可能となり、高速伝送が
可能となる。
なる他の実施例となるマルチチップモジュールの配線基
板を主とした要部断面図を示したもので、基本的には実
施例１と同様のジュール構造をとるが、配線基板の構成
が以下に説明するように異なる。すなわち、図示したよ
うに、実施例１の配線基板１と同一の多層セラミック基
板１１上に、銅ポリイミド多層配線１２を形成し、この
上にフリップチップ法で接続したＬＳＩチップ２を搭載
接続したものであり、図示されていないＬＳＩチップ２
の電極パッドから入出力信号ピン３まで信号線１３の配
線と接地線１４を形成した構造である。銅ポリイミド多
層配線１２は、層間絶縁膜としてポリイミド樹脂を、配
線層として銅膜を、それぞれ積層したものであり、周知
のパターン形成技術を用いて多層に積層し、多層セラミ
ック基板１１よりも高密度の多層配線構造体を形成した
ものである。したがって、この多層セラミック基板１１
と銅ポリイミド多層配線１２とを積層した基板は、高密
度実装に適している。本実施例によれば、多層セラミッ
ク基板１１上のポリイミド樹脂は低誘電率、基板１１と
の熱膨張性の整合、耐熱性、膜密着性、プレーナ構造の
取扱性、低吸水率、など薄膜多層構造の絶縁材として好
適である。銅ポリイミド多層線配１２を積層することに
より、信号伝送速度をプリント基板の３００Ｍb／s程度
を約１Ｇb／sまで高めることが可能となり、高速伝送が
可能となる。
【００２２】〈実施例６〉図６は、第２の発明の更に異
なる他の実施例となるマルチチップモジュールの断面図
を示したもので、基本的には実施例３の図３に示したも
のと同様の構成である。ただし、ＬＳＩチップ２の放熱
効率を向上させるために、配線基板１のＬＳＩチップ２
の搭載領域直下部に、放熱用のサーマルビア１５を形成
した。サーマルビア１５としては、基板の断面方向にス
ルーホールを開け、この内部に熱伝導率の高い部材を充
填する。この例では銅材をメッキにより充填した。本実
施例によれば、放熱用のサーマルビア１５を設けたこと
により、ＬＳＩチップ２の発熱をサーマルビア１５を介
してヒートシンク５に放熱する構造としているため、先
の実施例３、４よりも放熱効率が一層改善された。
なる他の実施例となるマルチチップモジュールの断面図
を示したもので、基本的には実施例３の図３に示したも
のと同様の構成である。ただし、ＬＳＩチップ２の放熱
効率を向上させるために、配線基板１のＬＳＩチップ２
の搭載領域直下部に、放熱用のサーマルビア１５を形成
した。サーマルビア１５としては、基板の断面方向にス
ルーホールを開け、この内部に熱伝導率の高い部材を充
填する。この例では銅材をメッキにより充填した。本実
施例によれば、放熱用のサーマルビア１５を設けたこと
により、ＬＳＩチップ２の発熱をサーマルビア１５を介
してヒートシンク５に放熱する構造としているため、先
の実施例３、４よりも放熱効率が一層改善された。
【００２３】〈実施例７〉図８は、本発明の実施例１、
２のマルチチップモジュール１７をプリント基板１６に
実装した電子装置ボード２１の構造例を示した斜視図で
ある。図示のように、本発明のマルチチップモジュール
１７が在来のプリント基板１６の数枚分に相当する実装
密度を持つため、同一機能を求めた場合、図７に示した
従来のプリント基板１６に比較してコンパクトなサイズ
を実現できる。
２のマルチチップモジュール１７をプリント基板１６に
実装した電子装置ボード２１の構造例を示した斜視図で
ある。図示のように、本発明のマルチチップモジュール
１７が在来のプリント基板１６の数枚分に相当する実装
密度を持つため、同一機能を求めた場合、図７に示した
従来のプリント基板１６に比較してコンパクトなサイズ
を実現できる。
【００２４】〈実施例８〉図９は、実施例７のマルチチ
ップモジュール１７よりも更にＬＳＩチップ２を高密度
に実装した実施例５のマルチチップモジュール１７を、
プリント基板１６に搭載した電子装置ボード２１の構造
例を示した斜視図である。図示のように、高密度なマル
チチップモジュールを搭載することにより、実装するプ
リント基板も小型化できる。
ップモジュール１７よりも更にＬＳＩチップ２を高密度
に実装した実施例５のマルチチップモジュール１７を、
プリント基板１６に搭載した電子装置ボード２１の構造
例を示した斜視図である。図示のように、高密度なマル
チチップモジュールを搭載することにより、実装するプ
リント基板も小型化できる。
【００２５】〈実施例９〉図１０は、実施例７、８の電
子装置ボード２１を、通信装置等の電子装置に組み込ん
だ要部斜視図を示したものである。従来の通信装置に
は、複数枚のプリント基板１６がブックシェルフ実装の
形態で搭載されていたが、本発明のマルチチップモジュ
ール１７をプリント基板１６に搭載した電子装置ボード
２１の裏面部を、バックパネル１８に平面実装すること
により、スペース効率を上げ装置自体の小型化が可能と
なった。
子装置ボード２１を、通信装置等の電子装置に組み込ん
だ要部斜視図を示したものである。従来の通信装置に
は、複数枚のプリント基板１６がブックシェルフ実装の
形態で搭載されていたが、本発明のマルチチップモジュ
ール１７をプリント基板１６に搭載した電子装置ボード
２１の裏面部を、バックパネル１８に平面実装すること
により、スペース効率を上げ装置自体の小型化が可能と
なった。
【００２６】〈実施例１０〉図１１は、本発明のマルチ
チップモジュール１７を実装した光（又は電気）インタ
コネクタタイプのプリント基板１６の構造例を示した平
面図である。図示のように、基板内の装置側との入出力
信号は、光(又は電気)インタコネクタ１９を介して信号
の受渡しを行なう構造としたものである。
チップモジュール１７を実装した光（又は電気）インタ
コネクタタイプのプリント基板１６の構造例を示した平
面図である。図示のように、基板内の装置側との入出力
信号は、光(又は電気)インタコネクタ１９を介して信号
の受渡しを行なう構造としたものである。
【００２７】
【発明の効果】以上、詳述したように本発明によれば、
所期の目的を達成することができた。すなわち、従来の
プリント基板の入出力信号用端子が高々１５ピン／ｃｍ
2位であるのに対して、本発明により入出力信号ピンの
実装密度を３５〜８０ピン／ｃｍ2まで上げることがで
きる。したがって、これまでプリント基板数十枚で構成
されている通信装置が、本発明のマルチチップモジュー
ルを使用することにより、プリント基板の使用数を大幅
に削減することができ、装置の小型化、低価格化が実現
できる。
所期の目的を達成することができた。すなわち、従来の
プリント基板の入出力信号用端子が高々１５ピン／ｃｍ
2位であるのに対して、本発明により入出力信号ピンの
実装密度を３５〜８０ピン／ｃｍ2まで上げることがで
きる。したがって、これまでプリント基板数十枚で構成
されている通信装置が、本発明のマルチチップモジュー
ルを使用することにより、プリント基板の使用数を大幅
に削減することができ、装置の小型化、低価格化が実現
できる。
【図１】第１の発明の一実施例となるマルチチップモジ
ュールの断面構成図。
ュールの断面構成図。
【図２】同じく他の実施例となるマルチチップモジュー
ルの断面構成図。
ルの断面構成図。
【図３】第２の発明の一実施例となるマルチチップモジ
ュールの断面構成図。
ュールの断面構成図。
【図４】同じく他の実施例となるマルチチップモジュー
ルの断面構成図。
ルの断面構成図。
【図５】第１の発明の更に異なる実施例となるマルチチ
ップモジュールの断面構成図。
ップモジュールの断面構成図。
【図６】第２の発明の更に異なる実施例となるマルチチ
ップモジュールの断面構成図。
ップモジュールの断面構成図。
【図７】従来のプリント基板の斜視図。
【図８】本発明のマルチチップモジュールをプリント基
板に搭載した電子装置ボードの斜視図。
板に搭載した電子装置ボードの斜視図。
【図９】同じく本発明の他のマルチチップモジュールを
プリント基板に搭載した電子装置ボードの斜視図。
プリント基板に搭載した電子装置ボードの斜視図。
【図１０】本発明のマルチチップモジュールを適用した
電子装置の斜視図。
電子装置の斜視図。
【図１１】本発明のマルチチップモジュールを搭載した
電子装置ボードに各種インタコネクタを適用した構造の
平面図。
電子装置ボードに各種インタコネクタを適用した構造の
平面図。
１…配線基板、 ２…ＬＳＩチ
ップ（ＩＣチップ）、３…入出力信号ピン、
４…熱伝導材、５…ヒートシンク、
６…封止材、７…半田、
８…ボンディングワイヤ、９…封止キャッ
プ、 １０…リード端子、１１…多層
セラミック基板、 １２…銅ポリイミド多層配
線、１３…信号線、 １４…接地
線、１５…サーマルビア、 １６…プリ
ント基板、１７…マルチチップモジュール、 １８
…バックパネル、１９…光（又は電気）インタコネク
タ、２０…ＴＡＢリード端子、２１…電子装置ボード。
ップ（ＩＣチップ）、３…入出力信号ピン、
４…熱伝導材、５…ヒートシンク、
６…封止材、７…半田、
８…ボンディングワイヤ、９…封止キャッ
プ、 １０…リード端子、１１…多層
セラミック基板、 １２…銅ポリイミド多層配
線、１３…信号線、 １４…接地
線、１５…サーマルビア、 １６…プリ
ント基板、１７…マルチチップモジュール、 １８
…バックパネル、１９…光（又は電気）インタコネク
タ、２０…ＴＡＢリード端子、２１…電子装置ボード。
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 昭58−56445（ＪＰ，Ａ) 特開 昭58−220453（ＪＰ，Ａ) 特開 昭58−225658（ＪＰ，Ａ) (58)調査した分野(Int.Cl.6，ＤＢ名) H01L 23/36
Claims (3)
- 【請求項１】ＬＳＩチップ端子の接続用電極パッドと外
部回路接続用の入出力端子とをそれぞれ同一面上に領域
を分けて配設された多層セラミック配線基板と、前記配
線基板上にベアチップ状態で搭載されると共にボンディ
ングワイヤで前記電極パッドに接続された複数個のＬＳ
Ｉチップと、前記基板に封止材を介して前記各ＬＳＩチ
ップ全体を気密封止するキャップと、前記ＬＳＩチップ
搭載面とは反対側の基板面に熱的に接続、配設されたヒ
ートシンクとを有して成るマルチチップモジュール。 - 【請求項２】上記ＬＳＩチップが搭載された直下の配線
基板に、サーマルビアをその断面方向に設けて成る請求
項１記載のマルチチップモジュール。 - 【請求項３】上記ヒートシンクと配線基板の接着面及び
キャップと配線基板の接着面は、それぞれ互いにメタラ
イズ層を有しており、配線基板への接続は同材質の半田
で構成して成る請求項１もしくは２記載のマルチチップ
モジュール。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4223690A JP2865496B2 (ja) | 1992-08-24 | 1992-08-24 | マルチチップモジュール |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4223690A JP2865496B2 (ja) | 1992-08-24 | 1992-08-24 | マルチチップモジュール |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0677361A JPH0677361A (ja) | 1994-03-18 |
| JP2865496B2 true JP2865496B2 (ja) | 1999-03-08 |
Family
ID=16802125
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4223690A Expired - Lifetime JP2865496B2 (ja) | 1992-08-24 | 1992-08-24 | マルチチップモジュール |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2865496B2 (ja) |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4839244B2 (ja) * | 2001-07-30 | 2011-12-21 | 日立プラズマディスプレイ株式会社 | プラズマディスプレイ装置およびフラットディスプレイ装置 |
| US7550097B2 (en) * | 2003-09-03 | 2009-06-23 | Momentive Performance Materials, Inc. | Thermal conductive material utilizing electrically conductive nanoparticles |
| JP5014642B2 (ja) | 2006-02-16 | 2012-08-29 | 株式会社トクヤマ | リード内蔵メタライズドセラミックス基板およびパッケージ |
| JP4333756B2 (ja) | 2007-03-13 | 2009-09-16 | セイコーエプソン株式会社 | 放熱部材、電気光学装置及び電子機器 |
| JP5093488B2 (ja) * | 2008-04-15 | 2012-12-12 | 信越化学工業株式会社 | 熱伝導性シリコーン組成物及び接着構造体並びに半導体装置 |
| JP2015029043A (ja) * | 2013-06-26 | 2015-02-12 | 京セラ株式会社 | 電子装置および光モジュール |
-
1992
- 1992-08-24 JP JP4223690A patent/JP2865496B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0677361A (ja) | 1994-03-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5455457A (en) | Package for semiconductor elements having thermal dissipation means | |
| JP2548350B2 (ja) | テープ自動結合に使用される熱放散相互接続テープ | |
| US6621160B2 (en) | Semiconductor device and mounting board | |
| JP2974552B2 (ja) | 半導体装置 | |
| US5598031A (en) | Electrically and thermally enhanced package using a separate silicon substrate | |
| JPH0883818A (ja) | 電子部品組立体 | |
| TW200403822A (en) | Package for integrated circuit with thermal vias and method thereof | |
| JP2865496B2 (ja) | マルチチップモジュール | |
| JPS6329562A (ja) | 集積回路パッケ−ジ | |
| JP2958380B2 (ja) | 半導体装置 | |
| JP3314574B2 (ja) | 半導体装置の製造方法 | |
| JPH0574985A (ja) | 半導体素子の実装構造 | |
| JPH08162575A (ja) | 半導体装置およびその製造方法 | |
| JPH02306654A (ja) | 半導体装置およびこれを用いた電子装置 | |
| JP3127149B2 (ja) | 半導体装置 | |
| JPH05198708A (ja) | 半導体集積回路装置 | |
| JP2924394B2 (ja) | 半導体装置及びその製造方法 | |
| JP3022738B2 (ja) | マルチチップモジュール | |
| JP3238906B2 (ja) | 半導体装置 | |
| JPH05343606A (ja) | マルチチップモジュール | |
| JP3372498B2 (ja) | 半導体装置 | |
| JPS6211014Y2 (ja) | ||
| JP2531125B2 (ja) | Ｉｃチップキャリアモジュ―ル | |
| JPS6184043A (ja) | プラグインパツケ−ジ | |
| JPH0279451A (ja) | 半導体装置およびその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313532 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 13 Free format text: PAYMENT UNTIL: 20090517 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090517 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100517 Year of fee payment: 14 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 14 Free format text: PAYMENT UNTIL: 20100517 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100517 Year of fee payment: 14 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| EXPY | Cancellation because of completion of term | ||
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100517 Year of fee payment: 14 |