JP3022738B2 - マルチチップモジュール - Google Patents

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は半導体集積回路装置に関
し、特に、高放熱性を有するマルチチップモジュールに
関する。

【０００２】

【従来の技術】従来、以下の図面に基いて説明する構造
の種々のマルチチップモジュールが知られている。

【０００３】図１４は、従来のマルチチップモジュール
の一般的な構成を示す摸式的断面図である。

【０００４】図１４に示されるマルチチップモジュール
は、側壁部に複数のリード１０１が設けられたキャップ
１０９付きパッケージ１０２を有し、パッケージ１０２
の内側底面に接着層１０３を介して、一面に薄膜多層配
線層１０４が形成されたＳｉ及びセラミック等のベース
基板１０５が固定され、ベース基板１０５上の薄膜多層
配線層１０４に接着層１０６を介して複数個の半導体チ
ップ１０７が固定されている。薄膜多層配線層１０４
と、半導体チップ１０７およびリード１０１とが金属細
線１０８により電気的に接続されている。パッケージ１
０２の開口はキャップ１０９により封止され、パッケー
ジ１０２の外側底面には接着層１１０を介して放熱部品
であるヒートシンク１１１が装着されている。

【０００５】このマルチチップモジュール構造の、半導
体チップ１０７からの放熱経路は、接着層１０６→薄膜
多層配線層１０４→ベース基板１０５→接着層１０３→
パッケージ１０２→接着層１１０→ヒートシンク１１１
の順となる。

【０００６】図１５は、フリップチップ接続した従来の
マルチチップモジュールの構成を示す摸式的断面図であ
る。

【０００７】図１５に示されるマルチチップモジュール
は、側壁部に複数のリード２０１が設けられたキャップ
２１１付きパッケージ２０２を有し、パッケージ２０２
の内側底面に接着層２０３を介して、一面に薄膜多層配
線層２０４が形成されたＳｉ及びセラミック等のベース
基板２０５が固定され、ベース基板２０５上の薄膜多層
配線層２０４には複数個の半導体チップ２０６が、その
半導体チップ２０６表面に形成された金属バンプ２０７
により電気的に接続され、金属バンプ２０７により薄膜
多層配線層２０４と半導体チップ２０６の間にできた空
間に放熱材２０８が配設されている。パッケージ２０２
の側壁部のリード２０１と薄膜多層配線層２０４は金属
細線２０９により電気的に接続されている。半導体チッ
プ２０６裏面には接着層２１０がパッケージ２０２の開
口端の高さまで設けられ、パッケージ２０２の開口はキ
ャップ２１１により封止されている。そして、キャップ
２１１には接着層２１２を介してヒートシンク２１３が
固定されている。

【０００８】上記構成における半導体チップ２０６から
の放熱経路は、半導体チップ２０６の裏面からは接着層
２１０→キャップ２１１→接着層２１２→ヒートシンク
２１３の順となり、半導体チップ２０６の表面からは金
属バンプ２０７→放熱材２０８→薄膜多層配線層２０４
→ベース基板２０５→接着層２０３→パッケージ２０２
の順となる。

【０００９】図１６は、特開昭６１−３６９６１号公報
に示された、放熱特性を向上した従来のマルチチップモ
ジュールの構成を示す摸式的断面図である。

【００１０】図１６に示されるマルチチップモジュール
は、一面に入出力ピン３０１を他面にボンディングパッ
ド３０２を有する配線基板３０３を有し、配線基板３０
３の複数のボンディングパッド３０２には複数のＴＡＢ
型ＩＣチップ３０４のリード３０５がボンディングされ
ている。配線基板３０３には、配線基板３０３とでＴＡ
Ｂ型ＩＣチップ３０４を囲む放熱パッケージ３０８が固
定されている。そして、放熱板３０７が、ＴＡＢ型ＩＣ
チップ３０４とチップ接着剤３０６を介して固定される
と共に、放熱パッケージ３０８と熱伝導性接着剤３０９
を介して固定されている。さらに、放熱パッケージ３０
８には、強制空冷により冷却するための、フィンを有す
るヒートシンク３１０が固着されている。

【００１１】この構造では、ＩＣチップ３０４からの放
熱経路は、チップ接着剤３０６→放熱板３０７→熱伝導
性接着剤３０９→放熱パッケージ３０８→ヒートシンク
３１０の順となる。チップ接着剤３０６および熱伝導性
接着剤３０９としては、銀フィラ入りエポキシ接着剤お
よび錫−鉛共晶半田を使用している。また、放熱板３０
７には高熱伝導のベリリア材料を用いている。

【００１２】図１７は、特開平３−６４０６０号公報に
示された、シリコン回路基板に高密度配線を施した従来
のマルチチップモジュールの構成を示す摸式的断面図で
ある。

【００１３】図１７に示されるマルチチップモジュール
は、ＳｉＣからなる基板４０１とムライトからなるキャ
ップ４０２とで構成されたパッケージ内に所定数の半導
体チップ４０３、多層配線基板４０４およびシリコン回
路基板４０５を気密封止した構造を有している。

【００１４】シリコン回路基板４０５の主面には、例え
ばＡｌ二層配線が設けられ、ろう材４０６を介して基板
４０１の下面に接合されている。多層配線基板４０４は
半田バンプからなる電極４０７を介して上記シリコン回
路基板４０５の主面に実装されている。多層配線基板４
０４の下面には半導体チップ４０３が実装され、多層配
線基板４０４内に埋設された状態で多層配線基板４０４
の配線層を通じて前記電極４０７と電気的に接続されて
いる。このように半導体チップ４０３とシリコン回路板
４０５との間に多層配線基板４０４を設けたことによ
り、配線領域が増加するのでより多くの半導体チップ４
０３を実装することができる。

【００１５】図１８は、１９８６年２月２０日、ＩＳＳ
ＣＣ ’８６でオーバン大学（Auburn University）より
発表された、R.M.Johnsonetal,”Hybrid Silicon Wafer
-Scale Packaging Technology ",Digest Technical Pap
ers,P166-167,ISSCC '86 による、従来のマルチチップ
モジュールの構成を示す摸式的断面図である。

【００１６】図１８に示されるマルチチップモジュール
は、シリコン実装基板５０１を裏面から異方性（結晶軸
依存性）エッチングして、シリコン実装基板５０１を貫
通する穴を形成し、そこに半導体チップ５０２を配置
し、主表面側が平面状になるように接着剤５０３で半導
体チップ５０２を固定し、印刷法で接続メタル５０４に
より半導体チップ５０２とシリコン実装基板５０１の実
装配線５０５とを電気的に接続した構造からなる。

【００１７】

【発明が解決しようとする課題】しかしながら、図１
４、図１７に示したマルチチップモジュールの構造で
は、半導体チップからの熱を薄膜多層配線層または多層
配線基板を介して放熱するため、薄膜多層配線層または
多層配線基板にて層間絶縁膜として使用されている例え
ば、表１参照のポリイミド（熱伝導率１．５×１０^-4Ｗ
／ｃｍ・℃）やＳｉＯ ₂ （０．１４Ｗ／ｃｍ・℃）によ
り、放熱が妨げられている。このため、高発熱性を有す
る半導体チップ（例えば消費電力２０Ｗ）の実装が困難
であった。

【００１８】

【表１】 図１６に示したマルチチップモジュールの構造では、Ｔ
ＡＢ型半導体チップを使用し配線基板に実装しているた
め、パッケージ全体の体積が増え、軽薄化を実現できな
いという欠点があった。図１４、図１５に示した構造も
同様である。

【００１９】図１８に示したマルチチップモジュールの
構造は、シリコン実装基板に異方性エッチングし、半導
体チップを埋め込んで軽薄短小化しているが、この場
合、異方性エッチングにより片面側の開口面積が大きく
なるので、複数個の半導体チップを実装したマルチチッ
プ構造とすると、半導体チップ間隔が狭められないため
実装面積が大きくなってしまうという問題点があった。
さらに、半導体チップと、シリコン実装基板の開口部と
の隙間に接着剤を使用して半導体チップを固定している
ため、パッケージ等の外部からの応力により半導体チッ
プにクラックを発生させる等の問題点があった。

【００２０】そこで本発明は、上記従来技術の問題点に
鑑み、高放熱性を有し、軽薄化および高密度化が可能
で、かつ応力の影響が少ないマルチチップモジュールを
提供することを目的とする。

【００２１】

【課題を解決するための手段】上記目的を達成するため
に本発明は、２個以上の半導体チップを回路基板に実装
してなるマルチチップモジュ−ルにおいて、半導体チッ
プと略等しい高さの回路基板に貫通した等方性の開口が
複数形成され、前記開口内に各半導体チップが個々に配
置され、蓋付き容器の内側の底部に前記半導体チップが
回路基板と共に接着層を介して固定され、前記容器の外
側の底部に放熱部品が前記半導体チップの位置に対応し
て固定されており、半導体チップの面のうち、容器に固
定されている面と、回路基板の面のうち、容器に固定さ
れている面とが略同一平面にあり、かつ、前記半導体チ
ップの表面と前記容器の蓋の内側の間に放熱材が配設さ
れ、前記容器の蓋の外側にさらに別の放熱部品が前記放
熱材の位置に対応して固定されていることを特徴とす
る。

【００２２】また、半導体チップおよび回路基板の表面
位置が同一平面上にあることが好ましい。

【００２３】また、半導体チップの側面と、回路基板の
貫通した開口との間に空間を有することが好ましい。

【００２４】

【００２５】

【００２６】

【００２７】

【００２８】

【作用】上記のとおりに構成された本発明では、２個以
上の半導体チップを回路基板に実装してマルチチップモ
ジュ−ルとするため、半導体チップと略等しい高さの回
路基板に貫通した等方性の開口が複数形成され、前記開
口内に各半導体チップが個々に配置され、蓋付き容器の
内側の底部に前記半導体チップが回路基板と共に接着層
を介して固定され、前記容器の外側の底部に放熱部品が
前記半導体チップの位置に対応して固定されており、半
導体チップの面のうち、容器に固定されている面と、回
路基板の面のうち、容器に固定されている面とが略同一
平面にあり、かつ、前記半導体チップの表面と前記容器
の蓋の内側の間に放熱材が配設され、前記容器の蓋の外
側にさらに別の放熱部品が前記放熱材の位置に対応して
固定されているようにしたことにより、モジュ−ル自体
が薄くでき、しかも半導体チップからの熱が回路基板に
おける熱伝導率の小さな部材でもって妨げられることが
無くなる。そして、半導体チップを配置する切断開口部
を等方性としたことにより、従来のような異方性のもの
に比べて、半導体チップの配置間隔を狭めることが可能
となり、マルチチップモジュ−ルの高密度化、小型化が
実現できる。

【００２９】また、半導体チップおよび回路基板の表面
位置が同一平面上にあることにより、半導体チップ及び
回路基板上にも配線層が形成可能となり、高密度マルチ
チップモジュールが実現できる。

【００３０】また、半導体チップの側面と、回路基板の
貫通した開口との間に空間を有することにより、低応力
化される。すなわち、放熱特性を向上させるために、半
導体チップが埋め込まれた回路基板を容器に接着層を介
して直接固定した場合には、容器に対する半導体チップ
の熱膨張率差と、容器に対する回路基板の熱膨張率差と
によって生じる応力が前記空間で吸収されるので、クラ
ック、剥がれ等が防止される。

【００３１】

【００３２】

【実施例】以下、本発明の実施例について図面を参照し
て説明する。

【００３３】（第１の参考例）図１はマルチチップモジ
ュールの第１の参考例を示す平面図、図２は図１に示し
たマルチチップモジュールのＡ−Ａ線断面図である。

【００３４】本参考例におけるマルチチップモジュール
は、図１および図２に示すように、側壁部に複数のリー
ド５が設けられた蓋付き容器であるパッケージ１を有す
る。パッケージ１の内側底面には接着層７を介して、一
個以上の切断開口部が形成され、該各切断開口部内に半
導体チップ４が入れられ、かつ、表面層に薄膜多層配線
層３が形成されたシリコン回路基板２が固定されてい
る。半導体チップ４、リード５および薄膜多層配線層３
が金属細線６により電気的に接続されている。パッケー
ジ１の開口はキャップ（不図示）により封止され、パッ
ケージ１０２の外側底面には放熱部品である、フィンを
有するヒートシンク１１が接着されている。

【００３５】次に、上記構成のマルチチップモジュール
の製造方法を説明する。

【００３６】図３は図１および図２に示したマルチチッ
プモジュールの工程手順を説明するための図、図４は図
３（ｃ）に示すシリコン回路基板の平面図である。

【００３７】まず、図３（ａ）に示すＳｉウェハー８上
にスパッタリング技術、フォトリソグラフィー技術、メ
ッキ技術等により、図３（ｂ）に示すように薄膜多層配
線層３を形成し、シリコン回路基板２を作製する。

【００３８】次いで図３（ｃ）に示すように、波長１．
０６μｍのＹＡＧ（Yttrium Alminum Garnet）レーザ光
をシリコン回路基板２に照射し、実装する半導体チップ
のサイズよりも１辺の長さが５００μｍ以上大きなサイ
ズとなる切断開口部１２（図４参照）を形成する。この
時、切断開口部は等方性を有し、ＹＡＧレーザ照射部に
薄膜多層配線層３が形成されていても、形成されていな
くても、切断開口は可能である。但し、形成されていな
い場合は切断寸法精度が上がり、切断面も鋭利となる。

【００３９】次いで図３（ｄ）に示すように、切断開口
したシリコン回路基板２を、シリコン（Ｓｉ）と比較的
熱膨張率が近い（表２参照）ＳｉＣやムライト等のパッ
ケージ５に可撓性（フレキシブル性）を有する接着層７
で貼り付ける。

【００４０】そして図３（ｅ）に示すように、所望の半
導体チップ４をシリコン回路基板２の開口部内に入れ
て、パッケージ５に接着層７を介して固定する。このと
き、後述する第２の参考例と同様に、半導体チップ４と
シリコン回路基板２の切断開口部との隙間が空間となっ
ており、各部材間の熱膨張率差による応力の影響が低減
できる。さらに、半導体チップ４とシリコン回路基板
２、及びシリコン回路基板２とリード６を金属細線６で
電気的に接続する。

【００４１】その後図３（ｆ）に示すように、パッケー
ジ１をキャップ１０により封止するとともに、パッケー
ジ１の外側底面にヒートシンク１１を貼り付ける。

【００４２】半導体チップ４どうしの間の信号伝播は、
金属細線６を介してシリコン回路基板２の薄膜多層配線
層３によりすみやかに伝播される。

【００４３】上記のように本参考例は、シリコン回路基
板２の開口部を等方性にして、半導体チップ間隔を狭め
たので、高密度化、高速化、小型化が実現できる。ま
た、薄膜多層配線層を介して放熱する構造でないので、
放熱特性が従来よりも向上する。

【００４４】（第２の参考例）図５はマルチチップモジ
ュールの第２の参考例の特徴部を示す断面図であり、図
６は図５に示した一点鎖線で囲まれた部分の拡大図であ
る。

【００４５】本参考例は、図５および図６に示すよう
に、第１の参考例に代えて、半導体チップを接着層を介
して直接ヒートシンクに貼り付けることにより、放熱性
をより向上させたマルチチップモジュールである。

【００４６】上記構成のマルチチップモジュールの製造
方法について説明すると、予めシリコン回路基板２７よ
りも大きな面積で開口したパッケージ２１の底面部に、
そのパッケージ２１底面部の開口を塞ぐようにヒートシ
ンク２２を貼り付けておく。次いで、第１の参考例と同
様の工程（図３（ａ）〜図３（ｃ）参照）により製造さ
れたシリコン回路基板２７をヒートシンク２２に接着層
２３を介して直接貼り付ける。そして、シリコン回路基
板２７の切断開口部に半導体チップ２４を入れてヒート
シンク２２に貼付け、半導体チップ２４とシリコン回路
基板２７、及びシリコン回路基板２７とリード２５を金
属細線２６で電気的に接続する。

【００４７】半導体チップ２４とヒートシンク２２（例
えばＣｕ）、および半導体チップ２４と相対的に面積の
大きいシリコン回路基板２７との間に、それぞれ熱膨張
率差（表２参照）が生じるため、シリコン回路基板２７
および半導体チップ２４に応力が加わりクラックや剥が
れが発生し易い。

【００４８】

【表２】 しかし、図６に示す拡大図のように、ヒートシンク２２
に貼り付けられた、半導体チップ２４の側面とシリコン
回路基板２７の切断開口部との隙間２８が空間であるた
め、ヒートシンク２２より加わる応力をこの空間で吸収
することができる。そのためクラックや剥がれが防止で
きる。

【００４９】ここに、上記の空間の影響を調べた実験結
果を説明する。

【００５０】実験サンプルは、図６に示した隙間２８に
可撓性（フレキシブル性）を有する樹脂を埋め込んだサ
ンプルと、隙間２８を空間にしその隙間の間隔を５００
μｍ、１ｍｍとした３種類で、接着層２３としては可撓
性（フレキシブル性）を有する接着剤Ａ、Ａｇペース
ト、鉛（Ｐｂ）／錫（Ｓｎ）系半田の３種類を使用し、
Ａｌ₂ Ｏ₃ 、ＳｉＣ、Ｃｕの３種類の材質で製作された
ヒートシンク及びパッケージに貼り付けた。それぞれの
材料の熱伝導率と熱膨張率は表１、表２に示されてい
る。

【００５１】そして、貼り付け後、温度サイクル試験を
実施し、接着状態を観察した。その結果を表３、表４に
示す。

【００５２】

【表３】

【００５３】

【表４】 表３、表４より、隙間を空間にしたものは、樹脂を埋め
込んだサンプルと比較すると、フレキシブル接着剤Ａを
使用して、Ａｌ₂ Ｏ₃ 、ＳｉＣ、Ｃｕのどれに貼り付け
たものにおいても良好な結果が得られた。例えば、Ｃｕ
に貼り付けたものは、隙間を空間にすることにより、フ
レキシブル接着剤Ａを使用して、図５に示したように半
導体チップ２４およびシリコン回路基板２７を直接貼り
付けても問題なかった。このことから、隙間を空間にす
ること、すなわちシリコン回路基板２７の切断開口部を
半導体チップサイズより大きめにすることで応力が低減
ができることが判る。

【００５４】また、Ａｌ₂ Ｏ₃ 、ＳｉＣへの貼り付けの
接着層２３にＰｂ／Ｓｎ系半田を使用した金属接合が実
施できるため、放熱性が著しく向上する。

【００５５】さらに、本参考例のマルチチップモジュー
ルの構造では、半導体チップ２４からの熱はシリコン回
路基板２７の薄膜多層配線層を介さずに放熱できるの
で、薄膜多層配線層に層間絶縁膜として使用されている
表１参照の熱伝導率のポリイミドやＳｉＯ2 の影響を受
けることがない。このため高放熱構造のマルチチップモ
ジュールが得られる。

【００５６】（実施例）図７は、本発明のマルチチップ
モジュールの実施例の特徴部を示す断面図である。

【００５７】本実施例は、第１の参考例のマルチチップ
モジュールの半導体チップの表裏両側にそれぞれヒート
シンクを取り付け、放熱性を向上した例である。

【００５８】すなわち本実施例におけるマルチチップモ
ジュールは、図７に示すように、第１の参考例と同様、
側壁部に複数のリード３１が設けられた蓋付き容器であ
るパッケージ３１を有する。パッケージ３１の内側底面
には接着層３４を介して、一個以上の切断開口部が形成
され、該各切断開口部に半導体チップ３３が入れられ、
かつ、表面層に薄膜多層配線層が形成されたシリコン回
路基板３２が固定されている。半導体チップ３３、リー
ド３５および前記薄膜多層配線層が金属細線６により電
気的に接続されている。

【００５９】パッケージ１の開口は、半導体チップ３３
および前記薄膜多層配線層の上面に放熱材３８を介し
て、キャップ３６により封止され、パッケージ３１の外
側底面およびキャップ３６にはヒートシンク４０、４１
が固定されている。

【００６０】上記構成のマルチチップモジュールの製造
方法について説明すると、第１の参考例と同様の工程
（図３（ａ）〜図３（ｅ）参照）によって、パッケージ
３１内にシリコン回路基板３２および半導体チップ３３
の設置等を行なった後、パッケージ３１の開口端面の高
さと同じ高さとなるように、シリコン回路基板３２およ
び半導体チップ３３の表面に放熱材３８を貼り付け、パ
ッケージ３１の開口をキャップ３６で封止する。そし
て、キャップ３６とパッケージ３１の外側底面にそれぞ
れヒートシンク４１を接着した。

【００６１】本実施例では、半導体チップ３３、シリコ
ン回路基板３２の表面からの熱は、ゴム等の放熱材３８
を通してキャップ３６ヘ伝わりヒートシンク４１にて放
熱される。一方、半導体チップ３３の裏面側からの熱
は、パッケージ３１を介してヒートシンク４０より放熱
される。従って、半導体チップ３３からの発熱を、表裏
に素早く伝えることができるので、熱伝導効率が上昇
し、大電力を消費するＳｉチップにも適用可能となる。

【００６２】（第３の参考例）図８はマルチチップモジ
ュールの第３の参考例の特徴部を示す断面図である。

【００６３】本参考例は、第１の参考例のマルチチップ
モジュールの半導体チップの裏面に放熱材を設けて放熱
性を向上させるとともに、放熱材の厚さを調整してシリ
コン回路基板と半導体チップの表面を一致させた例であ
る。

【００６４】すなわち本参考例におけるマルチチップモ
ジュールは、図８に示すように、第１の参考例と同様、
側壁部に複数のリード５５が設けられた蓋付き容器であ
るパッケージ５１を有する。パッケージ５１の内側底面
には接着層５２を介して、一個以上の切断開口部が形成
され、該各切断開口部内に半導体チップ５４が入れら
れ、かつ、表面層に薄膜多層配線層が形成されたシリコ
ン回路基板５３が固定されている。各切断開口部内に入
れられた半導体チップ５４は、接着層５２に放熱材５８
を介して固定され、半導体チップ５４とシリコン回路基
板５３との表面が一致するように放熱材５８の厚さが調
整されている。

【００６５】そして、半導体チップ５４とリード５５お
よび前記薄膜多層配線層が金属細線５６により電気的に
接続されている。

【００６６】パッケージ５１の開口はキャップにより封
止され、パッケージ５１の外側底面にはヒートシンク５
７が接着されている。

【００６７】上記構成のマルチチップモジュールの製造
方法について説明すると、第１の参考例と同様の方法
（図３（ａ）〜図３（ｄ）参照）によりパッケージ５１
内にシリコン回路基板５３を設置した後、シリコン回路
基板５３の切断開口部内に半導体チップ５４を、半導体
チップ５４の表面がシリコン回路基板５３の表面と一致
するように調整した厚さの放熱材５８を介して設置す
る。その後、半導体チップ５４とシリコン回路基板５
３、及びシリコン回路基板５３とリード５５を金属細線
５６で電気的に接続する。

【００６８】上記のように本参考例では、半導体チップ
５４とシリコン回路基板５３の厚さが異なる場合におい
ても、半導体チップ５４の表面位置を、放熱材５８の厚
さを調整してシリコン回路基板５３の表面位置と一致さ
せることができるので、半導体チップ表面とシリコン回
路基板表面からなる平面上に容易に配線層が形成するこ
とができる。その結果、高密度マルチチップモジュール
が実現できる。

【００６９】（第４の参考例）図９はマルチチップモジ
ュールの第４の参考例の特徴部を示す断面図である。図
１０は図９に示すマルチチップモジュールの製造方法を
説明するための図である。

【００７０】本参考例は、第１の参考例のマルチチップ
モジュールにおいて、容器形状のパッケージから封止樹
脂に代えることにより、軽薄短小化、低コスト化を実現
した例である。

【００７１】すなわち本参考例におけるマルチチップモ
ジュールは、図９に示すように、一個以上の切断開口部
が形成され、該各切断開口部内に半導体チップ６３が入
れられ、かつ、表面層に薄膜多層配線層６２が形成され
たシリコン回路基板６１を有する。前記切断開口部に入
れられた半導体チップ６３と薄膜多層配線層６２がＴＡ
Ｂテープ６４により電気的に接続されている。ＴＡＢテ
ープの端子部を残してＴＡＢテープ６４、シリコン回路
基板６１および半導体チップ６３が封止樹脂６５により
覆われ、封止樹脂６５にはヒートシンク６６が接着され
ている。

【００７２】次に、上記構成のマルチチップモジュール
の製造方法を図１０を参照して説明する。図１０は図９
に示すマルチチップモジュールの製造方法を説明するた
めの図であり、図（Ａ）はＴＡＢテープによりシリコン
回路基板と半導体チップを接続する工程の断面図、図
（Ｂ）はＴＡＢテープによりシリコン回路基板と半導体
チップを接続した際の平面図である。

【００７３】まず、図１０（Ａ）に示すように、第１の
実施例と同様の工程（図３（ａ）〜図３（ｃ）参照）に
より得られたシリコン回路基板６１をステージ６７上に
置き、さらにシリコン回路基板６１の切断開口部より半
導体チップ６３をステージ６７上に置く。ステージ６７
にはシリコン回路基板６１と半導体チップ６３を吸着す
る吸着溝６８が設けられている。従って、ステージ６７
上にシリコン回路基板６１と半導体チップ６３を置いた
ときには、シリコン回路基板６１と半導体チップ６３は
吸着溝６８により固定される。

【００７４】そして、図１０（Ａ）、図１０（Ｂ）に示
すように、ＴＡＢテープ６４を使用して半導体チップ６
３とシリコン回路基板６１を電気的に接続する。接続
後、図９に示したように、封止樹脂６５によりパッケー
ジングを行なう。

【００７５】また、同様に半導体チップ６３を予めＴＡ
Ｂテープ６４に実装後、半導体チップ６３が入る切断開
口部が形成されたシリコン回路基板６１にＴＡＢテープ
６４を実装してもよい。

【００７６】上記のように本参考例では、容器構造のパ
ッケージにせずに樹脂封止としたので、容器または放熱
部品に対して半導体チップおよび回路基板を固定する場
合と比べて、各構成部品の熱膨張率差による応力の影響
が少なくなる。さらに、軽薄短小化が実現でき、現在パ
ッケージング材料として使用されているＡｌ2 Ｏ3 、Ｋ
ｏｖａｒ等が不要となり、工程数も削減できるので低コ
スト化が実現できる。（第５の参考例）図１１はマルチ
チップモジュールの第５の参考例の特徴部を示す断面図
である。

【００７７】本参考例は、第１の参考例のマルチチップ
モジュールにおいて、フレキシブル配線基板を使用し封
止樹脂によりパッケージングすることにより、軽薄短小
化、高密度化、低コスト化を実現した例である。

【００７８】すなわち、本参考例におけるマルチチップ
モジュールは、図１１に示すように、一個以上の切断開
口部が形成され、該各切断開口部内に半導体チップ７２
が入れられ、かつ、表面層に薄膜多層配線層が形成され
たシリコン回路基板７１を有する。そして、前記切断開
口部に入れられた半導体チップ７２とシリコン回路基板
７１との接続端子は、金属バンプ７３を介してフレキシ
ブル配線基板７４の一面と電気的に接続されている。さ
らに、フレキシブル配線基板７４の一面側には、半導体
チップ７２およびシリコン回路基板７１が封止樹脂７６
により覆われている。フレキシブル配線基板７４の他面
側には、マルチチップモジュールの外部端子となる金属
バンプ７５が形成されている。

【００７９】次に、上記構成のマルチチップモジュール
の製造方法を図１２を参照して説明する。図１２は図１
１に示すマルチチップモジュールの製造方法を説明する
ための図であり、図（Ａ）はフレキシブル配線基板によ
りシリコン回路基板と半導体チップを接続する工程の断
面図、図（Ｂ）は図（Ａ）の工程後に樹脂により封止さ
れた様子を示す断面図である。

【００８０】まず、図１２（Ａ）に示すように、第１の
参考例と同様の工程（図３（ａ）〜図３（ｃ）参照）に
より製造されたシリコン回路基板７１の接続端子、およ
び半導体チップ７２上に形成された金属バンプ７３を、
予め配線形成が施されているフレキシブル配線基板７４
（例えばポリイミド／導体層が形成されている。）上の
パッドに加圧、加熱、溶融等により接続する。

【００８１】その後図１２（Ｂ）に示すように、フレキ
シブル配線基板７４に金属バンプ７３を介して接続され
た半導体チップ７２及びシリコン回路基板７１を封止樹
脂７６によりパッケージングし、封止樹脂７６にヒート
シンク（不図示）を接着する。

【００８２】さらに、図１１に示したように、フレキシ
ブル配線板７４の外部出力端子に金属バンプ７５を半田
ボール形成法や半田テープ打ち抜き法等により形成す
る。

【００８３】半導体チップ７２間の入出力信号の伝播は
金属バンプ７３を介して、シリコン回路基板７１の薄膜
多層配線層７７及びフレキシブル配線基板７４の配線層
で高速に伝播される。

【００８４】上記のような参考例においても、第４の実
施例と同様の効果を奏して軽薄短小化、低コスト化が実
現できる。

【００８５】（第６の参考例）図１３は、マルチチップ
モジュールの第６の参考例の特徴部を示す断面図であ
る。

【００８６】本参考例は、第１の参考例のマルチチップ
モジュールにおいて、半導体チップとシリコン回路基板
の表面を同一平面上にし、これらの上にさらに配線層を
設けた例である。

【００８７】すなわち本参考例のマルチチップモジュー
ルは、図１３に示すように、支持板であるフレキシブル
板８１を有する。フレキシブル板８１には、一個以上の
切断開口部が形成され、該各切断開口部内に半導体チッ
プ８３が入れられ、かつ、表面層に薄膜多層配線層８４
が形成されたシリコン回路基板８２が接着層８７を介し
て固定されている。但し、このフレキシブル板８１への
固定前には、半導体チップ８３およびシリコン回路基板
８２の全体を封止樹脂８８により覆った後、半導体チッ
プ８３とシリコン回路基板８２との表面は、同一平面と
なるように研磨することにより揃えられている。

【００８８】さらに、半導体チップ８３およびシリコン
回路基板８２の上面には薄膜多層配線層８４が形成さ
れ、これにより、半導体チップ８３とシリコン回路基板
８２が電気的に接続されている。なお、上記の各構成部
は、封止樹脂８８あるいは不図示の容器形状のパッケー
ジの何れかにおいてパッケージングされている。

【００８９】次に、上記構成のマルチチップモジュール
の製造方法について説明すると、Ａｌ2 Ｏ3 板またはフ
レキシブル板８１などの支持板に接着層８７を設ける。
一方、第１の参考例と同様の工程（図３（ａ）〜図３
（ｃ）参照）により得られたシリコン回路基板８２の切
断開口部より半導体チップ８３を入れ、半導体チップ８
３およびシリコン回路基板８２の全体を封止樹脂８８に
より覆い、半導体チップ８３およびシリコン回路基板８
２の表面を同一平面になるように研磨して平坦化する。
このようにして得られた、表面位置が同一平面上にある
半導体チップ８３およびシリコン回路基板８２を前記支
持板の接着層８７に貼り付ける。

【００９０】もちろん、予め半導体チップ８３およびシ
リコン回路基板８２の厚さが高精度に均一ならば、同一
平面とするために樹脂で覆った後に研磨する方法を採ら
ないで、そのまま前記支持板の接着層８７に貼り付けて
もよい。

【００９１】その後、半導体チップ８３およびシリコン
回路基板８２の表面からなる平面上に薄膜多層配線層８
４を形成することにより、半導体チップ８３およびシリ
コン回路基板８２の端子電極間を電気的に接続する。最
後に、上記構成全体を容器形状のパッケージ（不図示）
あるいは封止樹脂（不図示）を使用してパッケージング
し、ヒートシンク（不図示）を接着する。

【００９２】上記の薄膜多層配線層８４の形成は、半導
体チップサイズまたはシリコン回路基板サイズの何れに
おいても実施できる。

【００９３】この方法によると高密度実装が実現可能と
なるので、マルチチップモジュールの軽薄短小化、高速
化が実現できる。

【００９４】上述の実施例では、シリコン回路基板を使
用したものについて述べたが、これに限られず、シリコ
ン回路基板の代わりにプリント配線板やセラミック回路
基板等を使用しても同様の実装構造が実現できる。但
し、シリコン回路基板を使用した場合は、シリコン回路
基板内に薄膜多層配線層を形成できるため、配線密度が
高く、実装面積としてプリント配線板の１／６、セラミ
ック回路基板の１／２〜２／３と小型化できる。

【００９５】

【発明の効果】本発明は、以上説明したように構成され
ているので、以下に記載するような効果を奏する。

【００９６】第１に、回路基板に等方性の貫通した切断
開口部を形成し、該切断開口部内に前記半導体チップを
配置し、前記半導体チップを前記回路基板を介さずに容
器もしくは放熱部品に固定したことにより、モジュール
自体が薄くでき、しかも半導体チップからの熱が回路基
板における熱伝導率の小さな部材でもって妨げられるこ
とが無くなる。そして、半導体チップを配置する切断開
口部を等方性としたことにより、従来のような異方性の
ものと比べて、半導体チップの配置間隔を狭めることが
可能となり、マルチチップモジュールの高密度化、小型
化が実現できる。

【００９７】第２に、半導体チップの側面と、シリコン
回路基板の切断開口部との隙間を空間にしたことによ
り、放熱特性を向上させるために、半導体チップが埋め
込まれた回路基板を容器（または放熱部品）に接着層を
介して直接固定した場合には、容器または放熱部品に対
する半導体チップの熱膨張率差と、容器（または放熱部
品）に対する回路基板の熱膨張率差とによって生じる応
力が前記空間で吸収でき、その結果、クラック、剥がれ
等の発生を防止することができる。このため、半導体チ
ップが埋め込まれた回路基板を容器等に接着層を介して
直接固定しても、応力の影響を受けることなく半導体チ
ップの発熱の影響を低減でき、大電力を消費する半導体
チップにも適用可能となる。

【００９８】第３に、蓋付き容器、半導体チップ、回路
基板、放熱材、放熱部品など各構成部材の熱膨張率が互
いに近似していることにより、熱膨張率差による応力の
影響が少なくなり、クラック、剥がれ等が防止できる。

【００９９】第４に、半導体チップが埋め込まれた回路
基板を、上記のような容器または放熱部品を用いたパッ
ケージ構成を採らないで、直接封止樹脂によってパッケ
ージングすることにより、容器または放熱部品に対して
半導体チップおよび回路基板を固定する場合のような各
構成部品の熱膨張率差による応力の影響が少ない。さら
に、軽薄化が可能となり、容器のためのパッケージ材料
が不要なため低コスト化が実現できる。

【０１００】第５に、半導体チップの表面と回路基板の
表面を同一平面上にすることにより、半導体チップ及び
回路基板上にも配線層を形成することができ、その結
果、小型化、高速化および高密度化を実現したマルチチ
ップモジュールとなる。

【０１０１】第６に、封止樹脂でパッケージングされた
ものに放熱部品を固定することにより、放熱特性をより
向上させることができる。

【０１０２】第７に、前記回路基板として、薄膜多層配
線層を有するシリコン回路基板、セラミック回路基板ま
たはプリント配線板を用いることにより、上記の効果が
得られ、特に、シリコン回路基板では高密度・微細配線
が可能となる。

【図面の簡単な説明】

【図１】マルチチップモジュールの第１の参考例を示す
平面図である。

【図２】図１に示したマルチチップモジュールのＡ−Ａ
線断面図である。

【図３】図１および図２に示したマルチチップモジュー
ルの工程手順を説明するための図である。

【図４】図３（ｃ）に示すシリコン回路基板の平面図で
ある。

【図５】マルチチップモジュールの第２の参考例の特徴
部を示す断面図である。

【図６】図５に示した一点鎖線で囲まれた部分の拡大図
である。

【図７】本発明のマルチチップモジュールの実施例の特
徴部を示す断面図である。

【図８】マルチチップモジュールの第３の参考例の特徴
部を示す断面図である。

【図９】マルチチップモジュールの第４の参考例の特徴
部を示す断面図である。

【図１０】図９に示すマルチチップモジュールの製造方
法を説明するための図であり、図（Ａ）はＴＡＢテープ
によりシリコン回路基板と半導体チップを接続する工程
の断面図、図（Ｂ）はＴＡＢテープによりシリコン回路
基板と半導体チップを接続した際の平面図である。

【図１１】マルチチップモジュールの第５の参考例の特
徴部を示す断面図である。

【図１２】図１１に示すマルチチップモジュールの製造
方法を説明するための図であり、図（Ａ）はフレキシブ
ル配線基板によりシリコン回路基板と半導体チップを接
続する工程の断面図、図（Ｂ）は図（Ａ）の工程後に樹
脂により封止された様子を示す断面図である。

【図１３】マルチチップモジュールの第６の参考例の特
徴部を示す断面図である。

【図１４】従来のマルチチップモジュールの一般的な構
成を示す摸式的断面図である。

【図１５】フリップチップ接続した従来のマルチチップ
モジュールの構成を示す摸式的断面図である。

【図１６】特開昭６１−３６９６１号公報に示された、
放熱特性を向上した従来のマルチチップモジュールの構
成を示す摸式的断面図である。

【図１７】特開平３−６４０６０号公報に示された、Ｓ
ｉ回路基板に高密度配線を施した従来のマルチチップモ
ジュールの構成を示す摸式的断面図である。

【図１８】１９８６年２月２０日、ＩＳＳＣＣ ’８６
でオーバン大学（AuburnUniversity）より発表された、
R.M.Johnsonetal,”Hybrid Silicon Wafer-ScalePackag
ing Technology ",Digest Technical Papers,P166-167,
ISSCC '86 による従来のマルチチップモジュールの構成
を示す摸式的断面図である。

───────────────────────────────────────────────────── フロントページの続き (72)発明者 仙波 直治 東京都港区芝五丁目７番１号 日本電気 株式会社内 (72)発明者 日下 輝雄 東京都港区芝五丁目７番１号 日本電気 株式会社内 (56)参考文献 特開 平５−198734（ＪＰ，Ａ) 特開 平３−268351（ＪＰ，Ａ) 特開 平４−112560（ＪＰ，Ａ) 特開 平４−266053（ＪＰ，Ａ) 特開 平４−359462（ＪＰ，Ａ) 特開 平１−199460（ＪＰ，Ａ) 特開 昭63−293965（ＪＰ，Ａ)

Claims (3)

(57)【特許請求の範囲】
1. 【請求項１】 ２個以上の半導体チップを回路基板に実
   装してなるマルチチップモジュ−ルにおいて、半導体チ
   ップと略等しい高さの回路基板に貫通した等方性の開口
   が複数形成され、前記開口内に各半導体チップが個々に
   配置され、蓋付き容器の内側の底部に前記半導体チップ
   が回路基板と共に接着層を介して固定され、前記容器の
   外側の底部に放熱部品が前記半導体チップの位置に対応
   して固定されており、半導体チップの面のうち、容器に
   固定されている面と、回路基板の面のうち、容器に固定
   されている面とが略同一平面にあり、かつ、前記半導体
   チップの表面と前記容器の蓋の内側の間に放熱材が配設
   され、前記容器の蓋の外側にさらに別の放熱部品が前記
   放熱材の位置に対応して固定されていることを特徴とす
   るマルチチップモジュ−ル。
2. 【請求項２】 前記半導体チップおよび前記回路基板の
   表面位置が同一平面上にあることを特徴とする請求項１
   に記載のマルチチップモジュ−ル。
3. 【請求項３】 前記半導体チップの側面と、前記回路基
   板の貫通した開口との間に空間を有することを特徴とす
   る請求項１に記載のマルチチップモジュ−ル。