JPH0574985A - 半導体素子の実装構造 - Google Patents
半導体素子の実装構造Info
- Publication number
- JPH0574985A JPH0574985A JP5755092A JP5755092A JPH0574985A JP H0574985 A JPH0574985 A JP H0574985A JP 5755092 A JP5755092 A JP 5755092A JP 5755092 A JP5755092 A JP 5755092A JP H0574985 A JPH0574985 A JP H0574985A
- Authority
- JP
- Japan
- Prior art keywords
- electric wiring
- wiring board
- heat dissipation
- semiconductor elements
- semiconductor element
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73253—Bump and layer connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/1517—Multilayer substrate
- H01L2924/15192—Resurf arrangement of the internal vias
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/191—Disposition
- H01L2924/19101—Disposition of discrete passive components
- H01L2924/19107—Disposition of discrete passive components off-chip wires
Abstract
(57)【要約】
【目的】 放熱性および接続の信頼性に優れた複数の半
導体素子のフリップチップ実装を提供する。 【構成】 複数の半導体素子２２がバンプ２３により電
気配線基板２１と電気的および機械的に接続され、しか
も半導体素子２２の裏面が伝熱性接合層２４により、高
熱伝導性の放熱板２５と一体接合されている。電気配線
基板２１とパッケージ容器２７とをフレキシブル構造の
電気配線回路２６により接続し、半導体素子の高放熱化
やバンプの接続の高信頼化を実現する。
導体素子のフリップチップ実装を提供する。 【構成】 複数の半導体素子２２がバンプ２３により電
気配線基板２１と電気的および機械的に接続され、しか
も半導体素子２２の裏面が伝熱性接合層２４により、高
熱伝導性の放熱板２５と一体接合されている。電気配線
基板２１とパッケージ容器２７とをフレキシブル構造の
電気配線回路２６により接続し、半導体素子の高放熱化
やバンプの接続の高信頼化を実現する。
Description
【０００１】
【産業上の利用分野】本発明は、高放熱性、かつ高信頼
性の半導体素子の高密度実装構造に関するものである。
性の半導体素子の高密度実装構造に関するものである。
【０００２】
【従来の技術】近年、半導体素子は、高集積化，高速化
により大消費電力化，大チップ化が著しい傾向にある。
また接続端子数の増大や実装密度の増大や遅延時間の短
縮のため、図７に示すような半田バンプによるフリップ
チップ接続が検討されており、基本的な実装構造は、図
示したように、半導体素子６１をシリコン電気配線基板
６２上にＰｂ５％Ｓｎバンプ６３を介して接続したもの
である。バンプによるフリップチップ接続は、実装面積
がチップサイズとほぼ同等の高密度化や、短接続距離に
よる高速伝搬性や、接続可能領域がチップ全面であるこ
とによる多端子接続性などの特徴を有する。
により大消費電力化，大チップ化が著しい傾向にある。
また接続端子数の増大や実装密度の増大や遅延時間の短
縮のため、図７に示すような半田バンプによるフリップ
チップ接続が検討されており、基本的な実装構造は、図
示したように、半導体素子６１をシリコン電気配線基板
６２上にＰｂ５％Ｓｎバンプ６３を介して接続したもの
である。バンプによるフリップチップ接続は、実装面積
がチップサイズとほぼ同等の高密度化や、短接続距離に
よる高速伝搬性や、接続可能領域がチップ全面であるこ
とによる多端子接続性などの特徴を有する。
【０００３】一方、フリップチップ接続では、シリコン
半導体素子と基板の熱膨張差による応力のため、半田の
熱疲労が発生し、熱サイクル信頼性が低いという課題が
ある。そこで、接続の信頼性を得るために熱膨張係数が
シリコンに近い基板であるムライト，窒化アルミニウ
ム、さらにはシリコン自身を使用した利用が活発化して
いる（日経エレクトロニクス １９９０，１２月１０日
号，２０９〜２４１ページ）。
半導体素子と基板の熱膨張差による応力のため、半田の
熱疲労が発生し、熱サイクル信頼性が低いという課題が
ある。そこで、接続の信頼性を得るために熱膨張係数が
シリコンに近い基板であるムライト，窒化アルミニウ
ム、さらにはシリコン自身を使用した利用が活発化して
いる（日経エレクトロニクス １９９０，１２月１０日
号，２０９〜２４１ページ）。
【０００４】
【発明が解決しようとする課題】半導体素子から発生し
た熱の大半は、室温では熱伝導によりパッケージ内部の
固体を経由して外気へと放熱される。しかしながら、図
７の構造では半導体素子６１が直径１００〜２００μｍ
の半田バンプ６３のみにより基板６２に接続されている
ため、熱放散性に問題があり、高出力素子には適用が困
難であった。
た熱の大半は、室温では熱伝導によりパッケージ内部の
固体を経由して外気へと放熱される。しかしながら、図
７の構造では半導体素子６１が直径１００〜２００μｍ
の半田バンプ６３のみにより基板６２に接続されている
ため、熱放散性に問題があり、高出力素子には適用が困
難であった。
【０００５】さらに、半導体素子の高集積化や高密度化
された実装構造においては、半導体素子から発生する熱
を冷却することが重要である。特願平２−７４５６号に
開示された従来の強制液冷集積回路装置（特願平２−７
４５６号）の断面図を図８に示す。
された実装構造においては、半導体素子から発生する熱
を冷却することが重要である。特願平２−７４５６号に
開示された従来の強制液冷集積回路装置（特願平２−７
４５６号）の断面図を図８に示す。
【０００６】図において、電気配線基板６２の上に複数
の半導体素子６１が半田バンプ６３により接続して搭載
されている。発熱する半導体素子６１の放熱対策のた
め、半導体素子のバンプが形成された反対側の面である
裏面には、半導体素子固定部６６により気密性の下部筐
体６４の天板である水冷用の冷却板６５が気密に固着さ
れている。この冷却板６５には、波紋状の襞６７などの
凹凸構造をつけて柔軟性をもたせている。
の半導体素子６１が半田バンプ６３により接続して搭載
されている。発熱する半導体素子６１の放熱対策のた
め、半導体素子のバンプが形成された反対側の面である
裏面には、半導体素子固定部６６により気密性の下部筐
体６４の天板である水冷用の冷却板６５が気密に固着さ
れている。この冷却板６５には、波紋状の襞６７などの
凹凸構造をつけて柔軟性をもたせている。
【０００７】半導体素子６１から発生した熱の大半は、
室温では熱伝導によりパッケージ内部の固体を経由して
外気へと放熱される。また半導体素子６１のバンプ６３
による接続の高信頼性のためには、バンプ６３にできる
限り応力がかからない構造が望ましい。
室温では熱伝導によりパッケージ内部の固体を経由して
外気へと放熱される。また半導体素子６１のバンプ６３
による接続の高信頼性のためには、バンプ６３にできる
限り応力がかからない構造が望ましい。
【０００８】ところが、上記構造では、電気配線基板６
２と、水冷用の冷却板６５間で半導体素子６１が圧縮さ
れてバンプ６３に電気的接続がとられ、半導体素子６１
の裏面からの放熱が達成される。この際、半導体素子６
１を接続する直径１００〜２００μｍのバンプ６３に圧
縮応力を生じて半田バンプ６３の疲労を発生し易いとい
う問題がある。
２と、水冷用の冷却板６５間で半導体素子６１が圧縮さ
れてバンプ６３に電気的接続がとられ、半導体素子６１
の裏面からの放熱が達成される。この際、半導体素子６
１を接続する直径１００〜２００μｍのバンプ６３に圧
縮応力を生じて半田バンプ６３の疲労を発生し易いとい
う問題がある。
【０００９】また上記構造は、半導体素子６１や半田バ
ンプ６３や下部筐体６４や冷却板６５等の加工が困難で
あり、しかも極めて高精度の寸法の管理が必要であり、
工業的生産において極めて効果になるといった欠点があ
った。さらに、冷却方式としては液体による強制液冷式
であるため、装置としては大型で特殊な限られた分野に
のみしか適用できないといった解決されなければならな
い課題が残されていた。
ンプ６３や下部筐体６４や冷却板６５等の加工が困難で
あり、しかも極めて高精度の寸法の管理が必要であり、
工業的生産において極めて効果になるといった欠点があ
った。さらに、冷却方式としては液体による強制液冷式
であるため、装置としては大型で特殊な限られた分野に
のみしか適用できないといった解決されなければならな
い課題が残されていた。
【００１０】本発明の目的は、このような従来の欠点を
除去し、放熱性および接続の信頼性に優れた半導体素子
の実装構造を提供することにある。
除去し、放熱性および接続の信頼性に優れた半導体素子
の実装構造を提供することにある。
【００１１】
【課題を解決するための手段】上記目的を達成するた
め、本発明による半導体素子の実装構造においては、電
気配線基板と放熱板とを有し、複数の半導体素子がバン
プを介して電気配線基板に電気的および機械的に接続さ
れた半導体素子の実装構造であって、電気配線基板は、
半導体素子同士を電気的に接続する導体配線を有するも
のであり、放熱板は、半導体素子に発した熱を外部に放
熱するものであり、複数の半導体素子の面にまたがって
設置され、複数の半導体素子と、放熱板とは、高熱伝導
性の接合層を介して一体に接合されたものである。
め、本発明による半導体素子の実装構造においては、電
気配線基板と放熱板とを有し、複数の半導体素子がバン
プを介して電気配線基板に電気的および機械的に接続さ
れた半導体素子の実装構造であって、電気配線基板は、
半導体素子同士を電気的に接続する導体配線を有するも
のであり、放熱板は、半導体素子に発した熱を外部に放
熱するものであり、複数の半導体素子の面にまたがって
設置され、複数の半導体素子と、放熱板とは、高熱伝導
性の接合層を介して一体に接合されたものである。
【００１２】また、電気配線基板と放熱板とは、複数の
半導体をはさんで向き合せに設置されたものである。
半導体をはさんで向き合せに設置されたものである。
【００１３】また、電気配線基板と放熱板とは、同一材
料で構成されたものである。
料で構成されたものである。
【００１４】また、前記電気配線基板と放熱板とは、複
数の半導体素子とともにパッケージ容器に組付けられ、
放熱板は、パッケージ容器と接合され、若しくはパッケ
ージ容器の一部を構成するものであり、電気配線基板
は、電気配線回路を介してパッケージ容器に接続され、
電気配線回路は、絶縁フィルムに導体を形成したフレキ
シブル構造の配線である。
数の半導体素子とともにパッケージ容器に組付けられ、
放熱板は、パッケージ容器と接合され、若しくはパッケ
ージ容器の一部を構成するものであり、電気配線基板
は、電気配線回路を介してパッケージ容器に接続され、
電気配線回路は、絶縁フィルムに導体を形成したフレキ
シブル構造の配線である。
【００１５】また、前記電気配線基板と、放熱板とは、
複数の半導体素子とともにパッケージ容器に組付けら
れ、放熱板は、パッケージ容器と接合され、若しくはパ
ッケージ容器の一部を構成するものであり、電気配線基
板は、フレキシブル構造の電気配線回路であり、パッケ
ージ容器に直接接続されているものである。
複数の半導体素子とともにパッケージ容器に組付けら
れ、放熱板は、パッケージ容器と接合され、若しくはパ
ッケージ容器の一部を構成するものであり、電気配線基
板は、フレキシブル構造の電気配線回路であり、パッケ
ージ容器に直接接続されているものである。
【００１６】半導体素子としては、シリコン，ＧａＡ
ｓ，ＩｎＰ等が一般的であるが、これらに限定されるも
のではない。また放熱板の材料は、窒化アルミニウム，
炭化ケイ素，アルミナ，窒化ホウ素，酸化ベリリウム，
シリコン，ダイヤモンド，銅，タングステン，アルミニ
ウムの単体又は複合材料が熱伝導性が良好であるため、
放熱性に適しているが、これらに限定されるものではな
い。
ｓ，ＩｎＰ等が一般的であるが、これらに限定されるも
のではない。また放熱板の材料は、窒化アルミニウム，
炭化ケイ素，アルミナ，窒化ホウ素，酸化ベリリウム，
シリコン，ダイヤモンド，銅，タングステン，アルミニ
ウムの単体又は複合材料が熱伝導性が良好であるため、
放熱性に適しているが、これらに限定されるものではな
い。
【００１７】また電気配線基板は、表面もしくは内部に
半導体素子同士を電気的に接続するための導体配線が形
成された絶縁基板が好適である。例えばシリコン，アル
ミナ，ムライト，窒化アルミニウム，ガラスセラミック
ス，ガラスエポキシ，ポリイミド等の樹脂の絶縁材料を
ベースとし、導体が表面もしくは内部に一層以上を形成
した基板が利用可能であるが、これらに限定されるもの
ではない。放熱板と同一材料のものを使用するのが好ま
しい。
半導体素子同士を電気的に接続するための導体配線が形
成された絶縁基板が好適である。例えばシリコン，アル
ミナ，ムライト，窒化アルミニウム，ガラスセラミック
ス，ガラスエポキシ，ポリイミド等の樹脂の絶縁材料を
ベースとし、導体が表面もしくは内部に一層以上を形成
した基板が利用可能であるが、これらに限定されるもの
ではない。放熱板と同一材料のものを使用するのが好ま
しい。
【００１８】バンプ材料としては、ＰｂＳｎ系，ＰｂＩ
ｎ系，ＡｕＳｎ系の合金組成やＡｕやＡｇ単体系の金属
および樹脂複合材料などの種々の組成が利用可能であ
る。伝熱性接合層としては、半田又は熱伝導性の優れた
接着剤が使用可能である。放熱板の半導体素子接合部に
は、半田により半導体素子と接合する場合には金属のメ
タライズパターンが形成される。
ｎ系，ＡｕＳｎ系の合金組成やＡｕやＡｇ単体系の金属
および樹脂複合材料などの種々の組成が利用可能であ
る。伝熱性接合層としては、半田又は熱伝導性の優れた
接着剤が使用可能である。放熱板の半導体素子接合部に
は、半田により半導体素子と接合する場合には金属のメ
タライズパターンが形成される。
【００１９】接着剤で放熱板と半導体素子とが接合され
る場合には、放熱板には特別なメタライズパターンは不
必要である。熱放散性をさらに向上させるには放熱板の
半導体素子接合面と反対側に空冷用の放熱フィンや水冷
用の金属ジャケットを利用することが効果的である。
る場合には、放熱板には特別なメタライズパターンは不
必要である。熱放散性をさらに向上させるには放熱板の
半導体素子接合面と反対側に空冷用の放熱フィンや水冷
用の金属ジャケットを利用することが効果的である。
【００２０】フレキシブル構造の電気配線回路として
は、ポリエステル，ポリイミド，ポリアミド，ポリアミ
ドイド，ポリエーテルイミド，ガラス布エポキシ等の一
般的な樹脂をベースとした厚さ１０〜２００μｍのフィ
ルムに導体を形成した配線である。
は、ポリエステル，ポリイミド，ポリアミド，ポリアミ
ドイド，ポリエーテルイミド，ガラス布エポキシ等の一
般的な樹脂をベースとした厚さ１０〜２００μｍのフィ
ルムに導体を形成した配線である。
【００２１】導体としては、銅，銀，ニッケル，スズ，
クロム，金などの金属の単体又は多層構造などが可能で
ある。フレキシブル構造の電気回路は、導体と絶縁層と
が交互に積層された多層構造も利用可能である。
クロム，金などの金属の単体又は多層構造などが可能で
ある。フレキシブル構造の電気回路は、導体と絶縁層と
が交互に積層された多層構造も利用可能である。
【００２２】
【作用】半導体素子から発生した熱は、半導体素子の裏
面の高熱伝導性接合層を通して効率よく放熱板に伝え拡
散することにより冷却することが可能となる。また、電
気配線基板と放熱板とを同一の材料で構成したときに
は、放熱性と接続の信頼性が確保され、半導体素子を放
熱板と電気配線基板との間にはさんで一体に固着した際
に、電気配線基板と放熱板の熱膨張差によるバンプの応
力をほとんど無くすことができる。
面の高熱伝導性接合層を通して効率よく放熱板に伝え拡
散することにより冷却することが可能となる。また、電
気配線基板と放熱板とを同一の材料で構成したときに
は、放熱性と接続の信頼性が確保され、半導体素子を放
熱板と電気配線基板との間にはさんで一体に固着した際
に、電気配線基板と放熱板の熱膨張差によるバンプの応
力をほとんど無くすことができる。
【００２３】また、パッケージ容器内に組付けて実装す
る場合において、複数の半導体素子は、バンプにより電
気配線基板に接続していて、しかもフレキシブル構造の
電気配線回路により電気配線基板とパッケージ容器とを
接続するため、従来のような電気配線基板と、放熱板間
の圧縮によるバンプへの応力はほとんどなく、接続の信
頼性にも優れるものである。さらに信号パターンと、グ
ランドパターンとをフレキシブル電気配線回路に形成す
ることにより、高周波数領域で重要な特性インピーダン
スの制御も可能となる。なお、電気配線基板にフレキシ
ブル構造の電気配線回路を用いて、直接パッケージ容器
に接続することにより構造を簡略化できる。
る場合において、複数の半導体素子は、バンプにより電
気配線基板に接続していて、しかもフレキシブル構造の
電気配線回路により電気配線基板とパッケージ容器とを
接続するため、従来のような電気配線基板と、放熱板間
の圧縮によるバンプへの応力はほとんどなく、接続の信
頼性にも優れるものである。さらに信号パターンと、グ
ランドパターンとをフレキシブル電気配線回路に形成す
ることにより、高周波数領域で重要な特性インピーダン
スの制御も可能となる。なお、電気配線基板にフレキシ
ブル構造の電気配線回路を用いて、直接パッケージ容器
に接続することにより構造を簡略化できる。
【００２４】次に図を参照して本発明の実施例について
説明する。図１は、本発明の一実施例を示す断面図であ
る。図において、シリコン半導体素子１の表面が半田バ
ンプ（Ｐｂ５％Ｓｎ）３により電気配線基板２に接続さ
れている。電気配線基板２は、シリコン板上に酸化ケイ
素絶縁膜とアルミニウム導体からなる多層配線構造を形
成し、複数の半導体素子１を保持し電気的および機械的
に接続するものである。
説明する。図１は、本発明の一実施例を示す断面図であ
る。図において、シリコン半導体素子１の表面が半田バ
ンプ（Ｐｂ５％Ｓｎ）３により電気配線基板２に接続さ
れている。電気配線基板２は、シリコン板上に酸化ケイ
素絶縁膜とアルミニウム導体からなる多層配線構造を形
成し、複数の半導体素子１を保持し電気的および機械的
に接続するものである。
【００２５】この場合、バンプ３は、直径２００μｍ
で、高さ２００μｍと小さく、しかもバンプ３は、素子
当り１００個であるため、電気配線基板２へ半導体素子
１からの熱は伝わりにくい。３個の半導体素子１の裏面
には、Ｐｂ４０％Ｉｎの熱伝導性が良好な伝熱性接合層
４により放熱板５を接合している。実施例では放熱板５
は、電気配線基板と同じシリコンの板である。この場
合、半導体素子１および放熱板５の半田接合面側には、
それぞれＣｒＣｕ薄膜メタライズを施している。半導体
素子１から発生した熱の大半は、高熱伝導性のシリコン
製放熱板５に効率よく伝えられ、冷却される。
で、高さ２００μｍと小さく、しかもバンプ３は、素子
当り１００個であるため、電気配線基板２へ半導体素子
１からの熱は伝わりにくい。３個の半導体素子１の裏面
には、Ｐｂ４０％Ｉｎの熱伝導性が良好な伝熱性接合層
４により放熱板５を接合している。実施例では放熱板５
は、電気配線基板と同じシリコンの板である。この場
合、半導体素子１および放熱板５の半田接合面側には、
それぞれＣｒＣｕ薄膜メタライズを施している。半導体
素子１から発生した熱の大半は、高熱伝導性のシリコン
製放熱板５に効率よく伝えられ、冷却される。
【００２６】さらに、図１において、電気配線基板２お
よび放熱板５には、また、高熱伝導製の窒化アルミニウ
ムの板を使用できる。この場合、電気配線基板２は、窒
化アルミニウム板上にポリイミド絶縁板に、銅導体から
なる多層配線構造を形成し、半田バンプ（Ｐｂ１０％Ｓ
ｎ）３を介してシリコン半導体素子１を接続し、半導体
素子１の裏面は、Ｐｂ２０％Ｓｎの伝導性接合層４を介
して窒化アルミニウム放熱板５に一体に接合すれば、放
熱性を高めることができる。
よび放熱板５には、また、高熱伝導製の窒化アルミニウ
ムの板を使用できる。この場合、電気配線基板２は、窒
化アルミニウム板上にポリイミド絶縁板に、銅導体から
なる多層配線構造を形成し、半田バンプ（Ｐｂ１０％Ｓ
ｎ）３を介してシリコン半導体素子１を接続し、半導体
素子１の裏面は、Ｐｂ２０％Ｓｎの伝導性接合層４を介
して窒化アルミニウム放熱板５に一体に接合すれば、放
熱性を高めることができる。
【００２７】図２は、電気配線基板１２に、窒化アルミ
ニウム絶縁層と、タングステン導体からなる多層構造の
板を用い、放熱板１５に窒化アルミニウム板を用い、さ
らに、上面にフィンを設けてヒートシンクとした例であ
る。半導体素子１１は、半田バンプ（Ｐｂ５％Ｉｎ）１
３を介して電気配線基板１２の表面メタライズに電気
的，機械的に接続して外部ピン１６に導通させ、放熱板
１５には、Ａｇエポキシ系の伝熱性接合層１４を介して
半導体素子１１の裏面を一体に接合する。本実施例によ
れば、放熱板１５のヒートシンク構造によって半導体素
子１１に発生した熱は、さらに効率よく伝えられて冷却
される。
ニウム絶縁層と、タングステン導体からなる多層構造の
板を用い、放熱板１５に窒化アルミニウム板を用い、さ
らに、上面にフィンを設けてヒートシンクとした例であ
る。半導体素子１１は、半田バンプ（Ｐｂ５％Ｉｎ）１
３を介して電気配線基板１２の表面メタライズに電気
的，機械的に接続して外部ピン１６に導通させ、放熱板
１５には、Ａｇエポキシ系の伝熱性接合層１４を介して
半導体素子１１の裏面を一体に接合する。本実施例によ
れば、放熱板１５のヒートシンク構造によって半導体素
子１１に発生した熱は、さらに効率よく伝えられて冷却
される。
【００２８】次に図３から図６を参照してパッケージ容
器に組付けられた半導体素子の実装構造を説明する。図
３は、複数の半導体素子２２がバンプ２３により電気配
線基板２１と電気的および機械的に接続され、半導体素
子２２のバンプ２３が形成された反対側の面である裏面
が、伝熱性接合層２４により放熱板２５と一体接合され
た半導体素子の実装構造をパッケージ容器であるコバー
ル製の金属ケース２７に内蔵した例である。金属ケース
２７の底は、コバールキャップ３０で封止され、放熱板
２５は、金属ケース２７の上底の内面に接着されてい
る。
器に組付けられた半導体素子の実装構造を説明する。図
３は、複数の半導体素子２２がバンプ２３により電気配
線基板２１と電気的および機械的に接続され、半導体素
子２２のバンプ２３が形成された反対側の面である裏面
が、伝熱性接合層２４により放熱板２５と一体接合され
た半導体素子の実装構造をパッケージ容器であるコバー
ル製の金属ケース２７に内蔵した例である。金属ケース
２７の底は、コバールキャップ３０で封止され、放熱板
２５は、金属ケース２７の上底の内面に接着されてい
る。
【００２９】電気配線基板２１は、シリコン基板上に酸
化ケイ素絶縁層とアルミニウム導体からなる多層配線が
形成されたものであり、その表面導体には、Ｐｂ５％，
Ｓｎバンプ２３により複数のシリコン半導体素子２２が
接続されている。半導体素子を放熱板２５に接合する伝
熱性接合層２４は、Ｐｂ４０％，Ｉｎのソルダーであ
り、放熱板２５はシリコン板である。
化ケイ素絶縁層とアルミニウム導体からなる多層配線が
形成されたものであり、その表面導体には、Ｐｂ５％，
Ｓｎバンプ２３により複数のシリコン半導体素子２２が
接続されている。半導体素子を放熱板２５に接合する伝
熱性接合層２４は、Ｐｂ４０％，Ｉｎのソルダーであ
り、放熱板２５はシリコン板である。
【００３０】本実施例においては、電気配線基板２１が
フレキシブル構造の電気配線回路２６を介して金属ケー
ス２７に備えたリード２９と接続している。フレキシブ
ル構造の電気配線回路２６は、厚さ３５μｍのポリイミ
ド絶縁層上に厚さ３５μｍの銅導体が形成されものであ
る。
フレキシブル構造の電気配線回路２６を介して金属ケー
ス２７に備えたリード２９と接続している。フレキシブ
ル構造の電気配線回路２６は、厚さ３５μｍのポリイミ
ド絶縁層上に厚さ３５μｍの銅導体が形成されものであ
る。
【００３１】コバール製の金属ケース２７の上面には、
空冷のための放熱フィン２８が接着されている。複数の
半導体素子は、電気配線基板２１にバンプ２３により接
続され、電気配線基板２１は、フレキシブル構造の電気
配線回路２６によりパッケージ容器に接続されているた
め、バンプ２３への圧縮応力は全くなく、接続の高信頼
性と高放熱性の高密度実装構造が実現される。
空冷のための放熱フィン２８が接着されている。複数の
半導体素子は、電気配線基板２１にバンプ２３により接
続され、電気配線基板２１は、フレキシブル構造の電気
配線回路２６によりパッケージ容器に接続されているた
め、バンプ２３への圧縮応力は全くなく、接続の高信頼
性と高放熱性の高密度実装構造が実現される。
【００３２】図４の実施例においては、パッケージ容器
に上面開放の金属キャップ４０を用い、前記半導体素子
実装構造の放熱板３５を金属キャップ４０に接着して、
その上面を施蓋して半導体素子を封止した例である。放
熱板３５の上面には放熱フィン３８を取付けている。本
実施例では、複数の半導体素子３２がＰｂ５％，Ｉｎバ
ンプ３３により、ポリイミド絶縁層と銅導体からなる多
層配線層をシリコン基板上に有する電気配線基板３１と
電気的および機械的に接続され、半導体素子の裏面は、
放熱板３５である窒化アルミニウム配線基板に、Ａｇエ
ポキシの伝熱性接合層３４により接合されている。放熱
板３５の表面上のダイパッド部や配線とピン接合部に
は、金のメタライズパターン３７が形成されている。
に上面開放の金属キャップ４０を用い、前記半導体素子
実装構造の放熱板３５を金属キャップ４０に接着して、
その上面を施蓋して半導体素子を封止した例である。放
熱板３５の上面には放熱フィン３８を取付けている。本
実施例では、複数の半導体素子３２がＰｂ５％，Ｉｎバ
ンプ３３により、ポリイミド絶縁層と銅導体からなる多
層配線層をシリコン基板上に有する電気配線基板３１と
電気的および機械的に接続され、半導体素子の裏面は、
放熱板３５である窒化アルミニウム配線基板に、Ａｇエ
ポキシの伝熱性接合層３４により接合されている。放熱
板３５の表面上のダイパッド部や配線とピン接合部に
は、金のメタライズパターン３７が形成されている。
【００３３】この金のメタライズパターン３７と、電気
配線基板３１とは、ポリイミドと銅とからなるフレキシ
ブル構造の電気配線回路３６により接続されている。
配線基板３１とは、ポリイミドと銅とからなるフレキシ
ブル構造の電気配線回路３６により接続されている。
【００３４】またピン接合部は、Ａｕメッキされたコバ
ール製ピン３９がＡｕＳｎソルダーにより放熱板３５と
接合されている。半導体素子から発生する熱は、伝熱性
の接合層と、放熱板３５である窒化アルミニウム配線基
板を通して放熱フィン３８より放熱される。
ール製ピン３９がＡｕＳｎソルダーにより放熱板３５と
接合されている。半導体素子から発生する熱は、伝熱性
の接合層と、放熱板３５である窒化アルミニウム配線基
板を通して放熱フィン３８より放熱される。
【００３５】本実施例では、電気配線基板３１がフレキ
シブル構造の電気配線回路３６に吊下げられた形とな
り、バンプ３３に圧縮応力が生ぜず、接続の高信頼性と
高放熱性が確保される。
シブル構造の電気配線回路３６に吊下げられた形とな
り、バンプ３３に圧縮応力が生ぜず、接続の高信頼性と
高放熱性が確保される。
【００３６】図５の実施例においては、パッケージ容器
４７の上面開放面を前記半導体素子実装構造の放熱板４
５で施蓋し、その上面に水冷ジャケット４８を設置した
例である。本実施例では、複数の半導体素子４２がＰｂ
１０％，Ｉｎバンプ４３により、アルミナ基板上にポリ
イミド絶縁層と金導体の多層配線を有する電気配線基板
４１と電気的および機械的に接続され、半導体素子の裏
面は、銅タングステン系の放熱板４５に伝熱性接合層４
４のＳｎ３．５％，Ａｇソルダーにより接合されてい
る。
４７の上面開放面を前記半導体素子実装構造の放熱板４
５で施蓋し、その上面に水冷ジャケット４８を設置した
例である。本実施例では、複数の半導体素子４２がＰｂ
１０％，Ｉｎバンプ４３により、アルミナ基板上にポリ
イミド絶縁層と金導体の多層配線を有する電気配線基板
４１と電気的および機械的に接続され、半導体素子の裏
面は、銅タングステン系の放熱板４５に伝熱性接合層４
４のＳｎ３．５％，Ａｇソルダーにより接合されてい
る。
【００３７】銅タングステン系の放熱板４５は、固着さ
れた水冷ジャケット４８により常時冷却されており、半
導体から発生した熱を伝熱性接合層４４と放熱板４５を
通して水冷されている。一方、電気配線基板４１は、パ
ッケージ４７のアルミナ製の多層配線に、ポリイミド絶
縁層と銅導体からなるフレキシブル構造の電気配線回路
４６により接続され、外部ピン４９と導通させている。
れた水冷ジャケット４８により常時冷却されており、半
導体から発生した熱を伝熱性接合層４４と放熱板４５を
通して水冷されている。一方、電気配線基板４１は、パ
ッケージ４７のアルミナ製の多層配線に、ポリイミド絶
縁層と銅導体からなるフレキシブル構造の電気配線回路
４６により接続され、外部ピン４９と導通させている。
【００３８】図６は、放熱板５５として、図４と同様な
窒化アルミニウム配線基板を使用した実装構造であり、
複数の半導体素子５２，バンプ５３、および伝熱性接合
層５４も図４の実施例と同一のものである。図４の実装
構造と大きく異なる点は、バンプが接続される電気配線
基板５１が、図４に用いたフレキシブル構造の電気配線
回路と同一のポリイミドと銅からなるフレキシブル構造
の回路であり、しかもパッケージ容器である金属キャッ
プ５９の上面開放部を施蓋する前記放熱板５５にメタラ
イズパターン５８を介して接続されていることである。
窒化アルミニウム配線基板を使用した実装構造であり、
複数の半導体素子５２，バンプ５３、および伝熱性接合
層５４も図４の実施例と同一のものである。図４の実装
構造と大きく異なる点は、バンプが接続される電気配線
基板５１が、図４に用いたフレキシブル構造の電気配線
回路と同一のポリイミドと銅からなるフレキシブル構造
の回路であり、しかもパッケージ容器である金属キャッ
プ５９の上面開放部を施蓋する前記放熱板５５にメタラ
イズパターン５８を介して接続されていることである。
【００３９】本実施例では、電気配線基板がフレキシブ
ル構造であるために、配線接続が簡略化され、バンプに
はさらに圧縮応力が生じにくい構造となる。
ル構造であるために、配線接続が簡略化され、バンプに
はさらに圧縮応力が生じにくい構造となる。
【００４０】
【発明の効果】以上のように本発明の実装構造は、基本
的に、複数の半導体素子を、バンプにより電気配線基板
に直接接続された状態で半導体素子の裏面を、高熱伝導
性接合層により放熱板に一体接合したものであるため、
バンプへの応力疲労を与えずに半導体素子から発生した
熱を効率よく拡散させることができ、特に、電気配線基
板と放熱板とに同一の放熱材料を用い、複数の半導体素
子を一体接合して放熱性および接続の信頼性に優れた性
能を発揮することができる。
的に、複数の半導体素子を、バンプにより電気配線基板
に直接接続された状態で半導体素子の裏面を、高熱伝導
性接合層により放熱板に一体接合したものであるため、
バンプへの応力疲労を与えずに半導体素子から発生した
熱を効率よく拡散させることができ、特に、電気配線基
板と放熱板とに同一の放熱材料を用い、複数の半導体素
子を一体接合して放熱性および接続の信頼性に優れた性
能を発揮することができる。
【００４１】さらに本発明によれば、パッケージ容器内
への実装構造においても、バンプにより半導体素子を接
続した電気配線基板をフレキシブル構造の電気配線回路
を介し、あるいは、電気配線基板に、電気配線回路を兼
ねるフレキシブル構造の基板を用いてパッケージ容器に
接続するものであるため、バンプへの応力疲労を与えず
に半導体素子から発生した熱を効率よく拡散させること
ができ、放熱性と接続との信頼性に優れた性能を発揮す
ることができる。
への実装構造においても、バンプにより半導体素子を接
続した電気配線基板をフレキシブル構造の電気配線回路
を介し、あるいは、電気配線基板に、電気配線回路を兼
ねるフレキシブル構造の基板を用いてパッケージ容器に
接続するものであるため、バンプへの応力疲労を与えず
に半導体素子から発生した熱を効率よく拡散させること
ができ、放熱性と接続との信頼性に優れた性能を発揮す
ることができる。
【００４２】さらに信号線パターンとグランドパターン
とをフレキシブル電気配線回路に形成することにより、
特性インピーダンスの制御が容易に可能となり、さらに
フレキシブル電気配線回路を電気配線基板に接続して複
数の半導体素子が電気配線基板に搭載された状態のモジ
ュールのみをテストすることが可能となる。
とをフレキシブル電気配線回路に形成することにより、
特性インピーダンスの制御が容易に可能となり、さらに
フレキシブル電気配線回路を電気配線基板に接続して複
数の半導体素子が電気配線基板に搭載された状態のモジ
ュールのみをテストすることが可能となる。
【００４３】また、フレキシブル配線回路のパターンの
みを変更することにより同一のパッケージが使用できる
特長もある。本発明によれば、高放熱性および高信頼性
の半導体実装構造を安価に提供し、工業的に優れたもの
である。
みを変更することにより同一のパッケージが使用できる
特長もある。本発明によれば、高放熱性および高信頼性
の半導体実装構造を安価に提供し、工業的に優れたもの
である。
【図１】本発明の実装構造の一実施例を示す断面図であ
る。
る。
【図２】本発明の実装構造の他の実施例を示す断面図で
ある。
ある。
【図３】パッケージ容器に組付けた本発明の実装構造の
一実施例を示す断面図である。
一実施例を示す断面図である。
【図４】パッケージ容器に組付けた本発明の実装構造の
他の実施例を示す断面図である。
他の実施例を示す断面図である。
【図５】パッケージ容器に組付けた本発明の実装構造の
さらに他の実施例を示す断面図である。
さらに他の実施例を示す断面図である。
【図６】パッケージ容器に組付けた本発明の実装構造の
さらに他の実施例を示す断面図である。
さらに他の実施例を示す断面図である。
【図７】従来の半導体素子の実装構造を示す断面図であ
る。
る。
【図８】パッケージ容器に組付けられた従来の実装構造
を示す断面図である。
を示す断面図である。
１，１１，２２，３２，４２，５２ 半導体素子 ２，１２，２１，３１，４１，５１ 電気配線基板 ３，１３，２３，３３，４３，５３ バンプ ４，１４，２４，３４，４４，５４ 伝熱性接合層 ５，１５，２５，３５，４５，５５ 放熱板 ２３，３６，４６ 電気配線回路 ２７，４０，４７，５９ パッケージ容器（金属ケー
ス，金属キャップ）
ス，金属キャップ）
Claims (5)
- 【請求項１】 電気配線基板と放熱板とを有し、複数の
半導体素子がバンプを介して電気配線基板に電気的およ
び機械的に接続された半導体素子の実装構造であって、 電気配線基板は、半導体素子同士を電気的に接続する導
体配線を有するものであり、 放熱板は、半導体素子に発した熱を外部に放熱するもの
であり、複数の半導体素子の面にまたがって設置され、 複数の半導体素子と、放熱板とは、高熱伝導性の接合層
を介して一体に接合されたものであることを特徴とする
半導体素子の実装構造。 - 【請求項２】 電気配線基板と放熱板とは、複数の半導
体をはさんで向き合せに設置されたものであることを特
徴とする請求項１に記載の半導体素子の実装構造。 - 【請求項３】 電気配線基板と放熱板とは、同一材料で
構成されたものであることを特徴とする請求項１又は２
に記載の半導体素子の実装構造。 - 【請求項４】 前記電気配線基板と放熱板とは、複数の
半導体素子とともにパッケージ容器に組付けられ、 放熱板は、パッケージ容器と接合され、若しくはパッケ
ージ容器の一部を構成するものであり、 電気配線基板は、電気配線回路を介してパッケージ容器
に接続され、 電気配線回路は、絶縁フィルムに導体を形成したフレキ
シブル構造の配線であることを特徴とする請求項１，２
又は３に記載の半導体素子の実装構造。 - 【請求項５】 前記電気配線基板と、放熱板とは、複数
の半導体素子とともにパッケージ容器に組付けられ、 放熱板は、パッケージ容器と接合され、若しくはパッケ
ージ容器の一部を構成するものであり、 電気配線基板は、フレキシブル構造の電気配線回路であ
り、パッケージ容器に直接接続されていることを特徴と
する請求項１，２又は３に記載の半導体素子の実装構
造。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5755092A JPH0574985A (ja) | 1991-04-16 | 1992-02-10 | 半導体素子の実装構造 |
Applications Claiming Priority (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11105591 | 1991-04-16 | ||
| JP3-155285 | 1991-05-31 | ||
| JP15528591 | 1991-05-31 | ||
| JP3-111055 | 1991-05-31 | ||
| JP5755092A JPH0574985A (ja) | 1991-04-16 | 1992-02-10 | 半導体素子の実装構造 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0574985A true JPH0574985A (ja) | 1993-03-26 |
Family
ID=27296299
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5755092A Pending JPH0574985A (ja) | 1991-04-16 | 1992-02-10 | 半導体素子の実装構造 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0574985A (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6188127B1 (en) | 1995-02-24 | 2001-02-13 | Nec Corporation | Semiconductor packing stack module and method of producing the same |
| JP2004537860A (ja) * | 2001-07-31 | 2004-12-16 | インテル コーポレイション | 集積回路及びダイアモンド層を有するダイを含んだ電子組立品及びこの製造方法 |
| JP2005535142A (ja) * | 2002-07-30 | 2005-11-17 | オスラム オプト セミコンダクターズ ゲゼルシャフト ミット ベシュレンクテル ハフツング | 冷却エレメントを備えた半導体装置 |
| JP2007324851A (ja) * | 2006-05-31 | 2007-12-13 | Nippon Dempa Kogyo Co Ltd | 表面実装用の温度補償水晶発振器 |
| JP2013198073A (ja) * | 2012-03-22 | 2013-09-30 | Murata Mfg Co Ltd | 弾性波素子の製造方法及び弾性波素子 |
-
1992
- 1992-02-10 JP JP5755092A patent/JPH0574985A/ja active Pending
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6188127B1 (en) | 1995-02-24 | 2001-02-13 | Nec Corporation | Semiconductor packing stack module and method of producing the same |
| JP2004537860A (ja) * | 2001-07-31 | 2004-12-16 | インテル コーポレイション | 集積回路及びダイアモンド層を有するダイを含んだ電子組立品及びこの製造方法 |
| JP2005535142A (ja) * | 2002-07-30 | 2005-11-17 | オスラム オプト セミコンダクターズ ゲゼルシャフト ミット ベシュレンクテル ハフツング | 冷却エレメントを備えた半導体装置 |
| JP2007324851A (ja) * | 2006-05-31 | 2007-12-13 | Nippon Dempa Kogyo Co Ltd | 表面実装用の温度補償水晶発振器 |
| JP2013198073A (ja) * | 2012-03-22 | 2013-09-30 | Murata Mfg Co Ltd | 弾性波素子の製造方法及び弾性波素子 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5291064A (en) | Package structure for semiconductor device having a flexible wiring circuit member spaced from the package casing | |
| US6317326B1 (en) | Integrated circuit device package and heat dissipation device | |
| US4764846A (en) | High density electronic package comprising stacked sub-modules | |
| US5455457A (en) | Package for semiconductor elements having thermal dissipation means | |
| US6265771B1 (en) | Dual chip with heat sink | |
| JPH0964099A (ja) | 半導体装置及びその実装構造 | |
| JPS6376444A (ja) | チツプキヤリア | |
| US4292647A (en) | Semiconductor package and electronic array having improved heat dissipation | |
| JPH0574985A (ja) | 半導体素子の実装構造 | |
| JP2865496B2 (ja) | マルチチップモジュール | |
| JPH08264688A (ja) | 半導体用セラミックパッケージ | |
| JP2907187B2 (ja) | ベアチップ実装方法および半導体集積回路装置 | |
| JPH08162575A (ja) | 半導体装置およびその製造方法 | |
| JP3022738B2 (ja) | マルチチップモジュール | |
| US6265769B1 (en) | Double-sided chip mount package | |
| JP3127149B2 (ja) | 半導体装置 | |
| JPH0878616A (ja) | マルチチップ・モジュール | |
| JP2531125B2 (ja) | Ｉｃチップキャリアモジュ―ル | |
| JPH0279451A (ja) | 半導体装置およびその製造方法 | |
| JPH05198708A (ja) | 半導体集積回路装置 | |
| JP3238906B2 (ja) | 半導体装置 | |
| JPS6184043A (ja) | プラグインパツケ−ジ | |
| JPH03171744A (ja) | 半導体装置及びその製造方法 | |
| JPH01308057A (ja) | マルチチップ・パッケージ | |
| JPH1012779A (ja) | 半導体実装構造 |