JP2004537860A - 集積回路及びダイアモンド層を有するダイを含んだ電子組立品及びこの製造方法 - Google Patents

集積回路及びダイアモンド層を有するダイを含んだ電子組立品及びこの製造方法 Download PDF

Info

Publication number
JP2004537860A
JP2004537860A JP2003517941A JP2003517941A JP2004537860A JP 2004537860 A JP2004537860 A JP 2004537860A JP 2003517941 A JP2003517941 A JP 2003517941A JP 2003517941 A JP2003517941 A JP 2003517941A JP 2004537860 A JP2004537860 A JP 2004537860A
Authority
JP
Japan
Prior art keywords
layer
single crystal
wafer
semiconductor material
crystal semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2003517941A
Other languages
English (en)
Other versions
JP2004537860A5 (ja
JP4761708B2 (ja
Inventor
エム クライスラー，グレゴリー
エイ ワトウェ，アブハイ
アグラハラム，サイラム
ヴィ ラヴィ，クラマドハーティ
ガーナー，シー，マイケル
Original Assignee
インテル コーポレイション
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by インテル コーポレイション filed Critical インテル コーポレイション
Publication of JP2004537860A publication Critical patent/JP2004537860A/ja
Publication of JP2004537860A5 publication Critical patent/JP2004537860A5/ja
Application granted granted Critical
Publication of JP4761708B2 publication Critical patent/JP4761708B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • H01L21/2003—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy characterised by the substrate
    • H01L21/2007—Bonding of semiconductor wafers to insulating substrates or to semiconducting substrates using an intermediate insulating layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H01L21/76254—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along an ion implanted layer, e.g. Smart-cut, Unibond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3732—Diamonds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/27—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68354—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used to support diced chips prior to mounting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68359—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used as a support during manufacture of interconnect decals or build up layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05568—Disposition the whole external layer protruding from the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05573—Single external layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/274—Manufacturing methods by blanket deposition of the material of the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73253—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/81001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector involving a temporary auxiliary member not forming part of the bonding apparatus
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/812—Applying energy for connecting
    • H01L2224/8121—Applying energy for connecting using a reflow oven
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H01L2224/81815—Reflow soldering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01057—Lanthanum [La]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor

Abstract

ウェハー及びウェハーからダイが製作され、このダイに電子組立品が含まれている工程について述べられている。ダイは、ダイアモンド層を有し、初期的に、ダイ中の集積回路のホットスポットから熱を拡散すべく機能している。

Description

【０００１】
（本発明の背景）
（発明の技術分野）
本発明は、ウェハー、このウェハー由来のダイス（ｄｉｃｅ）、かかるダイを有する電子組立品の組み合わせの製造方法に関し、このダイは、熱を伝える目的で、ダイアモンド層を有している。
（関連技術の記述）
集積回路は、通常、シリコンウェハー上に形成され、続いて、個々のダイスへと切断される。その後、各ダイは、この上に形成された特定の集積回路を伴ったシリコンウェハー部分を有するようになる。電気信号は、集積回路へとあるいは、集積回路から供されてもよい。集積回路の操作は、熱を発生し、集積回路での温度上昇は、破損を招く可能性がある。従って、集積回路上のすべての地点での温度は、特定の最大温度以下に保持されるべきである。集積回路の操作は、均一的ではなく、集積回路上の特定の地点では、他の地点よりもより多くの熱を発生し、従って、「ホットスポット（ｈｏｔ ｓｐｏｔ）」を生じる。ホットスポットを生じることなく、集積回路の所望の温度を保持し、従って、より高い周波数にて操作可能である一方、このダイの平均的なパワーの散逸を増加することが可能である可能性がある。
（図面の簡単な説明）
本発明を、さらに、具体例により述べる。
（本発明の詳細な記載）
第１、第２及び第３工程は、それぞれ、図１ＡからＧ，図２ＡからＨ、及び図３ＡからＪに述べられており、それぞれ、ウェハー、ウェハーからダイ、及びダイを有する電子組立品が製作されている。このダイは、ダイアモンド層を有し、初期的に、ダイ中の集積回路のホットスポットから熱を発散するのに機能している。
【０００２】
第１工程において、相対的に厚い層が形成され、より多くの熱を発散する。しかしながら、この第１工程は、比較的取り扱いにくい研磨操作を利用している。ダイアモンド層は比較的厚みを有しているので、ダイアモンド層を介して切断するのに、特別なレーザー切断操作を利用する。
【０００３】
第２工程では、第１工程の研磨操作がなく、変わりに剪断加工操作が利用されている。また、厚いダイアモンド層は、関連した利点及び欠点を伴って、第２工程にて形成される。
【０００４】
また、第３工程では、研磨操作を消失すべく剪断加工操作が用いられているが、常套的なソー（ｓａｗ）にて簡単に切断されるダイアモンド層が形成されている。組み合わされたウェハーは、上部及び下部表面にシリコンを有し形成されているので、薄いダイアモンド層は、また、犠牲的なポリシリコンウェハーにより覆われる。かかる組み合わされたウェハーは、常套的なシリコンウェハーを加工するために、常套的な機器により「透過性」を有してもよい。また、犠牲的なポリシリコンウェハーは、薄いダイアモンド層を欠損した構造的な支持を供する。
（厚いダイアモンド層の製造における研磨操作の利用）
添付した図面である図１Ａは、その上に厚いダイアモンド層１２が堆積された単結晶（単一な結晶）シリコンウェハー１０を示している。単結晶シリコンウェハーは、公知の方法に従って製作される。長くて薄い垂直なコアの単結晶シリコン（半導体材料）は、シリコン浴中に下方垂直的に挿入される。その後、このコアは、この浴から上方垂直的に引き上げられる。コアの径よりも大きな径を有する単結晶シリコンインゴットを形成するので、浴から引き上げられる一方、単結晶シリコンは、このコア上に堆積する。やがて、かかるインゴットは、約３００ｍｍの径を有し、多重的な半径を有する高さを有するようになる。このインゴットは、その後、多数のウェハーへと切断される。やがて、インゴットから切り出されたウェハーは、約７５０μｍなる厚みを有する。したがって、この単結晶シリコンウェハー１０は、約３００ｍｍの径で、約７５０μｍの厚みを有する。
【０００５】
厚いダイアモンド層１２は、ダイアモンドの化学蒸着（ｃｈｅｍｉｃａｌ ｖａｐｏｒ ｄｉａｍｏｎｄ ｄｅｐｏｓｉｔｉｏｎ；ＣＶＤＤ）技術を利用して堆積される。単結晶シリコンウェハー１０は、ＣＶＤＤチャンバー内に配置され、例えば約１０００℃なる比較的高温にて加熱される。その後、ガスがこのチャンバー内に導入され、ダイアモンドを形成すべく互いに反応する。その後、ダイアモンドは、この単結晶シリコンウェハー１０の上部表面全体上にこのガスを押しのけ堆積する。単結晶シリコンウェハー１０上に堆積するダイアモンドは、約１０００Ｗ／ｍＫなる熱伝導率を有する固形の多結晶ダイアモンドであり、単結晶シリコンウェハー１０の上部表面に付着される。この工程は、この厚いダイアモンド層の厚みが３００から５００μｍの間になるまで続けられる。得られる厚いダイアモンド層は、３００ｍｍの径を有する。その後、図１Ａの組み合わせウェハーは、ＣＶＤＤチャンバーから除去され、冷却される。多結晶ダイアモンドの堆積に関するさらなる面は、当業者公知であり、ここではさらに詳述しない。
【０００６】
図１Ｂに示すように、単結晶シリコンウェハー１０はその上部に存在するので、図１Ａの組み合わせウェハーは、その後、フリップされる。厚いダイアモンド層１２は、その後、研磨機器の表面上に配置される。研磨機器の研磨ヘッドは、その後、下方へと、単結晶シリコンウェハー１０を研磨する。
【０００７】
図１Ｃは、単結晶ウェハー１０が下方へと接地した後の組み合わせウェハーを示している。この単結晶シリコンウェハー１０は、典型的に１０から２５μｍの厚みを有している。図１Ｃに示すこの組み合わせウェハーは、その後、研磨機器から取り除かれる。厚いダイアモンド層１２は、約３００から５００μｍの厚みを有しているので、この組み合わせウェハーは、研磨機器から取り除かれ、続いて取り扱われる際、破壊しない。従って、この厚いダイアモンド層１２は、比較的薄い単結晶シリコンウェハー１０に関して構造的支持を供する。単結晶シリコンウェハー１０の上部表面は、その後、エッチングされ、研磨され、所望の仕上がりを得る。また、研磨操作に起因するストレスも除去される。
【０００８】
図１Ｄは、単結晶シリコンウェハー１０上で行われる次なる製作を示している。第１に、この単結晶シリコンウェハー１０上にエピタキシャルシリコン層１４を成長させる。このエピタキシャルシリコン層は、単結晶シリコンウェハー１０の結晶構造を追従し、従って、単結晶である。エピタキシャルシリコン層１４と単結晶シリコンウェハー１０との初期的な差異は、エピタキシャルシリコン層１４がドーパントを有している点である。つまり、エピタキシャルシリコン層１４は、ｎ型又はｐ型のいずれかでドープされている。
【０００９】
次に、集積回路１６Ａ及び１６Ｂが形成される。集積回路１６Ａ又は１６Ｂは、例えば、トランジスター、キャパシター、ダイオードなどの複数の半導体電子部材及びこの電子部材に接続する上部レバーメタライゼーションを有している。トランジスターは、エピタキシャルシリコン層１４に打ち込まれたソース及びドレイン領域を有している。これらソース及びドレイン領域は、エピタキシャルシリコン層１４バルクの反対側にドープを有している。このソース及びドレイン領域は、エピタキシャルシリコン層１４へと要求される深さに打ち込まれるが、通常、エピタキシャルシリコン層１４の全てというわけではない。なぜなら、いくつかの打ち込まれていないエピタキシャルシリコンが、それぞれソース又はドレイン領域の下部に残存しているからである。メタライゼーションは、エピタキシャルシリコン層１４上の全てに配置されている金属ラインを含んでいる。接触パッドは、その後、集積回路１６Ａ及び１６Ｂ上に形成される。集積回路１６Ａ及び１６Ｂは、互いに同一であり、かつ、小型のスクライブストリート１８にて互いに分割される。バンプ２０は、その後、集積回路１６Ａ及び１６Ｂ上の接触パッド上に形成される。示していないが、バンプ２０は、それぞれの集積回路１６Ａ及び１６Ｂ上にて、アレイ、列及びカラム状になっている。
【００１０】
図１Ｅは、図１Ｄの組み合わせウェハーを上方から見た図を示している。この組み合わせウェハーは、約３００ｍｍの径を有する外部端部２２を有している。多くの集積回路１６が、この端部２２内部に列及びカラム状に形成される。各集積回路１６は、長方形の外観を有している。それぞれのスクライブストリートは、それぞれの列又はカラム間に配置されている。
【００１１】
図１Ｅの組み合わせウェハーは、その後、スクライブストリート１８にて、レーザー切断され、複数のダイスとなる。これにより、各ダイは、たった一つの集積回路１６を含んでいる。また、ウェハーの切断は、「単一化（ｓｉｎｇｕｌａｔｉｏｎ）」又は「ダイシング（ｄｉｃｉｎｇ）」とも参照される。厚いダイアモンド層１２は、極度に硬く、その厚みゆえ、常套的な切断操作、従って、より洗練されたレーザー切断を用いる理由ともなるが、厚いダイアモンド層１２を切断することは困難である。
【００１２】
図１Ｆは、二つのダイス２４Ａ及び２４Ｂを示している。各ダイ２４Ａ及び２４Ｂは、それぞれ、厚いダイアモンド層１２、単結晶シリコンウェハー１０、及びエピタキシャルシリコン層１４の部分を有している。ダイ２４Ａは、集積回路１６Ａを有しており、ダイ２４Ｂは、集積回路１６Ｂを有している。各ダイ２４Ａ及び２４Ｂは、バンプ２０のそれぞれのセットを有している。
【００１３】
図１Ｇは、パッケージ基板３０及びダイ２４Ａを含有する電子組立品を示している。バンプ２０が上部に存在し、厚いダイアモンド層１２が上部に存在しているので、ダイ２４Ａは、図１Ｆの位置に相対してフリップされる。バンプ２０のそれぞれは、パッケージ基板上のそれぞれの接触パッド上に配置されている。電子組立品２８は、その後、バンプ２０を融解するファーネス内に配置され、その後、冷却される。これは、バンプ２０がパッケージ基板３０上の接触パッドに付着されているためである。
【００１４】
使用する場合、電気信号は、パッケージ基板３２の金属ライン及びバイアスを介して、バンプ２０から供されてもよい。電気信号は、バンプ２２０を介して集積回路１６Ａへと、あるいは、集積回路１６Ａから伝わる。集積回路１６Ａの操作は、熱を発生する。集積回路１６Ａの熱は、一点と他の点とでは単一ではない。従って、ホットスポットは、集積回路１６Ａ全体の種々の位置にて発生する。
【００１５】
この熱は、エピタキシャルシリコン層１４及び単結晶シリコンウェハー１０を介して集積回路１６Ａから厚いダイアモンド層１２へと伝わる。熱は、厚いダイアモンド層１２へと簡単に伝わる。なぜなら、単結晶シリコンウェハー１０は、比較的薄いからである。厚いダイアモンド層１２の比較的高い熱伝導率ゆえ、ホットスポットからの熱は、厚いダイアモンド層１２の冷却領域へと水平的に伝わる。従って、ホットスポットでの温度を低下させることが可能となる。より多くの熱は、薄いダイアモンド層に比較して、厚いダイアモンド層１２を介して水平的に伝わってもよい。
【００１６】
（厚いダイアモンド層の製造における剪断加工操作の利用）
図２Ａは、犠牲的なポリシリコンウェハー５０を示しており、その上に厚いダイアモンド層５２が堆積され、その後ポリシリコン層５４が堆積されている。ポリシリコンウェハーの製造工程は公知である。ポリシリコンインゴットは、典型的に鋳造操作にて製作され、その後、ウェハーは、インゴットから切り出される。厚いダイアモンド層５２は、図１Ａにて述べた同様の高温技術に従って堆積される、同様に３００から５００μｍなる厚みを有している。ポリシリコン層５４は、公知技術を用いて堆積され、１０から１５μｍなる厚みを有している。
【００１７】
図２Ｂに示すように、ポリシリコン層５４は、底部に存在するように、この組み合わせウェハーをフリップする。
【００１８】
図２Ｃは、図１Ａにて述べた種類の単結晶ウェハー５６を示している。単結晶ウェハー５６は、同様に、約３００ｍｍの径及び約７５０μｍなる厚みを有している。水素イオンは、この単結晶ウェハー５６の上部表面へと打ち込まれる。
【００１９】
図２Ｄは、イオン５６の打ち込み後の図２の単結晶シリコンウェハー５６を示している。イオン５８は、図２Ｃの単結晶シリコンウェハー５６の上部表面から下部へ約１０から２５μｍの位置に境界６０を生み出す。さらなる記述のため、この境界６０の下部分を、「単結晶シリコン５６Ａ」と参照し、境界の上方の領域を「最終的な単結晶シリコン膜５６Ｂ」と参照する。境界６０において、ボイドが形成されている。このボイドは、単結晶シリコンウェハー５６Ａへと最終的な単結晶シリコンフォーム５６Ｂの付着を弱めている。
【００２０】
図２Ｅに示したように、ポリシリコン層５６は、最終的な単結晶シリコン膜５６Ｂ上に配置され、公知のシリコンボンドを用いてこれにボンディングされる。境界６０は、境界６０を破壊する可能性のある、厚いダイアモンド層５２の形成に使用される高温ＣＶＤＤ温度に決して曝されることはない。
【００２１】
図２Ｆに示したように、犠牲的なポリシリコンウェハー５０は、エッチング操作により除去される。厚いダイアモンド層５２は、エッチングの停止として機能するので、このエッチング操作には厳密な制御は必要ない。従って、犠牲的なポリシリコンウェハー５０は、比較的急速に除去されてもよい。
【００２２】
図２Ｇにおいて、図２Ｆの組み合わせウェハーは、その後、単結晶シリコンウェハー５６Ａがその上部に存在するようにフリップされる。
【００２３】
図２Ｈに示されるように、単結晶シリコンウェハー５６Ａは、剪断加工操作にて、最終的な単結晶シリコン膜５６Ｂより除去される。この剪断加工操作は、例えば、単結晶シリコンウェハー５６Ａ上に衝突するジェットガスを含んでもよい。ボイドゆえ、単結晶シリコンウェハー５６Ａは、境界６０において最終的な単結晶シリコン膜５６Ｂから剪断し、従って、ポリシリコン層５４上に最終的な単結晶シリコン膜５６Ｂのみを残存させる。最終的な単結晶シリコン膜５６Ｂは、その後、エッチングされ、研磨され、図１ＤからＧにて既述したのと同様に続いて加工される。
【００２４】
図２ＡからＨにて述べた工程は、図１ＡからＧにて述べた工程と異なる。なぜなら、図１Ｃの組み合わせウェハーを得るための研磨操作が除かれているからである。図２Ｈの組み合わせウェハーを得るべく、より高速な剪断加工操作を利用する。
【００２５】
図２Ｈに示すように、厚いダイアモンド層５２は製造される。厚いダイアモンド層５２は、図１Ｃの厚いダイアモンド層１２と同様の利点及び欠点を有している。
【００２６】
（薄いダイアモンド層の製造における剪断加工操作の利用）
図３Ａにおいて、犠牲的なポリシリコンウェハー７０が設けられ、薄いダイアモンド層７２が堆積され、その後ポリシリコン層７４が設けられている。この薄いダイアモンド層７２は５０から１５０μｍの厚みであり、既述と同様なＣＶＤＤ技術を用いて堆積される。図３Ｂにおいて、図３Ａの組み合わせウェハーは、ポリシリコン層７４がその底部に存在するようにフリップされる。図３Ｃでは、単結晶シリコンウェハー８０は、イオン８２を打ち込まれる。図３Ｄに示すように、イオンは、単結晶シリコンウェハー５６Ａの下部と最終的な単結晶シリコン膜５６Ｂの上方との間に境界８４を生み出す。図３Ｅでは、ポリシリコン層７４は、単結晶シリコン膜５６Ｂにボンディングされる。図３ＡからＥと図２ＡからＥとが同様であることは明らかである。図３Ｆでは、図３Ｅの組み合わせウェハーは、単結晶シリコン得はー５６Ａがその上部に存在するようにフリップされる。図３Ｇに示すように、単結晶シリコンウェハー５６Ａは、その後、最終的な単結晶シリコン膜５６Ｂから剪断される。この剪断は、図２Ｈにて述べた剪断と同様である。最終的な単結晶シリコン膜５６Ｂの上部表面は、その後、エッチングされ、研磨される。
【００２７】
図３Ｈに示すように、さらなる加工は、その後、集積回路８０Ａ及び８０Ｂを形成すべく行われ、ハンダバンプ接触８２が形成される。犠牲的なポリシリコンウェハー７０は、この上に形成された層及び部材の全てに関して構造的な支持を供する。薄いダイアモンド層７２は、犠牲的なポリシリコン層７０が無いと、一般的に、この上部の層類の支持をするには十分厚くない。犠牲的なポリシリコン層７０は、常套的なシリコンウェハーと同様の下部シリコン表面を供する。図３Ｇ及び３Ｈの組み合わされたウェハーを加工すべく、常套的なシリコンウェハーを加工するのにデザインされた常套的なツール及び用具を使用してもよい。
【００２８】
常套的なソーは、その後、集積回路８０Ａと８０Ｂとの間のスクライブストリート９０を介して切断すべく使用される。このソーは、最終的な単結晶シリコン膜５６Ｂ、ポリシリコン層７４、薄いダイアモンド層７２、及び犠牲的なポリシリコンウェハー７０を介して切断する。薄いダイアモンド層７２を介して切断するのに、常套的なソー歯を使用してもよい。なぜなら、５０から１５０μｍ厚足らずであるからである。
【００２９】
図３Ｉは、パッケージ基板１０２及びこのパッケージ基板１０２上の一つのダイ１０４を有する電子組立品を示している。ダイ１０４は、犠牲的なポリシリコンウェハー７０、薄いダイアモンド層７２、ポリシリコン層７４、最終的な単結晶シリコン膜５６Ｂ、及びエピタキシャルシリコン層７８のそれぞれの部分を有している。また、ダイ７４は、集積回路及び複数のバンプ８２を有している。バンプ８２は、パッケージ基板１０２上の接触上に配置されている。
【００３０】
組立品１００は、その後、バンプ８２が融解されるようにファーネス内に配置され、その後、ファーネスから除去される。これは、バンプ８２が固化し、パッケージ基板１０２上の接触パッドに取り付けられ、これにより、ダイ１０４がパッケージ基板１０２に固定するためである。
【００３１】
パッケージ基板１０２は、犠牲的なポリシリコンウェハー７０がなくとも、ダイ１０４を支持すべく十分厚く、かつ強固である。図３Ｊに示すように、犠牲的なポリシリコンウェハー７０は、その後、例えば、エッチング操作により、除去されてもよい。ポリシリコンウェハー７０の除去がないとしても、薄いダイアモンド層は、集積回路８０Ａのホットスポットから熱を伝えることが可能である。しかしながら、犠牲的なポリシリコンウェハー７０が除去されていると、熱は、薄いダイアモンド層７２の上部表面からより簡単に除去される。犠牲的なポリシリコンウェハー７０を除去した後、相対的に薄いダイ１０４は、パッケージ基板１０２により構造的に支持される。
【００３２】
添付した図面とともに、特定の例示的な実施例を述べ、かつ示してきたが、理解されるべきことは、当業者は、改変する可能性があるゆえ、かかる実施例は、図示しただけであり、本発明を制限するものではなく、かつ、本発明は、示されかつ述べた特定の構造及び配置に限定されるものではない、ということである。
【図面の簡単な説明】
【００３３】
【図１Ａ】厚いダイアモンド層を有する単結晶シリコンウェハーの断面側面図である。
【図１Ｂ】単結晶シリコンウェハーを上部に有する図１Ａと同様の図である。
【図１Ｃ】単結晶シリコンウェハーを研磨した後の図１Ｂと同様の図である。
【図１Ｄ】単結晶シリコン上にエピタキシャルシリコン層、集積回路及び接触を形成した後の図１Ｃと同様の図である。
【図１Ｅ】特に集積回路及び集積回路間のスクライブストリートを示した図１Ｄに示した構造に関する上方からの平面図である。
【図１Ｆ】単一化されたダイスを製作すべくレーザー切断した後の図１Ｅと同様の図である。
【図１Ｇ】パッケージ基板上にフリップされ配置されたダイスの一つを有する電子パッケージに関する断面側面図である。
【図２Ａ】厚いダイアモンド層を有する犠牲的なポリシリコンウェハー及びこの上に形成されたポリシリコン層に関する断面側面図である。
【図２Ｂ】底部にポリシリコン層を伴った、図２Ａと同様の図である。
【図２Ｃ】上部表面にイオンを打ち込まれた単結晶シリコンウェハーに関する断面側面図である。
【図２Ｄ】打ち込まれたイオンゆえ形成された境界を示している図２Ｃと同様の図である。
【図２Ｅ】最終的にポリシリコン層をシリコンボンディングにより構築された組み合わせウェハーに関する断面側面図である。
【図２Ｆ】犠牲的なポリシリコンウェハーを除いた後の図２Ｅと同様の図である。
【図２Ｇ】上部に単結晶シリコンウェハーを伴った図２Ｆと同様の図である。
【図２Ｈ】剪断加工操作の後の図２Ｇと同様の図である。
【図３Ａ】薄いダイアモンド層を有する犠牲的なポリシリコンウェハー及びこの上に形成されたポリシリコン層に関する断面側面図である。
【図３Ｂ】底部にポリシリコン層を伴った図３Ａと同様の図である。
【図３Ｃ】上部表面にイオンを打ち込まれた単結晶シリコンウェハーに関する断面側面図である。
【図３Ｄ】イオンを打ち込まれたゆえ形成された境界を示す、図３Ｃと同様の図である。
【図３Ｅ】単結晶シリコンウェハーの最終的な単結晶シリコン膜へとポリシリコン層をシリコンボンディングにより形成された組み合わせウェハーに関する側面断面図である。
【図３Ｆ】上部に単結晶シリコンウェハーを伴った、図３Ｅと同様の図である。
【図３Ｇ】剪断加工操作の後の図３Ｆと同様の図である。
【図３Ｈ】エピタキシャル層の形成、集積回路の製作、及び接触の形成の後の図３Ｇと同様の図である。
【図３Ｉ】図３Ｈの構造から剪断されたダイ及びこのダイが配置されたパッケージ基板を有する電子組立品に関する断面側面図である。
【図３Ｊ】接続がパッケージ基板に設置され、かつ犠牲的なポリシリコンウェハーが除去された後の、図３Ｉと同様の図である。

Claims (35)

  1. 固体のダイアモンド層；及び
    該固体のダイアモンド層上の複数の集積回路；
    を有するウェハー。
  2. 前記の固体のダイアモンド層は、少なくとも２００ｍｍの幅であることを特徴とする請求項１に記載のウェハー。
  3. 前記の固体のダイアモンド層上に単結晶半導体材料層をさらに有しており、前記集積回路が該単結晶半導体材料層上に形成されていることを特徴とする請求項１に記載のウェハー。
  4. 前記単結晶半導体材料層は、少なくとも２００ｍｍの幅であることを特徴とする請求項３に記載のウェハー。
  5. 前記単結晶半導体材料層は、単結晶シリコン層であることを特徴とする請求項３に記載のウェハー。
  6. 前記単結晶半導体材料層上にポリシリコン層をさらに有しており、前記単結晶シリコン層が前記ポリシリコン層上に配置されていることを特徴とする請求項５に記載のウェハー。
  7. 前記集積回路上に複数の接触をさらに有していることを特徴とする請求項１に記載のウェハー。
  8. 固体のダイアモンド層；及び
    該固体のダイアモンド層上の単結晶半導体材料層；
    を有するウェハー。
  9. 前記の固体のダイアモンド層は、少なくとも２００ｍｍの幅であることを特徴とする請求項８に記載のウェハー。
  10. 前記単結晶半導体材料層は、少なくとも２００ｍｍの幅であることを特徴とする請求項９に記載のウェハー。
  11. 前記単結晶半導体材料層は、単結晶シリコン層であることを特徴とする請求項１０に記載のウェハー。
  12. 固体のダイアモンド層；及び
    該固体のダイアモンド層上の集積回路；
    を有する単一化ダイ。
  13. 前記の固体のダイアモンド層上に単結晶半導体材料層をさらに有しており、前記集積回路が前記単結晶半導体材料層上に形成されていることを特徴とする請求項１２に記載の単一化ダイ。
  14. 前記単結晶半導体材料層が、単結晶シリコン層であることを特徴とする請求項１３に記載の単一化ダイ。
  15. 前記単結晶シリコン層上にポリシリコン層をさらに有し、前記単結晶シリコン層が、前記ポリシリコン層上に配置されていることを特徴とする請求項１４に記載の単一化ダイ。
  16. 前記集積回路上に複数の接触をさらに有していることを特徴とする請求項１２に記載の単一化ダイ。
  17. 上方から観察する際、長方形の外観を有していることを特徴とする請求項１２に記載の単一化ダイ。
  18. パッケージ基板；及び
    該パッケージ基板上に取り付けられたダイ；
    を有し、該ダイは、固体のダイアモンド層と該固体のダイアモンド層上の集積回路とを有していることを特徴とする電子組立品。
  19. 前記ダイは、前記集積回路上に複数の接触を有し、かつ、前記ダイの底部にて前記接触を伴ったパッケージ基板の上部上に配置されていることを特徴とする請求項１８に記載の電子組立品。
  20. 前記ダイは、前記の固体のダイアモンド層上に単結晶半導体材料層を有しており、前記集積回路は、前記単結晶半導体材料層上に形成されていることを特徴とする請求項１８に記載の電子組立品。
  21. 前記単結晶材料層は、単結晶シリコン層であることを特徴とする請求項２０に記載の電子組立品。
  22. 前記単結晶シリコン層上にポリシリコン層を有し、前記単結晶シリコン層が前記ポリシリコン層上に配置されていることを特徴とする請求項２１に記載の電子組立品。
  23. 前記ダイは、前記集積回路上に複数の接触を有していることを特徴とする請求項１８に記載の電子組立品。
  24. 前記パッケージ基板に対向する、前記の固体のダイアモンド層の表面が、露出されていることを特徴とする請求項２３に記載の電子組立品。
  25. 固体のダイアモンド層；及び
    該固体のダイアモンド層上の集積回路；
    を有する電子装置。
  26. 前記ダイアモンド層と前記集積回路との間に単結晶半導体材料層をさらに有していることを特徴とする請求項２５に記載の電気装置。
  27. 前記単結晶半導体材料層が、ポリシリコン層であることを特徴とする請求項２６に記載の電子装置。
  28. 互いの上に、固体のダイアモンド層及び単結晶半導体材料層を形成し；
    前記単結晶材料層上に複数の集積回路を製造し；かつ
    前記集積回路間で前記の固体のダイアモンド層を切断する；
    ことを有する複数のダイスの製作方法。
  29. 単結晶半導体材料ウェハーの表面にイオンを打ち込み、かつ
    前記イオンで打ち込まれた前記単結晶ウェハーの一部分から前記イオンで打ち込まれていない前記単結晶ウェハーの一部分を切断する；
    ことをさらに有し、
    前記固体のダイアモンド層が前記単結晶ウェハーの表面上に配置され；かつ
    前記イオンで打ち込まれた前記単結晶ウェハーの前記一部分が前記単結晶材料層を形成する；
    ことを特徴とする請求項２８に記載の方法。
  30. 前記の固体のダイアモンド層を伴った支持層を、該支持層と前記単結晶半導体材料層との間に形成し；
    部分のそれぞれが、前記ダイスのそれぞれ一つの部分を形成するように、前記支持層を切断する；
    ことをさらに有する請求項２８に記載の方法。
  31. 単結晶半導体材料層上に固体のダイアモンド層を形成し；
    単結晶半導体材料層の一部分を下方へと研磨し；
    前記単結晶半導体材料上に半導体材料エピタキシャル層を形成し；
    組み合わせウェハーを形成するように、前記エピタキシャル層の内部及びエピタキシャル層上に複数の集積回路を形成し；
    前記組み合わせウェハーのダイスを互いに単一化するように、前記集積回路間で前記組み合わせウェハーを切断する；
    ことを有する、複数のダイスの製作方法。
  32. 犠牲的ウェハー上に固体のダイアモンド層を形成し；
    前記の固体のダイアモンド層上に材料層を形成し；
    単結晶半導体材料にイオンを打ち込み；
    イオンが前記材料層に打ち込まれたところを介して前記単結晶半導体材料層の側面をボンディングし；
    前記材料層がボンディングされた最終的な部分から、前記単結晶半導体材料の一部を切断し；
    前記単結晶半導体材料上に半導体材料エピタキシャル層を形成し；
    組み合わせウェハーを形成するように、前記エピタキシャル層の内部及び前記エピタキシャル層上に複数の集積回路を形成し；かつ
    前記組み合わせウェハーのダイスを互いに単一化するように、前記集積回路間の前記組み合わせウェハーを切断する；
    ことを有する、複数のダイスの製作方法。
  33. 前記犠牲的なウェハーの少なくとも一部分から前記の固体のダイアモンド層を取り除くことをさらに有する請求項３２に記載の方法。
  34. 前記ダイスを単一化するように前記組み合わせウェハーが切断される前に、前記の固体のダイアモンド層が前記犠牲的なウェハーから取り除かれることを特徴とする請求項３３に記載の方法。
  35. 少なくとも、前記単結晶半導体材料の前記一部分が、前記最終的な部分から切断されるまで、前記の固体のダイアモンド層が、前記犠牲的なウェハー上に残存していることを特徴とする請求項３２に記載の方法。
JP2003517941A 2001-07-31 2002-07-31 集積回路及びダイアモンド層を有するダイを含んだ電子組立品及びこの製造方法 Expired - Lifetime JP4761708B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US09/920,275 2001-07-31
US09/920,275 US6770966B2 (en) 2001-07-31 2001-07-31 Electronic assembly including a die having an integrated circuit and a layer of diamond to transfer heat
PCT/US2002/024441 WO2003012864A1 (en) 2001-07-31 2002-07-31 Electronic assembly including a die having an integrated circu it and a layer of diamond and methods of producing the same

Publications (3)

Publication Number Publication Date
JP2004537860A true JP2004537860A (ja) 2004-12-16
JP2004537860A5 JP2004537860A5 (ja) 2006-01-05
JP4761708B2 JP4761708B2 (ja) 2011-08-31

Family

ID=25443484

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003517941A Expired - Lifetime JP4761708B2 (ja) 2001-07-31 2002-07-31 集積回路及びダイアモンド層を有するダイを含んだ電子組立品及びこの製造方法

Country Status (7)

Country Link
US (4) US6770966B2 (ja)
EP (1) EP1412980A1 (ja)
JP (1) JP4761708B2 (ja)
KR (1) KR100612166B1 (ja)
CN (1) CN1539166A (ja)
TW (1) TWI303474B (ja)
WO (1) WO2003012864A1 (ja)

Families Citing this family (51)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6770966B2 (en) * 2001-07-31 2004-08-03 Intel Corporation Electronic assembly including a die having an integrated circuit and a layer of diamond to transfer heat
TWI239606B (en) * 2002-11-07 2005-09-11 Kobe Steel Ltd Heat spreader and semiconductor device and package using the same
US7501330B2 (en) * 2002-12-05 2009-03-10 Intel Corporation Methods of forming a high conductivity diamond film and structures formed thereby
US7031155B2 (en) * 2003-01-06 2006-04-18 Intel Corporation Electronic thermal management
US6964880B2 (en) * 2003-06-27 2005-11-15 Intel Corporation Methods for the control of flatness and electron mobility of diamond coated silicon and structures formed thereby
US6924170B2 (en) * 2003-06-30 2005-08-02 Intel Corporation Diamond-silicon hybrid integrated heat spreader
US7033912B2 (en) * 2004-01-22 2006-04-25 Cree, Inc. Silicon carbide on diamond substrates and related devices and methods
US7612390B2 (en) * 2004-02-05 2009-11-03 Cree, Inc. Heterojunction transistors including energy barriers
US7713839B2 (en) * 2004-10-06 2010-05-11 Intel Corporation Diamond substrate formation for electronic assemblies
FR2877491B1 (fr) * 2004-10-29 2007-01-19 Soitec Silicon On Insulator Structure composite a forte dissipation thermique
US20060170094A1 (en) * 2005-02-02 2006-08-03 Intel Corporation Semiconductor package integral heat spreader
JP4641817B2 (ja) * 2005-02-09 2011-03-02 株式会社神戸製鋼所 半導体装置用積層基板の製造方法及び半導体装置
US7592211B2 (en) * 2006-01-17 2009-09-22 Cree, Inc. Methods of fabricating transistors including supported gate electrodes
US7709269B2 (en) 2006-01-17 2010-05-04 Cree, Inc. Methods of fabricating transistors including dielectrically-supported gate electrodes
US20070232074A1 (en) * 2006-03-31 2007-10-04 Kramadhati Ravi Techniques for the synthesis of dense, high-quality diamond films using a dual seeding approach
US20080003780A1 (en) * 2006-06-30 2008-01-03 Haixiao Sun Detachable stiffener for ultra-thin die
US20080048192A1 (en) * 2006-08-22 2008-02-28 Chien-Min Sung LED devices and associated methods
US8236594B2 (en) * 2006-10-20 2012-08-07 Chien-Min Sung Semiconductor-on-diamond devices and associated methods
WO2008148095A1 (en) * 2007-05-25 2008-12-04 Astralux, Inc. Hybrid silicon/non-silicon electronic device with heat spreader
US9289132B2 (en) 2008-10-07 2016-03-22 Mc10, Inc. Catheter balloon having stretchable integrated circuitry and sensor array
US9123614B2 (en) 2008-10-07 2015-09-01 Mc10, Inc. Methods and applications of non-planar imaging arrays
US8097926B2 (en) 2008-10-07 2012-01-17 Mc10, Inc. Systems, methods, and devices having stretchable integrated circuitry for sensing and delivering therapy
US8389862B2 (en) 2008-10-07 2013-03-05 Mc10, Inc. Extremely stretchable electronics
US20100276701A1 (en) * 2009-04-29 2010-11-04 Hebert Francois Low thermal resistance and robust chip-scale-package (csp), structure and method
US8859337B2 (en) * 2009-12-15 2014-10-14 Soitec Thermal matching in semiconductor devices using heat distribution structures
GB201010705D0 (en) * 2010-06-25 2010-08-11 Element Six Ltd Substrates for semiconductor devices
US9226402B2 (en) 2012-06-11 2015-12-29 Mc10, Inc. Strain isolation structures for stretchable electronics
US9295842B2 (en) 2012-07-05 2016-03-29 Mc10, Inc. Catheter or guidewire device including flow sensing and use thereof
US9171794B2 (en) 2012-10-09 2015-10-27 Mc10, Inc. Embedding thin chips in polymer
US9082025B2 (en) 2012-10-09 2015-07-14 Mc10, Inc. Conformal electronics integrated with apparel
US9706647B2 (en) 2013-05-14 2017-07-11 Mc10, Inc. Conformal electronics including nested serpentine interconnects
JP2016527649A (ja) 2013-08-05 2016-09-08 エムシー１０ インコーポレイテッドＭｃ１０，Ｉｎｃ． 適合する電子機器を含む可撓性温度センサ
JP2016532468A (ja) 2013-10-07 2016-10-20 エムシー１０ インコーポレイテッドＭｃ１０，Ｉｎｃ． 検知および分析のためのコンフォーマルセンサシステム
EP3071096A4 (en) 2013-11-22 2017-08-09 Mc10, Inc. Conformal sensor systems for sensing and analysis of cardiac activity
RU2556271C1 (ru) * 2013-12-30 2015-07-10 Акционерное общество "Научно-производственное предприятие "Исток" имени А.И. Шокина (АО "НПП "Исток" им. Шокина") Интегральная схема свч
WO2015103580A2 (en) 2014-01-06 2015-07-09 Mc10, Inc. Encapsulated conformal electronic systems and devices, and methods of making and using the same
JP6637896B2 (ja) 2014-03-04 2020-01-29 エムシー１０ インコーポレイテッドＭｃ１０，Ｉｎｃ． 電子デバイス用の可撓性を有するマルチパート封止ハウジングを備えるコンフォーマルなｉｃデバイス
JP6100200B2 (ja) * 2014-04-24 2017-03-22 信越半導体株式会社 貼り合わせｓｏｉウェーハの製造方法
JP6118757B2 (ja) * 2014-04-24 2017-04-19 信越半導体株式会社 貼り合わせｓｏｉウェーハの製造方法
US9899330B2 (en) * 2014-10-03 2018-02-20 Mc10, Inc. Flexible electronic circuits with embedded integrated circuit die
USD781270S1 (en) 2014-10-15 2017-03-14 Mc10, Inc. Electronic device having antenna
US10477354B2 (en) 2015-02-20 2019-11-12 Mc10, Inc. Automated detection and configuration of wearable devices based on on-body status, location, and/or orientation
WO2016140961A1 (en) 2015-03-02 2016-09-09 Mc10, Inc. Perspiration sensor
US10653332B2 (en) 2015-07-17 2020-05-19 Mc10, Inc. Conductive stiffener, method of making a conductive stiffener, and conductive adhesive and encapsulation layers
US10709384B2 (en) 2015-08-19 2020-07-14 Mc10, Inc. Wearable heat flux devices and methods of use
US10300371B2 (en) 2015-10-01 2019-05-28 Mc10, Inc. Method and system for interacting with a virtual environment
US10532211B2 (en) 2015-10-05 2020-01-14 Mc10, Inc. Method and system for neuromodulation and stimulation
WO2017147053A1 (en) 2016-02-22 2017-08-31 Mc10, Inc. System, device, and method for coupled hub and sensor node on-body acquisition of sensor information
EP3420732B8 (en) 2016-02-22 2020-12-30 Medidata Solutions, Inc. System, devices, and method for on-body data and power transmission
CN109310340A (zh) 2016-04-19 2019-02-05 Mc10股份有限公司 用于测量汗液的方法和系统
US10447347B2 (en) 2016-08-12 2019-10-15 Mc10, Inc. Wireless charger and high speed data off-loader

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0574985A (ja) * 1991-04-16 1993-03-26 Nec Corp 半導体素子の実装構造
JPH0778908A (ja) * 1993-07-29 1995-03-20 Motorola Inc 改良された放熱能力を有する基板構造の製造方法
JPH08505009A (ja) * 1992-12-18 1996-05-28 ハリス・コーポレーション ダイヤモンド上シリコンの回路構造物及びその製造方法
JPH09500493A (ja) * 1993-03-11 1997-01-14 ハリス・コーポレーション ダイヤモンド絶縁体を組み込んだボンデッドウエハプロセス
WO1998052216A1 (en) * 1997-05-12 1998-11-19 Silicon Genesis Corporation A controlled cleavage process
JPH11307747A (ja) * 1998-04-17 1999-11-05 Nec Corp Ｓｏｉ基板およびその製造方法
JP2000058562A (ja) * 1998-08-17 2000-02-25 Nec Corp 半導体装置とその製造方法

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2542500B1 (fr) * 1983-03-11 1986-08-29 Thomson Csf Procede de fabrication d'un dispositif semiconducteur du type comprenant au moins une couche de silicium deposee sur un substrat isolant
US5131963A (en) * 1987-11-16 1992-07-21 Crystallume Silicon on insulator semiconductor composition containing thin synthetic diamone films
US5173761A (en) * 1991-01-28 1992-12-22 Kobe Steel Usa Inc., Electronic Materials Center Semiconducting polycrystalline diamond electronic devices employing an insulating diamond layer
US5186785A (en) * 1991-04-05 1993-02-16 The United States Of America As Represented By The Secretary Of The Air Force Zone melted recrystallized silicon on diamond
DE69503285T2 (de) * 1994-04-07 1998-11-05 Sumitomo Electric Industries Diamantwafer und Verfahren zur Herstellung eines Diamantwafers
US6466446B1 (en) * 1994-07-01 2002-10-15 Saint Gobain/Norton Industrial Ceramics Corporation Integrated circuit package with diamond heat sink
US5904546A (en) * 1996-02-12 1999-05-18 Micron Technology, Inc. Method and apparatus for dicing semiconductor wafers
US6013563A (en) * 1997-05-12 2000-01-11 Silicon Genesis Corporation Controlled cleaning process
US6140217A (en) * 1998-07-16 2000-10-31 International Business Machines Corporation Technique for extending the limits of photolithography
US6337513B1 (en) * 1999-11-30 2002-01-08 International Business Machines Corporation Chip packaging system and method using deposited diamond film
FR2817394B1 (fr) 2000-11-27 2003-10-31 Soitec Silicon On Insulator Procede de fabrication d'un substrat notamment pour l'optique, l'electronique ou l'optoelectronique et substrat obtenu par ce procede
US6472276B1 (en) * 2001-07-20 2002-10-29 Motorola, Inc. Using silicate layers for composite semiconductor
US7019332B2 (en) * 2001-07-20 2006-03-28 Freescale Semiconductor, Inc. Fabrication of a wavelength locker within a semiconductor structure
US6770966B2 (en) * 2001-07-31 2004-08-03 Intel Corporation Electronic assembly including a die having an integrated circuit and a layer of diamond to transfer heat
KR100468422B1 (ko) * 2002-05-14 2005-01-27 엘지.필립스 디스플레이 주식회사 칼라음극선관용 전자총

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0574985A (ja) * 1991-04-16 1993-03-26 Nec Corp 半導体素子の実装構造
JPH08505009A (ja) * 1992-12-18 1996-05-28 ハリス・コーポレーション ダイヤモンド上シリコンの回路構造物及びその製造方法
JPH09500493A (ja) * 1993-03-11 1997-01-14 ハリス・コーポレーション ダイヤモンド絶縁体を組み込んだボンデッドウエハプロセス
JPH0778908A (ja) * 1993-07-29 1995-03-20 Motorola Inc 改良された放熱能力を有する基板構造の製造方法
WO1998052216A1 (en) * 1997-05-12 1998-11-19 Silicon Genesis Corporation A controlled cleavage process
JPH11307747A (ja) * 1998-04-17 1999-11-05 Nec Corp Ｓｏｉ基板およびその製造方法
JP2000058562A (ja) * 1998-08-17 2000-02-25 Nec Corp 半導体装置とその製造方法

Also Published As

Publication number Publication date
EP1412980A1 (en) 2004-04-28
US7170098B2 (en) 2007-01-30
KR100612166B1 (ko) 2006-08-14
US6921706B2 (en) 2005-07-26
US20060270135A1 (en) 2006-11-30
US6770966B2 (en) 2004-08-03
CN1539166A (zh) 2004-10-20
US7432532B2 (en) 2008-10-07
US20030025198A1 (en) 2003-02-06
WO2003012864A1 (en) 2003-02-13
JP4761708B2 (ja) 2011-08-31
TWI303474B (en) 2008-11-21
KR20040017844A (ko) 2004-02-27
US20050130362A1 (en) 2005-06-16
TW200822325A (en) 2008-05-16
US20040157386A1 (en) 2004-08-12

Similar Documents

Publication Publication Date Title
JP4761708B2 (ja) 集積回路及びダイアモンド層を有するダイを含んだ電子組立品及びこの製造方法
US20200168584A1 (en) Methods of forming bonded semiconductor structures, and semiconductor structures formed by such methods
US9385222B2 (en) Semiconductor device with insert structure at a rear side and method of manufacturing
CN102484097B (zh) 具有背侧支撑层的绝缘体上半导体
JP2003332271A (ja) 半導体ウエハおよび半導体装置の製造方法
KR20080084949A (ko) 상이한 표면 배향을 갖는 ｓｏｉ 활성층
US7821073B2 (en) Patterned backside stress engineering for transistor performance optimization
JP2009081352A (ja) 半導体基板の製造方法及び半導体基板
US8168474B1 (en) Self-dicing chips using through silicon vias
US6936497B2 (en) Method of forming electronic dies wherein each die has a layer of solid diamond
US6720238B2 (en) Method for manufacturing buried areas
US6784515B1 (en) Semiconductor integrated circuit device
JP2915433B2 (ja) 半導体集積回路装置
KR20230006622A (ko) 반도체 소자 및 다중 cmp 공정을 사용하여 반도체 소자를 제조하는 방법
CN113921467A (zh) 用于半导体裸片边缘防护和半导体裸片分离的方法
JP2011023658A (ja) 半導体装置の製造方法
TWI304270B (en) A wafer and a die having an integrated circuit and a layer of diamond
US20240120284A1 (en) Carbon Assisted Semiconductor Dicing And Method
JP2003257805A (ja) 半導体ウエハ及びその製造方法
US20230317443A1 (en) Composite semiconductor wafer/chip for advanced ics and advanced ic packages and the manufacture method thereof
KR101122521B1 (ko) 주입된 불순물을 사용하여 반도체 웨이퍼를 개별 반도체 다이들로 분리하는 방법
RU2109371C1 (ru) Способ изготовления интегральных схем
TW202324547A (zh) 封裝基板的電氣、機械及熱性能之調整
JP2007019112A (ja) 半導体チップの製造方法、分離装置及び分離方法
JPH01239870A (ja) 半導体装置製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20050801

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050801

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20080604

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080701

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20080929

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20081006

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20081029

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20081125

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090220

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20090413

A912 Re-examination (zenchi) completed and case transferred to appeal board

Free format text: JAPANESE INTERMEDIATE CODE: A912

Effective date: 20100108

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110304

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110426

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110607

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140617

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

Ref document number: 4761708

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

EXPY Cancellation because of completion of term