JPH01239870A - 半導体装置製造方法 - Google Patents
半導体装置製造方法Info
- Publication number
- JPH01239870A JPH01239870A JP6622988A JP6622988A JPH01239870A JP H01239870 A JPH01239870 A JP H01239870A JP 6622988 A JP6622988 A JP 6622988A JP 6622988 A JP6622988 A JP 6622988A JP H01239870 A JPH01239870 A JP H01239870A
- Authority
- JP
- Japan
- Prior art keywords
- etching
- epitaxial layer
- grooves
- oxidized
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 12
- 239000004065 semiconductor Substances 0.000 title claims description 7
- 238000005530 etching Methods 0.000 claims abstract description 9
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 9
- 239000000758 substrate Substances 0.000 claims abstract description 8
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 8
- 229910052710 silicon Inorganic materials 0.000 claims description 8
- 239000010703 silicon Substances 0.000 claims description 8
- 238000002955 isolation Methods 0.000 claims description 5
- 238000000034 method Methods 0.000 claims description 5
- 238000001312 dry etching Methods 0.000 abstract description 6
- 229920002120 photoresistant polymer Polymers 0.000 abstract description 4
- 230000001590 oxidative effect Effects 0.000 abstract description 2
- 238000000926 separation method Methods 0.000 abstract 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 6
- 229910052814 silicon oxide Inorganic materials 0.000 description 6
- 238000009792 diffusion process Methods 0.000 description 4
- 239000012535 impurity Substances 0.000 description 3
- 238000010586 diagram Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 238000001259 photo etching Methods 0.000 description 1
Landscapes
- Element Separation (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の目的〕
（産業上の利用分野）
半導体装置の微細化に関するもので、バイポーラ型ＩＣ
，ＬＳＩの製造工程に利用されるものである。
，ＬＳＩの製造工程に利用されるものである。
（従来の技術）
従来のバイポーラ型の集積回路は第６図に示す、Ｐ型シ
リコン基板ｌ上に積層したＮ型エピクキシャル層２上に
シリコン酸化膜を成長させ一部を開孔し、拡散によりエ
ピタキシャル層２と逆の不純物を導入しＰＮ接合により
絶縁をはがっている。
リコン基板ｌ上に積層したＮ型エピクキシャル層２上に
シリコン酸化膜を成長させ一部を開孔し、拡散によりエ
ピタキシャル層２と逆の不純物を導入しＰＮ接合により
絶縁をはがっている。
（ＩＳＩプロセス光学、オーム社発行、昭和６２年６月
、ＬＳＩ基本プロセス概要 Ｐ、２０）（発明が解決し
ようとする課題） 然し前記製造方法は熱拡散により成形されるために７に
示す不純物の横方向拡散により、はぼエピタキシャル層
の厚さ分だけ横方向に伸びるもの ゛である。
、ＬＳＩ基本プロセス概要 Ｐ、２０）（発明が解決し
ようとする課題） 然し前記製造方法は熱拡散により成形されるために７に
示す不純物の横方向拡散により、はぼエピタキシャル層
の厚さ分だけ横方向に伸びるもの ゛である。
すなわち、エピタキシャル層が１０μｍで、分離領域の
パターンが１０μｍ巾であると、拡散時に不純物が片側
に約１０．ｌｊｍ程度両側をあわせると３０μｍ程度に
広がり、半導体装置の微細化には適さないものである。
パターンが１０μｍ巾であると、拡散時に不純物が片側
に約１０．ｌｊｍ程度両側をあわせると３０μｍ程度に
広がり、半導体装置の微細化には適さないものである。
本発明は半導体装置の製法に於いて、微細化に適しかつ
信頼性のある製造方法を技術的課題とするものである。
信頼性のある製造方法を技術的課題とするものである。
（課題を解決するための手段）
前記技術的課題を解決するために講じた技術的手段は次
のとおりである。すなわち、）ｚイポーラ型集積回路の
製造方法として、素子間の電気的分離手段としてエピタ
キシャル層にエツチングにより溝を形成し、その側壁及
び底部を酸化し、多結晶シリコンで埋める半導体製造方
法である。
のとおりである。すなわち、）ｚイポーラ型集積回路の
製造方法として、素子間の電気的分離手段としてエピタ
キシャル層にエツチングにより溝を形成し、その側壁及
び底部を酸化し、多結晶シリコンで埋める半導体製造方
法である。
（作用）
前記技術的手段は次のように作用する。すなわち、エピ
タキシャル層にエツチングにより小さな溝を形成するこ
とができ、側壁及び底部を酸化し、多結晶シリコンを埋
めることにより、横方向の広がりの無い微細化した半導
体装置が製造出来るものである。
タキシャル層にエツチングにより小さな溝を形成するこ
とができ、側壁及び底部を酸化し、多結晶シリコンを埋
めることにより、横方向の広がりの無い微細化した半導
体装置が製造出来るものである。
（実施例）
以下実施例について説明する。
第１図に於いて、Ｐ型シリコン基板１にＮ型のシリコン
エピタキシャル層２を積層し、水蒸気雰囲気中で熱処理
し、表面にシリコン酸化膜３を成長させる。
エピタキシャル層２を積層し、水蒸気雰囲気中で熱処理
し、表面にシリコン酸化膜３を成長させる。
次に第２図に示す様に分離領域を形成するためにフォト
エツチングにより酸化膜の一部を開孔し、ドライエツチ
ングによりエピタキシャル層２を貫通し、Ｐ型シリコン
基板１に達するまでエツチングする。前記ドライエツチ
ングはＳｉＣβ４＋Ｃ１□ガスを用いて５Ｐａ程度の圧
力でグロー放電させ垂直な断面形状を得るようにする。
エツチングにより酸化膜の一部を開孔し、ドライエツチ
ングによりエピタキシャル層２を貫通し、Ｐ型シリコン
基板１に達するまでエツチングする。前記ドライエツチ
ングはＳｉＣβ４＋Ｃ１□ガスを用いて５Ｐａ程度の圧
力でグロー放電させ垂直な断面形状を得るようにする。
次にシリコン酸化膜３をエツチング除去し、再度酸化す
ることにより溝の側壁、底部にシリコン酸化膜４を成長
させ、更にＳｉＨ４ガスを熱分解し、多結晶シリコン層
５を全面に付着させる。この場合の断面形状を第３図に
示し、溝部がくぼんだ形状５ａ、５ｂとなる。
ることにより溝の側壁、底部にシリコン酸化膜４を成長
させ、更にＳｉＨ４ガスを熱分解し、多結晶シリコン層
５を全面に付着させる。この場合の断面形状を第３図に
示し、溝部がくぼんだ形状５ａ、５ｂとなる。
次に上部にフォトレジスト６を回転塗布すると、フォト
レジストは流動性があるために第４図に示すように表面
はほぼ水平となる。
レジストは流動性があるために第４図に示すように表面
はほぼ水平となる。
次に表面よりフォトレジストと多結晶シリコンのエツチ
ング速度が同じになるようにＣＦ４ ＋Ｏ□ガスを用い
表面の酸化膜に達するまでドライエツチングを行うこと
により第５図に示すような断面形状となる。
ング速度が同じになるようにＣＦ４ ＋Ｏ□ガスを用い
表面の酸化膜に達するまでドライエツチングを行うこと
により第５図に示すような断面形状となる。
この様に前記各工程によりドライエツチングで形成され
た溝部の側壁及び底部の酸化膜で素子間の電気的分離が
はかられ、微細な半導体装置が製造出来るものである。
た溝部の側壁及び底部の酸化膜で素子間の電気的分離が
はかられ、微細な半導体装置が製造出来るものである。
本発明は次の効果を有する。すなわち、従来技術に比較
して素材間の熱処理が必要なくなり工程時間の短縮が可
能となり、更にＰＮ接合を用いてないので、漏れ電流が
非常に小さくなり集積回路の消費電力が低減されるもの
である。
して素材間の熱処理が必要なくなり工程時間の短縮が可
能となり、更にＰＮ接合を用いてないので、漏れ電流が
非常に小さくなり集積回路の消費電力が低減されるもの
である。
第１図〜第５図は本実施例による工程の説明図、第６図
は従来例の説明図である。 ■・・・シリコン基板。 ２・・・シリコンエピタキシャル層。 ４・・・酸化膜。 ５・・・多結晶シリコン。
は従来例の説明図である。 ■・・・シリコン基板。 ２・・・シリコンエピタキシャル層。 ４・・・酸化膜。 ５・・・多結晶シリコン。
Claims (1)
- バイポーラ型集積回路の製造方法で素子間の電気的分
離手段としてシリコン基板上に積層したシリコンエピタ
キシャル層にエッチングにより溝を形成し、前記溝の側
壁及び底部を酸化し、前記酸化膜に被覆された溝に、多
結晶シリコンで埋めてなる半導体製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6622988A JPH01239870A (ja) | 1988-03-21 | 1988-03-21 | 半導体装置製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6622988A JPH01239870A (ja) | 1988-03-21 | 1988-03-21 | 半導体装置製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH01239870A true JPH01239870A (ja) | 1989-09-25 |
Family
ID=13309809
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6622988A Pending JPH01239870A (ja) | 1988-03-21 | 1988-03-21 | 半導体装置製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH01239870A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5576241A (en) * | 1994-05-31 | 1996-11-19 | Fuji Electric Co., Ltd. | Method of separating semiconductor wafer with dielectrics |
| US5607875A (en) * | 1994-05-31 | 1997-03-04 | Fuji Electric Co., Ltd. | Method of separating a semiconductor wafer with dielectrics |
-
1988
- 1988-03-21 JP JP6622988A patent/JPH01239870A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5576241A (en) * | 1994-05-31 | 1996-11-19 | Fuji Electric Co., Ltd. | Method of separating semiconductor wafer with dielectrics |
| US5607875A (en) * | 1994-05-31 | 1997-03-04 | Fuji Electric Co., Ltd. | Method of separating a semiconductor wafer with dielectrics |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US3954523A (en) | Process for fabricating devices having dielectric isolation utilizing anodic treatment and selective oxidation | |
| US5200348A (en) | Method of manufacturing semiconductor device with constant width deep groove isolation | |
| US6331470B1 (en) | Process for manufacturing a semiconductor material wafer having power regions dielectrically insulated from circuitry regions | |
| JPS6325947A (ja) | 半導体装置の製造方法 | |
| KR100582147B1 (ko) | 반도체 집적 회로 장치 및 그 제조 방법 | |
| JPH01239870A (ja) | 半導体装置製造方法 | |
| JPS59232437A (ja) | 半導体装置の製造方法 | |
| JPS6325708B2 (ja) | ||
| US4574469A (en) | Process for self-aligned buried layer, channel-stop, and isolation | |
| JPS59108325A (ja) | 半導体装置の製造方法 | |
| JPH0334541A (ja) | 半導体装置の製造方法 | |
| JPS61172346A (ja) | 半導体集積回路装置 | |
| JPS58200554A (ja) | 半導体装置の製造方法 | |
| JPH0536712A (ja) | 半導体集積回路装置および製造方法 | |
| JPH06314739A (ja) | 半導体装置の製造方法 | |
| JPS61135136A (ja) | 半導体装置の製造方法 | |
| JPH05121535A (ja) | 不純物拡散方法およびウエハの誘電体分離方法 | |
| JP2763105B2 (ja) | 半導体装置の製造方法 | |
| JPS60244036A (ja) | 半導体装置とその製造方法 | |
| JPS60211958A (ja) | 半導体装置 | |
| JP2002083877A (ja) | 半導体集積回路装置およびその製造方法 | |
| JPH0778833A (ja) | バイポーラトランジスタとその製造方法 | |
| JPS59215741A (ja) | 半導体集積回路装置の製造方法 | |
| JPS6358852A (ja) | 半導体集積回路装置の製造方法 | |
| JPS6115579B2 (ja) |