JPS6115579B2 - - Google Patents
Info
- Publication number
- JPS6115579B2 JPS6115579B2 JP10108378A JP10108378A JPS6115579B2 JP S6115579 B2 JPS6115579 B2 JP S6115579B2 JP 10108378 A JP10108378 A JP 10108378A JP 10108378 A JP10108378 A JP 10108378A JP S6115579 B2 JPS6115579 B2 JP S6115579B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- glass layer
- semiconductor substrate
- silicon
- forming
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 239000004065 semiconductor Substances 0.000 claims description 20
- 239000011521 glass Substances 0.000 claims description 19
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 claims description 18
- 239000000758 substrate Substances 0.000 claims description 16
- 229910052751 metal Inorganic materials 0.000 claims description 11
- 239000002184 metal Substances 0.000 claims description 11
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 11
- 230000003647 oxidation Effects 0.000 claims description 7
- 238000007254 oxidation reaction Methods 0.000 claims description 7
- 238000010438 heat treatment Methods 0.000 claims description 6
- 238000004519 manufacturing process Methods 0.000 claims description 3
- 238000000034 method Methods 0.000 claims description 3
- 238000009499 grossing Methods 0.000 claims 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 12
- 229910052710 silicon Inorganic materials 0.000 description 12
- 239000010703 silicon Substances 0.000 description 12
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 8
- 238000009792 diffusion process Methods 0.000 description 6
- 229910052814 silicon oxide Inorganic materials 0.000 description 6
- 229910052581 Si3N4 Inorganic materials 0.000 description 5
- 239000012535 impurity Substances 0.000 description 5
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 5
- 229910052698 phosphorus Inorganic materials 0.000 description 4
- 239000011574 phosphorus Substances 0.000 description 4
- 229910052782 aluminium Inorganic materials 0.000 description 3
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 3
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 3
- 229910052760 oxygen Inorganic materials 0.000 description 3
- 239000001301 oxygen Substances 0.000 description 3
- 238000000206 photolithography Methods 0.000 description 3
- 238000005530 etching Methods 0.000 description 2
- 238000005468 ion implantation Methods 0.000 description 2
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Chemical compound O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- BHEPBYXIRTUNPN-UHFFFAOYSA-N hydridophosphorus(.) (triplet) Chemical compound [PH] BHEPBYXIRTUNPN-UHFFFAOYSA-N 0.000 description 1
- 229920002120 photoresistant polymer Polymers 0.000 description 1
- 235000012239 silicon dioxide Nutrition 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- 238000001947 vapour-phase growth Methods 0.000 description 1
Description
【発明の詳細な説明】
本発明は、金属配線と半導体基板との接続を、
リンガラス層に形成された開孔部において行なう
半導体装置の製造方法に関するものである。
リンガラス層に形成された開孔部において行なう
半導体装置の製造方法に関するものである。
シリコンゲート電界効果型半導体装置（以下
MOS型半導体装置と略す）の製造工程におい
て、第１図Ａ〜Ｄに示すように、まずシリコンゲ
ート電極２をマスクとしてゲート酸化膜４を選択
的に食刻し、半導体基板１を露出し、ソース・ド
レイン領域５を形成する（第１図Ａ）。次に全面
に気相成長法によりリンガラス層６を形成した
後、通常の写真食刻法により開孔部７を形成する
（第１図Ｂ）。次に、水蒸気を含む高温酸素雰囲気
中で熱処理することにより、シリコンゲート電極
２、シリコン配線３、及び開孔部７の側壁の傾斜
をゆるやかにする。この時、開孔部７には熱酸化
硅素膜８が形成せられる（第１図Ｃ）。したがつ
てその後、酸素系溶液で熱酸化硅素膜８を除去し
再度開孔部を形成し、その上に配線金属層９を所
定のパターンで形成する（第１図Ｄ）。
MOS型半導体装置と略す）の製造工程におい
て、第１図Ａ〜Ｄに示すように、まずシリコンゲ
ート電極２をマスクとしてゲート酸化膜４を選択
的に食刻し、半導体基板１を露出し、ソース・ド
レイン領域５を形成する（第１図Ａ）。次に全面
に気相成長法によりリンガラス層６を形成した
後、通常の写真食刻法により開孔部７を形成する
（第１図Ｂ）。次に、水蒸気を含む高温酸素雰囲気
中で熱処理することにより、シリコンゲート電極
２、シリコン配線３、及び開孔部７の側壁の傾斜
をゆるやかにする。この時、開孔部７には熱酸化
硅素膜８が形成せられる（第１図Ｃ）。したがつ
てその後、酸素系溶液で熱酸化硅素膜８を除去し
再度開孔部を形成し、その上に配線金属層９を所
定のパターンで形成する（第１図Ｄ）。
このように、リンガラス層６を用いてソース・
ドレイン領域５に開口部７を形成する場合には、
リンガラス層６の形成後、水蒸気を含む高温酸素
雰囲気中で熱処理することによりリンガラス層の
表面の凹凸が、基板上の凹凸よりも少なくなり、
リンガラス層６の代わりに二酸化硅素膜を用いた
場合に比して、シリコンゲート電極２およびシリ
コン配線３の縁部１０での配線層８の断線は生じ
なくなるのであるが、リンガラス層６の熱処理時
に開孔部７に生じた熱酸化硅素膜８を除去する工
程においては、熱酸化硅素膜８の食刻速度はリン
ガラス層６のそれより数倍から数十倍遅いため、
熱酸化硅素膜８の除去時に、開孔部７以外のリン
ガラス層６が薄くなり、また、特にゲート電極２
等の縁部１０でピンボールが発生しやすくなる。
リンガラス層６が食刻されないように、フオトレ
ジストパターンを食刻マスクとして形成してもよ
いが、マスク合せ工程数増加にともなうコストア
ツプ、および歩留低下が生じるという欠点があ
る。
ドレイン領域５に開口部７を形成する場合には、
リンガラス層６の形成後、水蒸気を含む高温酸素
雰囲気中で熱処理することによりリンガラス層の
表面の凹凸が、基板上の凹凸よりも少なくなり、
リンガラス層６の代わりに二酸化硅素膜を用いた
場合に比して、シリコンゲート電極２およびシリ
コン配線３の縁部１０での配線層８の断線は生じ
なくなるのであるが、リンガラス層６の熱処理時
に開孔部７に生じた熱酸化硅素膜８を除去する工
程においては、熱酸化硅素膜８の食刻速度はリン
ガラス層６のそれより数倍から数十倍遅いため、
熱酸化硅素膜８の除去時に、開孔部７以外のリン
ガラス層６が薄くなり、また、特にゲート電極２
等の縁部１０でピンボールが発生しやすくなる。
リンガラス層６が食刻されないように、フオトレ
ジストパターンを食刻マスクとして形成してもよ
いが、マスク合せ工程数増加にともなうコストア
ツプ、および歩留低下が生じるという欠点があ
る。
また、従来法では、ソース・ドレイン領域５の
拡散層が浅い場合には、配線層９のアルミニウム
が拡散層５より深く入り込み、アルミニウム配線
９と、半導体基板１が短絡するという欠点が生じ
る。本発明は前記欠点をなくすためになされたも
ので、以下本発明を、第２図Ａ〜Ｈに示す実施例
を参照しつつ詳細に説明する。
拡散層が浅い場合には、配線層９のアルミニウム
が拡散層５より深く入り込み、アルミニウム配線
９と、半導体基板１が短絡するという欠点が生じ
る。本発明は前記欠点をなくすためになされたも
ので、以下本発明を、第２図Ａ〜Ｈに示す実施例
を参照しつつ詳細に説明する。
シリコンゲートMOS型半導体装置を例にして
説明する。まず、一導電型半導体基板、たとえば
ｐ型半導体基板１１上に、厚い絶縁物膜、たとえ
ばフイールド酸化硅素膜１２および、薄い絶縁物
膜、たとえばゲート酸化硅素膜１３を選択的に形
成する（第２図Ａ）。次に通常の写真食刻法によ
りゲート酸化硅素膜１２に開孔部１４を形成した
後、前記半導体基板１１全面に多結晶硅素膜１５
をさらに重ねて、耐酸化性絶縁物膜たとえば窒化
硅素膜１６を形成する（第２図Ｂ）。多結晶硅素
膜１５はあらかじめｎ型不純物を含んだ多結晶硅
素膜を形成してもよく、また窒化硅素膜１６形成
前にｎ型不純物を拡散してもよい。次に通常の写
真食刻法により、窒化硅素膜１６および多結晶硅
素膜１５に第１のパターン、たとえば基板１１と
金属配線層との接続領域１７、ゲート電極１８、
配線層１９などのパターンを形成する（第２図
Ｃ）。
説明する。まず、一導電型半導体基板、たとえば
ｐ型半導体基板１１上に、厚い絶縁物膜、たとえ
ばフイールド酸化硅素膜１２および、薄い絶縁物
膜、たとえばゲート酸化硅素膜１３を選択的に形
成する（第２図Ａ）。次に通常の写真食刻法によ
りゲート酸化硅素膜１２に開孔部１４を形成した
後、前記半導体基板１１全面に多結晶硅素膜１５
をさらに重ねて、耐酸化性絶縁物膜たとえば窒化
硅素膜１６を形成する（第２図Ｂ）。多結晶硅素
膜１５はあらかじめｎ型不純物を含んだ多結晶硅
素膜を形成してもよく、また窒化硅素膜１６形成
前にｎ型不純物を拡散してもよい。次に通常の写
真食刻法により、窒化硅素膜１６および多結晶硅
素膜１５に第１のパターン、たとえば基板１１と
金属配線層との接続領域１７、ゲート電極１８、
配線層１９などのパターンを形成する（第２図
Ｃ）。
次に第１のパターン１７，１８，１９をマスク
として、ゲート酸化硅素膜１３を食刻し、半導体
基板１１を露出する（第２図Ｄ）。次に全面にリ
ンガラス層２０を形成した後（第２図Ｅ）、多結
晶硅素膜１５と金属配線層との接続部に開孔部２
１を形成して、耐酸化性絶縁物膜１６を選択的に
露出する（第２図Ｆ）。しかる後高温熱処理、た
とえば1000℃の水蒸気雰囲気中で熱処理し、リン
ガラス層２０の表面形状をなだらかにする。この
とき同時に、多結晶硅素膜１５およびリンガラス
層２０から、半導体基板１１に不純物が拡散し、
ソース・ドレイン等のｎ型拡散層２２を形成する
（第２図Ｇ）。なおイオン注入法によりソース・ド
レインを形成する場合には、第２図Ｃの工程でイ
オン注入によりソース・ドレインを形成し、第２
図Ｄの工程を除くことができる。
として、ゲート酸化硅素膜１３を食刻し、半導体
基板１１を露出する（第２図Ｄ）。次に全面にリ
ンガラス層２０を形成した後（第２図Ｅ）、多結
晶硅素膜１５と金属配線層との接続部に開孔部２
１を形成して、耐酸化性絶縁物膜１６を選択的に
露出する（第２図Ｆ）。しかる後高温熱処理、た
とえば1000℃の水蒸気雰囲気中で熱処理し、リン
ガラス層２０の表面形状をなだらかにする。この
とき同時に、多結晶硅素膜１５およびリンガラス
層２０から、半導体基板１１に不純物が拡散し、
ソース・ドレイン等のｎ型拡散層２２を形成する
（第２図Ｇ）。なおイオン注入法によりソース・ド
レインを形成する場合には、第２図Ｃの工程でイ
オン注入によりソース・ドレインを形成し、第２
図Ｄの工程を除くことができる。
次に、選択的に露出した窒化硅素膜１６を除去
し、多結晶硅素膜１５を露出した後、アルミニウ
ム等の金属配線層２３を形成する（第２図Ｈ）。
し、多結晶硅素膜１５を露出した後、アルミニウ
ム等の金属配線層２３を形成する（第２図Ｈ）。
なおリンガラス層２０の厚さはシリコンゲート
電極１８の厚さと等しいか、それ以上の厚さがあ
る方が好ましい。
電極１８の厚さと等しいか、それ以上の厚さがあ
る方が好ましい。
以上のように本発明によれば、リンガラス層２
０の熱処理時に、金属配線がなされる開孔部２１
に耐酸化性膜１６を形成してあるため、開孔部２
１に熱酸化硅素膜が成長せず、かつその後の工程
で耐酸化性膜を選択的に除去できるため、リンガ
ラス層２０にピンホールを生じさせることなく、
開孔部２１を容易に形成できる。
０の熱処理時に、金属配線がなされる開孔部２１
に耐酸化性膜１６を形成してあるため、開孔部２
１に熱酸化硅素膜が成長せず、かつその後の工程
で耐酸化性膜を選択的に除去できるため、リンガ
ラス層２０にピンホールを生じさせることなく、
開孔部２１を容易に形成できる。
また、金属配線層２３と、半導体基板１１の不
純物拡散層２２との接続は多結晶硅素膜１５を介
して行なえるので、浅い拡散層に対しても金属配
線と半導体との共晶に起因する基板と金属配線と
の短絡が生じない。
純物拡散層２２との接続は多結晶硅素膜１５を介
して行なえるので、浅い拡散層に対しても金属配
線と半導体との共晶に起因する基板と金属配線と
の短絡が生じない。
第１図Ａ〜Ｄは従来例を説明するための構造断
面図、第２図Ａ〜Ｈは本発明の一実施例を説明す
るための構造断面図である。 １１……半導体基板、１２，１３……酸化硅素
膜、１４，２１……開孔部、１５……多結晶硅素
膜、１６……窒化硅素膜、１７……接続領域、１
８……ゲート電極、１９……配線層、２０……リ
ンガラス層、２２……拡散層、２３……金属配線
層。
面図、第２図Ａ〜Ｈは本発明の一実施例を説明す
るための構造断面図である。 １１……半導体基板、１２，１３……酸化硅素
膜、１４，２１……開孔部、１５……多結晶硅素
膜、１６……窒化硅素膜、１７……接続領域、１
８……ゲート電極、１９……配線層、２０……リ
ンガラス層、２２……拡散層、２３……金属配線
層。
Claims (1)
- １ 半導体基板上の金属配線層との接続部に多結
晶硅素膜および耐酸化性絶縁物膜を形成する工程
と、前記半導体基板上全面にリンガラス層を形成
する工程と、前記リンガラス層に開孔部を形成す
ることにより前記耐酸化性絶縁物膜を露出する工
程と、熱処理することにより前記リンガラス層の
表面形状を平滑にする工程と、前記露出する耐酸
化性絶縁物膜を除去する工程とを備えたことを特
徴とする半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10108378A JPS5527659A (en) | 1978-08-18 | 1978-08-18 | Method of manufacturing semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10108378A JPS5527659A (en) | 1978-08-18 | 1978-08-18 | Method of manufacturing semiconductor device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5527659A JPS5527659A (en) | 1980-02-27 |
| JPS6115579B2 true JPS6115579B2 (ja) | 1986-04-24 |
Family
ID=14291195
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10108378A Granted JPS5527659A (en) | 1978-08-18 | 1978-08-18 | Method of manufacturing semiconductor device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5527659A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH03504895A (ja) * | 1989-02-17 | 1991-10-24 | ベル、ヘリカプタ、テクストロン、インコーパレイティド | うず電流検出器を使用して材料を検査する方法及び保護裏当てにより未硬化の複合品シートの表面を保護する方法 |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4499653A (en) * | 1983-11-03 | 1985-02-19 | Westinghouse Electric Corp. | Small dimension field effect transistor using phosphorous doped silicon glass reflow process |
| JPH063798B2 (ja) * | 1985-02-06 | 1994-01-12 | 日本電気株式会社 | 半導体装置の製造方法 |
-
1978
- 1978-08-18 JP JP10108378A patent/JPS5527659A/ja active Granted
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH03504895A (ja) * | 1989-02-17 | 1991-10-24 | ベル、ヘリカプタ、テクストロン、インコーパレイティド | うず電流検出器を使用して材料を検査する方法及び保護裏当てにより未硬化の複合品シートの表面を保護する方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5527659A (en) | 1980-02-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4545114A (en) | Method of producing semiconductor device | |
| JPH05102427A (ja) | 半導体記憶素子の製造方法 | |
| US4408387A (en) | Method for producing a bipolar transistor utilizing an oxidized semiconductor masking layer in conjunction with an anti-oxidation mask | |
| JPH03129818A (ja) | 半導体装置の製造方法 | |
| JPS6115579B2 (ja) | ||
| JPS5912020B2 (ja) | 半導体装置の製造方法 | |
| JP2707536B2 (ja) | 半導体装置の製造方法 | |
| JPS60236247A (ja) | 半導体装置の製造方法 | |
| JPS6134255B2 (ja) | ||
| JPS61251165A (ja) | Ｂｉ−ＭＩＳ集積回路の製造方法 | |
| JP2674964B2 (ja) | 半導体装置の製造方法 | |
| JPS6128231B2 (ja) | ||
| JPS6118348B2 (ja) | ||
| JPS59220968A (ja) | 半導体装置の製造方法 | |
| JP2594697B2 (ja) | 半導体装置の製造方法 | |
| JPS60258965A (ja) | 半導体装置の製造方法 | |
| JPS6188543A (ja) | 半導体装置の製造方法 | |
| JPS6077460A (ja) | 半導体装置の製造方法 | |
| JPS6081863A (ja) | 半導体装置の製造方法 | |
| JPS62131538A (ja) | 半導体装置の製造方法 | |
| JPH0117256B2 (ja) | ||
| JPS6288335A (ja) | 半導体装置における素子間分離方法 | |
| JPS6021539A (ja) | 半導体装置の製造方法 | |
| JPH03160726A (ja) | 半導体装置の製造方法 | |
| JPS59211244A (ja) | 半導体装置の製造方法 |