JPS60236247A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法

Info

Publication number
JPS60236247A
JPS60236247A JP9318484A JP9318484A JPS60236247A JP S60236247 A JPS60236247 A JP S60236247A JP 9318484 A JP9318484 A JP 9318484A JP 9318484 A JP9318484 A JP 9318484A JP S60236247 A JPS60236247 A JP S60236247A
Authority
JP
Japan
Prior art keywords
film
substrate
oxide film
oxidation
thermal oxide
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP9318484A
Other languages
English (en)
Other versions
JPH0312776B2 (ja
Inventor
Takayoshi Higuchi
樋口　孝義
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP9318484A priority Critical patent/JPS60236247A/ja
Priority to US06/680,909 priority patent/US4570325A/en
Priority to EP84115477A priority patent/EP0146895B1/en
Priority to DE8484115477T priority patent/DE3485880T2/de
Publication of JPS60236247A publication Critical patent/JPS60236247A/ja
Publication of JPH0312776B2 publication Critical patent/JPH0312776B2/ja
Granted legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
    • H01L21/76237—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials introducing impurities in trench side or bottom walls, e.g. for forming channel stoppers or alter isolation behavior
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0332—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their composition, e.g. multilayer masks, materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0337—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0338—Process specially adapted to improve the resolution of the mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76202—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO
    • H01L21/76213—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO introducing electrical inactive or active impurities in the local oxidation region, e.g. to alter LOCOS oxide growth characteristics or for additional isolation purpose
    • H01L21/76216—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO introducing electrical inactive or active impurities in the local oxidation region, e.g. to alter LOCOS oxide growth characteristics or for additional isolation purpose introducing electrical active impurities in the local oxidation region for the sole purpose of creating channel stoppers

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔発明の技術分野〕 本発明は半導体装置の製造方法に関し、特に素子分離技
術の改良に係る。
〔発明の技術的背景とその問題点〕
半導体装置の素子分離技術としては選択酸化法が一般的
に用いられているが、バーズビークによる寸法変換差が
大きく、ホワイトリボンの発生が素子特性を劣化させる
原因となる、基板主面の平坦化が困難である等の欠点が
ある。
そこで、第１図（ａ）〜（ｆ）に示すような埋込み型の
素子分離技術が注目されている。
まず、表面の結晶方位（１００）のＰ−型シリコン基板
１上に膜厚的ｉ　ｏｏｏ人の第１の熱酸化ｌｌ１２を形
成する。次に、素子領域予定部上にホトレジストパター
ン３を形成した後、これをマスクとしてフィールド反転
防止用の不純物、例えば”’　Ｂ”　を加速エネルギー
１２０ｋｅＶ、ドーズ量３×１０１３ＣＩ１１′２の条
件でイオン注入し、ボロンドープＨ４を形成する（第１
図＜ａ）図示）。次いで、前記ホトレジストパターン３
をマスクとして前記第１の熱酸化Ｉ！２の一部をエツチ
ングする。
つづいて、前記ホトレジストパターン３を除去した後、
熱処理により前記ボロンドープ層４のボロンを拡散さゼ
、フィールド反転防止層となるＰ型不純物領域５を形成
する（同図１）図示）。つづいて、残存した第１の熱酸
化１１１２をマスクとして基板１を６０００人程度エソ
チングして溝６を形成し、その周囲にＰ型フィールド反
転防止層７を形成する。つづいて、残存している第１の
熱酸化膜２を除去する（同図（Ｃ）図示）。
次いで、溝６の内部を含む基板１表面に膜厚約５００人
の第２の熱酸化膜８を形成した後、全面に膜厚６０００
人のＣＶＤＩＩ！化躾９を堆積する（同図（ｄ）図示）
。つづいて、全面にホトレジストを塗布した後、反応性
イオンエツチングによりホトレジストをエツチングし、
基板１の溝７の形状に対応する。前記ＣＶＤ酸化膜９の
凹部にのみホトレジスト１０を残存させる（同図（ｅ）
図示）。つづいて、反応性イオンエツチングを用いて残
存したホトレジスト１０、ＣＶＤ酸化１１９及び第２の
熱酸化膜８を同時に基板１が露出するまでエツチングし
、基板１の溝の内部にＣＶＤ酸化ｌ！９を埋設して素子
分離領域を形成する（同図（ｆ）図示ン。
以下、ＣＶＤ酸化ｌＩ９に囲まれた素子領域に通常の工
程に従に例えばＭＯ８半導体装置を形成する。
しかし、上述した従来の素子分離技術には以下のような
欠点がある。
すなわち、第１図（ａ）の工程でホトレジストパターン
３をマスクとしてボロンをイオン注入してボロンドープ
層４を形成し、同図（ｂ）の工程で熱処理によりボロン
ドープ層４のボロンを拡散させてフィールド反転防止層
となるＰ型不純物領域５を形成した後、同図（Ｃ）の工
程で基板１をエツチングして溝６を形成し、その周囲に
Ｐ型フィールド反転防止層７を形成すると、基板１の１
面近傍ではボロンの拡散が十分でないため、基板１より
高濃度のフィールド反転防止層が形成されないことにな
る。この結果、同図（ｆ）までの工程で溝の内部にＣＶ
Ｄ酸化１１９を埋設して素子分離領域を形成した後、素
子領域に例えばＭＯＳトランジスタのＮ＋型ソース、ド
レイン領域を形成した場合、フィールドエツジ（第１図
（ｆ）中破線で表示）では接合リーク電流が発生し易く
なり、デバイスの電気的特性を劣化させるという問題が
あった。
このように基板１の主面近傍にフィールド反転防止層が
形成されないことを防止するために、第１図（ａ）に対
応する工程では浅いイオン注入を行ない、同図（Ｃ）に
対応する工程で基板１をエツチングしてｉｌ！！６を形
成した後、再びボロンをイオン注入するという方法を採
用することにより基板１の主面近傍にもフィールド反転
防止層が形成されるようにすることも行なわれている。
しかし、この方法ではイオン注入工程と熱処理工程とが
一回づつ追加され、工程的に！！！雑となる。
（発明の目的） 本発明は上記欠点を解消するためになされたものであり
、簡便な工程で埋込み型の素子分離領域の周縁部にもフ
ィールド反転防止層を形成することができ、接合リーク
電流を有効に防止できるとともに微細な素子分離領域を
形成し得る半導体装置の製造方法を提供しようとするも
のである。
〔発明の概要〕
本発明の半導体装置の製造方法は、−導電型の半導体基
板上に耐酸化性膜（例えば窒化シリコンＩＩ）及び被酸
化性膜（例えば多結晶シリコン膜）を順次Ｈ１積する工
程と、舶記？！！酸化性膜の一部を選択的にエツチング
する工程と、残存した被酸化性膜をマスクとして基板と
同導電型の不純物をイオン注入する工程と、熱酸化を行
ない前記被酸化性膜を酸化膜に変換して体積を膨張させ
るとともに不純物を拡散させる工程と、該酸化膜をマス
クとして前記耐酸化性膜をエツチングし、更に基板をエ
ツチングして溝を形成する工程と、該溝の内部に素子分
離用の絶縁膜を埋設する工程とを具備したことを特徴と
するものである。
このような方法によれば、フィールド反転防止用のイオ
ン注入のマスクとなる被酸化性膜を熱酸化により酸化膜
に変換してその体積を膨張させ、この酸化膜を基板のエ
ツチングの際のマスクとするため、フィールドエツジに
もフィールド反転防止層を確実に形成することができる
。したがって、フィールドエツジにＰＮ接合が形成され
ても接合リーク電流を低減することができる。また、被
酸化性膜を酸化膜に変換して体積を膨張させたことによ
りレジスト寸法より微細な素子分離領域を形成すること
ができる。
（発明の実施例） 以下、本発明の実施例を第２図（ａ）へ−（ｈ）を参照
して説明する。
まず、表面の結晶方位＜１００）のＰ−望シリコン基板
１１の表面に膜厚約５００人の第１の熱酸化ｌＩ！１２
を形成する。次に、膜厚約５００人の窒化シリコン膜（
耐酸化性膜）１３及び膜厚約２０００人の多結晶シリコ
ンｌｌ（被酸化性膜）１４を順次堆積する（第２図（ａ
）図示）。つづいて、素子領域予定部上に最終的な素子
分離幅よりも幅の広い開口部を有するホトレジスｉ・パ
ターン１５を形成した後、これをマスクとして反応性イ
オンエツチングにより前記多結晶シリコン膜１４をエツ
チングする。つづいて、ホトレジストパターン１５をマ
スクとしてフィールド反転防止用の不純物例えば１１３
＋を加速エネルギー１００ｋｅ■、ドーズ１３Ｘ１０’
　３ａｓ４の条件でイオン注入してボロンドープ層１６
を形成する（同図（ｂ）図示）。つづいて、前記ホトレ
ジストパターン１５を除去した後、燃焼酸化雰囲気中で
熱酸化を行ない前記多結晶シリコンｌｌ１１４を第２の
熱酸化膜１７に変換してその体積を膨張させる。これと
同時にボロンドープ＠１６のボロンが拡散してフィール
ド反転防止層となるＰ型不純物領域１８が形成される（
同図（Ｃ）図示）。
次いて、前記第２の熱酸化膜１７をマスクとして前記窒
化シリコン膜１３及び第１の熱酸化膜１２を順次エツチ
ングし、更に基板１１を約６０００大程度エツチングし
て溝１９を形成し、その周囲にＰ型フィールド反転防止
層２０を形成する（同１１ｆｆｉ（ｄ）図示）。つづい
て、第２の熱酸化膜１７、窒化シリコン１１１１３及び
第１の熱酸化膜１２を順次エツチング除去する（同図（
ｅ）図示）。
次いで、溝１９の内面を含む基板１１の表面に膜厚約５
００人の第３の熱酸化１１２１を形成する。
つづいて、全面に膜厚約６０００人のＣＶＤＭ化膜２２
を堆積する（同図（ｆ）図示）。つづいて、全面にホト
レジストを塗布した後、反応性イオンエツチングにより
このホトレジストパターンをエツチングし、溝１９の形
状に対応するＣＶＤＩ化１１ａ２２の凹部にホトレジス
ト２３を残存させる（同図（１図示）。つづいて、反応
性イオンエツチングにより残存したホトレジスト２３、
ＣＶＤ酸化膜２２及び第３の熱酸化膜２１を同時に基板
１１が露出するまでエツチングし、溝の内部に第３の熱
酸化膜２１を介してＣＶＤ酸化ｉ！２２を埋設して素子
分離領域を形成する（同図（ｈ）図示）。
以下、ＣＶＤ酸化膜２２に囲まれた素子領域に通常の工
程に従い例えばＭ　ＯＳ半導体装置を形成する。
しかして上記方法によれば、第２図（ｂ）の工程で最終
的な素子分離幅よりも幅の広い開口部を有する被酸化性
膜（多結晶シリコン１１１１４）をマスクとしてフィー
ルド反転防止用のボロンをイオン注入した後、同図（Ｃ
）の工程で多結晶シリコン膜１４を熱酸化して第２の熱
醸化膜１７とし、その体積を膨張させることによりその
開口部を最終的な素子分離幅と同一にするとともにボロ
ンを拡散させてフィールド反転防止層となるＰ型不純物
ａｉｌｉ域１８を形成するので、同図（ｄ）の工程で第
２の熱酸化ｌ１１７をマスクとして基板１１をエツチン
グして溝１９を形成すると、最終的にフィールドエツジ
となる基板１１主面にも確実にフィールド反転防止層２
０が形成される。この結果、同図（ｅ）〜（ｈ）の工程
で溝１９の内部に第３の熱酸化膜２１を介してＣＶＤ酸
化膜２２を１設して素子分離領域を形成した後、ＣＶＤ
酸化膜２２に囲まれた素子領域に例えばＭＯＳ　ｌ−ラ
ンジスタのＮ＋型ソース、ドレイン領域が形成されても
比較的高濃度のＰ型フィールド反転防止１ｍ２０とのＰ
Ｎ接合となるので接合リーク電流を低減することができ
る。
なお、上記実施例では耐酸化性膜である窒化シリコンＩ
！１３を堆積する前に基板１１表面に第１の熱酸化膜１
２を形成しているが、第１の熱酸化ｍ１２を形成しなく
てもよい。ただし、窒化シリコン１１１３の下に熱酸化
膜を形成していない場合、第３図（Ｃ）の工程における
多結晶シリコン膜１４の熱波化時に基板１１表面にホワ
イトリボンが発生して素子特性を劣化させるおそれがあ
るので、窒化シリコン膜１３の下に熱醇化膜を形成する
ことが望ましい。
また、上記実施例では第２図（ｆ）の工程でＣＶＤ酸化
１１２２を堆積する前に満１９の内部を含む基板１１表
面に第３の熱酸化膜２１を形成しているが、第３の熱醸
化膜２１は形成しなくてもよい。ただし、第３の熱酸化
膜を形成しない場合、基板１１に膜質の劣るＣＶＤ１ｉ
ｌ（ＵＮ！Ｉ２２が直接接触することになり素子特性を
劣化させるおそれがあるので、第３の熱酸化膜２１を形
成することが望ましい。
（発明の効果） 以上詳述した如く本発明の半導体装置の製造方法によれ
ば、埋込み型の素子分離領域の周縁部に確実にフィール
ド反転防止層を形成することができ、接合リーク電流を
低減できる等顕著な効果を奏するものである。
【図面の簡単な説明】
第１図（ａ）〜（ｆ＞は従来の素子分離技術を工程順に
示す断面図、第２図（ａ）〜（ｈ）は本発明の実施例に
おける素子分離技術を工程順に示す断面図である。 １１・・・Ｐ−型シリコン基板、１２・・・第１の熱酸
化膜、１３・・・窒化シリコン膜、１４・・・多結晶シ
リコン躾、１５・・・ホトレジストパターン、１６・・
・ボロンドープ層、１７・・・第２の熱酸化膜、１８・
・・Ｐ型不純物領域、１９・・・溝、２０・・・Ｐ型フ
ィールド反転防止層、２１・・・第３の熱酸化膜、２２
・・・ＣｖＤＩＧ化膿、２３・・・ホトレジスト。 出願人代理人　弁理士　鈴江武彦 第１図 １１Ｂ″　゛ 第１図 第２図 第２図 第２図

Claims (1)

  1. 【特許請求の範囲】 （１）−導電型の半導体基板上に耐酸化性膜及び被酸化
    性膜を順次堆積する工程と、前記被酸化性膜の一部を選
    択的にエツチングする工程と、残存した被酸化性膜をマ
    スクとして基板と同導電型の不純物をイオン注入する工
    程と、熱酸化を行ない前記被酸化性膜を酸化膜に変換し
    て体積を膨張させるとともに不純物を拡散させる工程と
    、該酸化膜をマスクとして前記耐酸化性膜をエツチング
    し、更に基板をエツチングして溝を形成する工程と、該
    溝の内部に素子分離用の絶縁膜を埋設する工程とを具備
    したことを特徴とする半導体装置の製造方法。 （２１耐酸化性膜として窒化シリコン躾を、被酸化性膜
    として多結晶シリコン膜をそれぞれ用いる特許請求の範
    囲第７項記載の半導体装置の製造方法。 （３）耐酸化性膜及び被酸化性膜を低温ＣＶＤ法により
    堆積する特許請求の範囲第１項又は第２項記載の半導体
    装置の製造方法。 （４）　半導体基板上に耐酸化性膜を堆積する前に、基
    板上に熱酸化膜を形成する特許請求の範囲第１項記載の
    半導体装置の製造方法。 （５）半導体基板に形成された溝の内部に素子分離用の
    絶縁膜を、埋設する前に溝の内部を含む基板表面に熱酸
    化膜を形成する特許請求の範囲第１項記載の半導体装置
    の製造方法。
JP9318484A 1983-12-16 1984-05-10 半導体装置の製造方法 Granted JPS60236247A (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP9318484A JPS60236247A (ja) 1984-05-10 1984-05-10 半導体装置の製造方法
US06/680,909 US4570325A (en) 1983-12-16 1984-12-12 Manufacturing a field oxide region for a semiconductor device
EP84115477A EP0146895B1 (en) 1983-12-16 1984-12-14 Method of manufacturing semiconductor device
DE8484115477T DE3485880T2 (de) 1983-12-16 1984-12-14 Verfahren zur herstellung von halbleiteranordnungen.

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP9318484A JPS60236247A (ja) 1984-05-10 1984-05-10 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JPS60236247A true JPS60236247A (ja) 1985-11-25
JPH0312776B2 JPH0312776B2 (ja) 1991-02-21

Family

ID=14075487

Family Applications (1)

Application Number Title Priority Date Filing Date
JP9318484A Granted JPS60236247A (ja) 1983-12-16 1984-05-10 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JPS60236247A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100355870B1 (ko) * 1999-06-02 2002-10-12 아남반도체 주식회사 반도체 소자 분리를 위한 얕은 트렌치 제조 방법

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8443958B2 (en) 1996-05-13 2013-05-21 Cummins-Allison Corp. Apparatus, system and method for coin exchange
US8701857B2 (en) 2000-02-11 2014-04-22 Cummins-Allison Corp. System and method for processing currency bills and tickets

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100355870B1 (ko) * 1999-06-02 2002-10-12 아남반도체 주식회사 반도체 소자 분리를 위한 얕은 트렌치 제조 방법

Also Published As

Publication number Publication date
JPH0312776B2 (ja) 1991-02-21

Similar Documents

Publication Publication Date Title
US4570325A (en) Manufacturing a field oxide region for a semiconductor device
JPH0697665B2 (ja) 集積回路構成体の製造方法
JP2802600B2 (ja) 半導体装置の製造方法
JPH0815182B2 (ja) 半導体装置の素子分離方法
JPS61141151A (ja) Ｃｍｏｓ回路の能動領域間を分離する絶縁層の形成方法と製造方法
JPS60236247A (ja) 半導体装置の製造方法
JP2788889B2 (ja) 半導体装置における分離形成方法
JP2838692B2 (ja) 半導体素子のウェル形成方法
JP2838693B2 (ja) 半導体素子の製造方法
KR910008978B1 (ko) 반도체 장치의 제조방법
JPS59937A (ja) 半導体装置の製造方法
JP3446378B2 (ja) 絶縁ゲート型電界効果トランジスタの製造方法
JPS61156883A (ja) 半導体装置の製造方法
KR0124642B1 (ko) 반도체 소자의 제조방법
KR960006434B1 (ko) 트렌치 아이솔레이션 방법
JPS6115579B2 (ja)
KR100268931B1 (ko) 반도체 소자 및 그의 제조 방법
JPH0479336A (ja) 半導体装置の製造方法
KR100337073B1 (ko) 반도체소자간의격리방법
JPS597228B2 (ja) ゼツエンゲ−トハンドウタイソウチノ セイゾウホウホウ
JPH0226034A (ja) 半導体装置の製造方法
JPH06132301A (ja) 半導体装置の製造方法
JPH10135451A (ja) 漏れ電流減少領域を備える半導体素子の製造方法
JPH0399434A (ja) 半導体装置の製造方法
JPS6074681A (ja) 半導体装置の製造方法