JP2802600B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JP2802600B2 JP2802600B2 JP7154961A JP15496195A JP2802600B2 JP 2802600 B2 JP2802600 B2 JP 2802600B2 JP 7154961 A JP7154961 A JP 7154961A JP 15496195 A JP15496195 A JP 15496195A JP 2802600 B2 JP2802600 B2 JP 2802600B2
- Authority
- JP
- Japan
- Prior art keywords
- oxide film
- trench
- layer
- silicon substrate
- crystal silicon
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000000034 method Methods 0.000 title claims description 27
- 239000004065 semiconductor Substances 0.000 title description 14
- 238000004519 manufacturing process Methods 0.000 title description 13
- 239000000758 substrate Substances 0.000 claims description 66
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 29
- 229910052710 silicon Inorganic materials 0.000 claims description 29
- 239000010703 silicon Substances 0.000 claims description 29
- 238000002955 isolation Methods 0.000 claims description 13
- 230000003647 oxidation Effects 0.000 claims description 10
- 238000007254 oxidation reaction Methods 0.000 claims description 10
- 238000005468 ion implantation Methods 0.000 claims description 9
- 238000009792 diffusion process Methods 0.000 claims description 7
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 7
- 230000015572 biosynthetic process Effects 0.000 claims description 5
- 239000003963 antioxidant agent Substances 0.000 claims description 4
- 230000003078 antioxidant effect Effects 0.000 claims description 4
- 229910021417 amorphous silicon Inorganic materials 0.000 claims description 3
- 238000010438 heat treatment Methods 0.000 claims description 2
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 52
- 150000004767 nitrides Chemical class 0.000 description 24
- 150000002500 ions Chemical class 0.000 description 16
- 239000007789 gas Substances 0.000 description 13
- 238000001312 dry etching Methods 0.000 description 12
- 238000009413 insulation Methods 0.000 description 6
- 230000001590 oxidative effect Effects 0.000 description 6
- 238000005229 chemical vapour deposition Methods 0.000 description 5
- 238000005530 etching Methods 0.000 description 5
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 5
- 239000000126 substance Substances 0.000 description 5
- NBIIXXVUZAFLBC-UHFFFAOYSA-N Phosphoric acid Chemical compound OP(O)(O)=O NBIIXXVUZAFLBC-UHFFFAOYSA-N 0.000 description 4
- 229910052796 boron Inorganic materials 0.000 description 4
- -1 boron ions Chemical class 0.000 description 4
- 238000000206 photolithography Methods 0.000 description 4
- 239000012535 impurity Substances 0.000 description 3
- 230000003071 parasitic effect Effects 0.000 description 3
- WQGWDDDVZFFDIG-UHFFFAOYSA-N pyrogallol Chemical compound OC1=CC=CC(O)=C1O WQGWDDDVZFFDIG-UHFFFAOYSA-N 0.000 description 3
- 241000293849 Cordylanthus Species 0.000 description 2
- 230000001133 acceleration Effects 0.000 description 2
- 239000002253 acid Substances 0.000 description 2
- 229910000147 aluminium phosphate Inorganic materials 0.000 description 2
- 230000007423 decrease Effects 0.000 description 2
- 230000010354 integration Effects 0.000 description 2
- 101100269850 Caenorhabditis elegans mask-1 gene Proteins 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000000994 depressogenic effect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000002161 passivation Methods 0.000 description 1
- 238000005204 segregation Methods 0.000 description 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Chemical compound O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/76202—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO
- H01L21/76213—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO introducing electrical inactive or active impurities in the local oxidation region, e.g. to alter LOCOS oxide growth characteristics or for additional isolation purpose
- H01L21/76216—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO introducing electrical inactive or active impurities in the local oxidation region, e.g. to alter LOCOS oxide growth characteristics or for additional isolation purpose introducing electrical active impurities in the local oxidation region for the sole purpose of creating channel stoppers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
- H01L21/76227—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials the dielectric materials being obtained by full chemical transformation of non-dielectric materials, such as polycristalline silicon, metals
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
- H01L21/76237—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials introducing impurities in trench side or bottom walls, e.g. for forming channel stoppers or alter isolation behavior
Description
【０００１】
【産業上の利用分野】本発明は、半導体装置のフィール
ド領域を形成する方法に関するものであり、特に、単結
晶シリコン基板のフィールド領域にトレンチ（trench）
を形成し、そのトレンチに酸化防止層およびシリコン層
を形成してそのシリコン層を酸化し、フィールド酸化膜
に変化させて、そのトレンチ下部の単結晶シリコン基板
からのチャネルストップイオンの再分布を最小化し、単
結晶シリコン基板のストレスを抑制してフィールド領域
の絶縁特性を向上させる半導体装置の製造方法に関する
ものである。
ド領域を形成する方法に関するものであり、特に、単結
晶シリコン基板のフィールド領域にトレンチ（trench）
を形成し、そのトレンチに酸化防止層およびシリコン層
を形成してそのシリコン層を酸化し、フィールド酸化膜
に変化させて、そのトレンチ下部の単結晶シリコン基板
からのチャネルストップイオンの再分布を最小化し、単
結晶シリコン基板のストレスを抑制してフィールド領域
の絶縁特性を向上させる半導体装置の製造方法に関する
ものである。
【０００２】
【従来の技術】一般に、集積回路においては、シリコン
基板の活性領域を絶縁させる方法として、シリコン基板
のフィールド領域上にフィールド酸化膜を形成するＬＯ
ＣＯＳ（local oxidation of silicon）方式が利用され
ている。そして、そのＬＯＣＯＳ方式は、単結晶シリコ
ン基板の表面上にパッド（pad ）酸化膜を形成し、単結
晶シリコン基板の活性領域のパッド酸化膜上にのみ窒化
膜を形成した後、その窒化膜をマスクに利用し、酸化性
雰囲気下で単結晶シリコン基板を熱処理し、単結晶シリ
コン基板のフィールド領域上にフィールド酸化膜を選択
的に形成するものである。また、そのＬＯＣＯＳ方式を
適用した集積回路においては、Ｐ型単結晶シリコン基板
上に形成されたｎ+ 拡散層の活性領域間にフィールドト
ランジスタのＮ−フィールドトランジスタが寄生的に発
生する。すなわち、ＬＯＣＯＳ方式を適用した集積回路
においては、まず、Ｐ型単結晶シリコン基板表面上にパ
ッド酸化膜および窒化膜を順次形成し、その単結晶シリ
コン基板のｎ+ 拡散層のパッド酸化膜上にのみ窒化膜を
残した後、その窒化膜をマスクに利用してｐ型不純物の
ボロンイオンをチャネルストップドーピング（channel
stop doping ）用イオンとして単結晶シリコン基板のフ
ィールド領域にイオン注入し、酸化性雰囲気下で単結晶
シリコン基板を熱処理し、単結晶シリコン基板のフィー
ルド領域にフィールド酸化膜を選択的に形成する自己整
合ドーピング（self align doping ）法を施すことによ
り寄生的なＮ−フィールドトランジスタがイオン注入さ
れたチャネルストップ領域であるｎ+ 拡散層間に発生す
る。しかし、フィールド酸化膜が形成される間に、単結
晶シリコン基板に注入されたボロンのイオンがフィール
ド酸化膜内部に移動する偏析（segregation ）現象が発
生するので、フィールド酸化膜の形成が完了した後は、
フィールド酸化膜と単結晶シリコン基板間の界面でボロ
ンイオンの濃度が減少し、寄生フィールドトランジスタ
のしきい電圧が減少してしまう。さらに、ＬＯＣＯＳ方
式を適用した集積回路においては、フィールド領域と活
性領域間の境界領域でフィールド酸化膜のバーズビーク
（bird's beak ）現象が発生し、そのフィールド酸化膜
のバーズビークが活性領域に浸入し、実質的な活性領域
が減少する。また、フィールド酸化膜が形成される間、
チャネルストップイオンの側面拡散（lateral diffusio
n ）により実質的な活性領域が減少し、活性領域の活性
層との接合容量（junction capacitance）が増加し、接
合漏洩電流（junction leakage current）が増加して、
半導体装置の高集積化を図ることが難しくなる。
基板の活性領域を絶縁させる方法として、シリコン基板
のフィールド領域上にフィールド酸化膜を形成するＬＯ
ＣＯＳ（local oxidation of silicon）方式が利用され
ている。そして、そのＬＯＣＯＳ方式は、単結晶シリコ
ン基板の表面上にパッド（pad ）酸化膜を形成し、単結
晶シリコン基板の活性領域のパッド酸化膜上にのみ窒化
膜を形成した後、その窒化膜をマスクに利用し、酸化性
雰囲気下で単結晶シリコン基板を熱処理し、単結晶シリ
コン基板のフィールド領域上にフィールド酸化膜を選択
的に形成するものである。また、そのＬＯＣＯＳ方式を
適用した集積回路においては、Ｐ型単結晶シリコン基板
上に形成されたｎ+ 拡散層の活性領域間にフィールドト
ランジスタのＮ−フィールドトランジスタが寄生的に発
生する。すなわち、ＬＯＣＯＳ方式を適用した集積回路
においては、まず、Ｐ型単結晶シリコン基板表面上にパ
ッド酸化膜および窒化膜を順次形成し、その単結晶シリ
コン基板のｎ+ 拡散層のパッド酸化膜上にのみ窒化膜を
残した後、その窒化膜をマスクに利用してｐ型不純物の
ボロンイオンをチャネルストップドーピング（channel
stop doping ）用イオンとして単結晶シリコン基板のフ
ィールド領域にイオン注入し、酸化性雰囲気下で単結晶
シリコン基板を熱処理し、単結晶シリコン基板のフィー
ルド領域にフィールド酸化膜を選択的に形成する自己整
合ドーピング（self align doping ）法を施すことによ
り寄生的なＮ−フィールドトランジスタがイオン注入さ
れたチャネルストップ領域であるｎ+ 拡散層間に発生す
る。しかし、フィールド酸化膜が形成される間に、単結
晶シリコン基板に注入されたボロンのイオンがフィール
ド酸化膜内部に移動する偏析（segregation ）現象が発
生するので、フィールド酸化膜の形成が完了した後は、
フィールド酸化膜と単結晶シリコン基板間の界面でボロ
ンイオンの濃度が減少し、寄生フィールドトランジスタ
のしきい電圧が減少してしまう。さらに、ＬＯＣＯＳ方
式を適用した集積回路においては、フィールド領域と活
性領域間の境界領域でフィールド酸化膜のバーズビーク
（bird's beak ）現象が発生し、そのフィールド酸化膜
のバーズビークが活性領域に浸入し、実質的な活性領域
が減少する。また、フィールド酸化膜が形成される間、
チャネルストップイオンの側面拡散（lateral diffusio
n ）により実質的な活性領域が減少し、活性領域の活性
層との接合容量（junction capacitance）が増加し、接
合漏洩電流（junction leakage current）が増加して、
半導体装置の高集積化を図ることが難しくなる。
【０００３】さらに、フィールド酸化膜の厚さが隔離領
域パターンの大きさに依存し、隔離領域パターンの小さ
いフィールド酸化膜と、隔離領域パターンの大きいフィ
ールド酸化膜とが同様な酸化条件で形成されても、隔離
領域パターンの小さいフィールド酸化膜の厚さは、隔離
領域パターンの大きい酸化膜の厚さよりも小さくなる。
これは、ストレスが隔離領域パターンの縁（edge）に集
中するためである。したがって、フィールドイオン注入
法において、フィールド酸化膜の厚さの大きい領域より
もフィールド酸化膜の厚さの小さい領域の方が、チャネ
ルストップ用ボロンイオンがシリコン基板表面から深い
位置まで注入されるので、フィールド酸化膜／シリコン
境界面でのチャネルストップイオン濃度の制御が難しく
なり、半導体装置の絶縁特性は不安定になる。
域パターンの大きさに依存し、隔離領域パターンの小さ
いフィールド酸化膜と、隔離領域パターンの大きいフィ
ールド酸化膜とが同様な酸化条件で形成されても、隔離
領域パターンの小さいフィールド酸化膜の厚さは、隔離
領域パターンの大きい酸化膜の厚さよりも小さくなる。
これは、ストレスが隔離領域パターンの縁（edge）に集
中するためである。したがって、フィールドイオン注入
法において、フィールド酸化膜の厚さの大きい領域より
もフィールド酸化膜の厚さの小さい領域の方が、チャネ
ルストップ用ボロンイオンがシリコン基板表面から深い
位置まで注入されるので、フィールド酸化膜／シリコン
境界面でのチャネルストップイオン濃度の制御が難しく
なり、半導体装置の絶縁特性は不安定になる。
【０００４】そこで、半導体装置の高集積化を図るた
め、小さいパターンのフィールド領域の絶縁特性を改善
する新しい方法が提案され、単結晶シリコン基板のフィ
ールド領域にトレンチを形成し、フィールドトランジス
タの有効なチャネルの長さを増加させて、隔離領域の絶
縁特性を改善するトレンチ絶縁（isolation ）方法が開
示されている。そのトレンチ絶縁方法は、単結晶シリコ
ン基板のフィールド領域を異方性ドライエッチングによ
りそのフィールド領域にトレンチを形成し、そのトレン
チに多結晶シリコン層を埋めて、その多結晶シリコン層
を酸化させるか、または酸化による基板のストレスを減
らすためそのトレンチの表面に絶縁層を蒸着した後、多
結晶シリコン層を埋めてその多結晶シリコン層を酸化さ
せる方法である。すなわち、従来のトレンチ絶縁方法に
おいては、図３（Ａ）に示したように、まず、単結晶シ
リコン基板１表面上に酸化膜を形成し、通常の写真製版
により活性領域の酸化膜を残してフィールド領域上の酸
化膜を除去し、単結晶シリコン基板１の表面を露出させ
る。次いで、その活性領域に残っている酸化膜をマスク
に利用して、その単結晶シリコン基板１を所定の長さだ
け異方性ドライエッチングし、その単結晶シリコン基板
１のフィールド領域にパターンの大きさの異なる２つの
トレンチ２，２′を形成した後、酸化膜を除去する。そ
の後、図３（Ｂ）に示したように、単結晶シリコン基板
１表面上に化学蒸着法を利用してパッド酸化膜３および
窒化膜４を順次蒸着し、通常の写真製版を行なって窒化
膜４を活性領域のパッド酸化膜３上のみに残す。次い
で、化学気相蒸着法により酸化膜５を小さいパターンの
トレンチ２′内に埋められる厚さで窒化膜４およびパッ
ド酸化膜３上に蒸着する。この場合、大きいパターンの
トレンチ２上の酸化膜５表面には窪み部が形成され、小
さいパターンのトレンチ２′上の酸化膜５表面は平坦化
される。その後、通常の写真製版により、大きいパター
ンのトレンチ２上の酸化膜５の窪み上に感光膜６を形成
する。次いで、図３（Ｃ）に示したように、その感光膜
６をマスクに利用して窒化膜４の表面が露出されるまで
酸化膜５をエッチングする。このとき、小さいパターン
のトレンチ２′内には酸化膜５が完全に埋められるが、
大きいパターンのトレンチ２内には酸化膜５が部分的に
埋められる。その後、図３（Ｄ）に示したように、前記
窒化膜４および酸化膜５の表面上に、化学蒸着法を利用
して酸化膜７を蒸着する。このとき、その酸化膜７の表
面上に屈曲部（Cusp）８が形成されるので、その屈曲部
８を平坦にさせるため、酸化膜７上に感光膜９をコーテ
ィングする。次いで、図３（Ｅ）に示したように、それ
ら感光膜９および酸化膜７をエッチングにより除去した
後、活性領域の窒化膜４を除去し、単結晶シリコン基板
１の表面が露出されるまでパッド酸化膜３をエッチング
し、酸化膜５，７をそれぞれエッチングする。したがっ
て、単結晶シリコン基板１の活性領域およびフィールド
領域が実質的に平坦化される。
め、小さいパターンのフィールド領域の絶縁特性を改善
する新しい方法が提案され、単結晶シリコン基板のフィ
ールド領域にトレンチを形成し、フィールドトランジス
タの有効なチャネルの長さを増加させて、隔離領域の絶
縁特性を改善するトレンチ絶縁（isolation ）方法が開
示されている。そのトレンチ絶縁方法は、単結晶シリコ
ン基板のフィールド領域を異方性ドライエッチングによ
りそのフィールド領域にトレンチを形成し、そのトレン
チに多結晶シリコン層を埋めて、その多結晶シリコン層
を酸化させるか、または酸化による基板のストレスを減
らすためそのトレンチの表面に絶縁層を蒸着した後、多
結晶シリコン層を埋めてその多結晶シリコン層を酸化さ
せる方法である。すなわち、従来のトレンチ絶縁方法に
おいては、図３（Ａ）に示したように、まず、単結晶シ
リコン基板１表面上に酸化膜を形成し、通常の写真製版
により活性領域の酸化膜を残してフィールド領域上の酸
化膜を除去し、単結晶シリコン基板１の表面を露出させ
る。次いで、その活性領域に残っている酸化膜をマスク
に利用して、その単結晶シリコン基板１を所定の長さだ
け異方性ドライエッチングし、その単結晶シリコン基板
１のフィールド領域にパターンの大きさの異なる２つの
トレンチ２，２′を形成した後、酸化膜を除去する。そ
の後、図３（Ｂ）に示したように、単結晶シリコン基板
１表面上に化学蒸着法を利用してパッド酸化膜３および
窒化膜４を順次蒸着し、通常の写真製版を行なって窒化
膜４を活性領域のパッド酸化膜３上のみに残す。次い
で、化学気相蒸着法により酸化膜５を小さいパターンの
トレンチ２′内に埋められる厚さで窒化膜４およびパッ
ド酸化膜３上に蒸着する。この場合、大きいパターンの
トレンチ２上の酸化膜５表面には窪み部が形成され、小
さいパターンのトレンチ２′上の酸化膜５表面は平坦化
される。その後、通常の写真製版により、大きいパター
ンのトレンチ２上の酸化膜５の窪み上に感光膜６を形成
する。次いで、図３（Ｃ）に示したように、その感光膜
６をマスクに利用して窒化膜４の表面が露出されるまで
酸化膜５をエッチングする。このとき、小さいパターン
のトレンチ２′内には酸化膜５が完全に埋められるが、
大きいパターンのトレンチ２内には酸化膜５が部分的に
埋められる。その後、図３（Ｄ）に示したように、前記
窒化膜４および酸化膜５の表面上に、化学蒸着法を利用
して酸化膜７を蒸着する。このとき、その酸化膜７の表
面上に屈曲部（Cusp）８が形成されるので、その屈曲部
８を平坦にさせるため、酸化膜７上に感光膜９をコーテ
ィングする。次いで、図３（Ｅ）に示したように、それ
ら感光膜９および酸化膜７をエッチングにより除去した
後、活性領域の窒化膜４を除去し、単結晶シリコン基板
１の表面が露出されるまでパッド酸化膜３をエッチング
し、酸化膜５，７をそれぞれエッチングする。したがっ
て、単結晶シリコン基板１の活性領域およびフィールド
領域が実質的に平坦化される。
【０００５】
【発明が解決しようとする課題】しかし、このような従
来のトレンチ絶縁方式の半導体装置の製造方法におい
て、トレンチに埋込まれた化学蒸着による酸化膜は他の
酸化膜に比べて絶縁特性が低下し、単結晶シリコン基板
とフィールド領域間のチャネルストップイオンの再分布
によりそのチャネルストップイオンの空乏層（Depletio
n ）が発生するのでフィールドトランジスタの絶縁特性
が劣化し、小さいトレンチパターンのフィールド領域絶
縁特性が悪くなるという不都合な点があった。
来のトレンチ絶縁方式の半導体装置の製造方法におい
て、トレンチに埋込まれた化学蒸着による酸化膜は他の
酸化膜に比べて絶縁特性が低下し、単結晶シリコン基板
とフィールド領域間のチャネルストップイオンの再分布
によりそのチャネルストップイオンの空乏層（Depletio
n ）が発生するのでフィールドトランジスタの絶縁特性
が劣化し、小さいトレンチパターンのフィールド領域絶
縁特性が悪くなるという不都合な点があった。
【０００６】また、各トレンチの形成により単結晶シリ
コン基板の格子を損傷し、単結晶シリコン層が酸化して
チャネルストップイオンの再分布が発生し、隔離領域パ
ターンの大きさの差によりトレンチの充満（filling ）
が不均一になるという不都合な点があった。
コン基板の格子を損傷し、単結晶シリコン層が酸化して
チャネルストップイオンの再分布が発生し、隔離領域パ
ターンの大きさの差によりトレンチの充満（filling ）
が不均一になるという不都合な点があった。
【０００７】そこで、このような問題点を解決するた
め、本発明者たちは研究を重ねた結果、次のような半導
体装置の製造方法を提供する。
め、本発明者たちは研究を重ねた結果、次のような半導
体装置の製造方法を提供する。
【０００８】
【課題を解決するための手段】本発明の目的は、単結晶
シリコン基板のトレンチ内に酸化防止層を形成した後、
その酸化防止層上にフィールド酸化膜を形成し、前記ト
レンチ下部の単結晶シリコン基板からの不純物の再分布
を防止してその単結晶シリコン基板のストレスを抑制
し、フィールド領域の絶縁特性を向上し得る半導体装置
の製造方法を提供することである。
シリコン基板のトレンチ内に酸化防止層を形成した後、
その酸化防止層上にフィールド酸化膜を形成し、前記ト
レンチ下部の単結晶シリコン基板からの不純物の再分布
を防止してその単結晶シリコン基板のストレスを抑制
し、フィールド領域の絶縁特性を向上し得る半導体装置
の製造方法を提供することである。
【０００９】そして、このような本発明の目的は、基板
上の第１フィールド領域にトレンチを形成する段階と、
該トレンチの底面の基板内に第１イオン注入層を形成す
る段階と、前記基板上に酸化防止層を形成する段階と、
前記基板の第２フィールド領域上に第２イオン注入層を
形成する段階と、前記トレンチ内の所定領域を充填する
ようにシリコン層を形成する段階と、該シリコン層およ
び第２フィールド領域の基板を熱処理して隔離酸化膜を
形成する段階と、を順次行なう半導体装置の製造方法を
提供することにより達成される。
上の第１フィールド領域にトレンチを形成する段階と、
該トレンチの底面の基板内に第１イオン注入層を形成す
る段階と、前記基板上に酸化防止層を形成する段階と、
前記基板の第２フィールド領域上に第２イオン注入層を
形成する段階と、前記トレンチ内の所定領域を充填する
ようにシリコン層を形成する段階と、該シリコン層およ
び第２フィールド領域の基板を熱処理して隔離酸化膜を
形成する段階と、を順次行なう半導体装置の製造方法を
提供することにより達成される。
【００１０】
【実施例】以下、本発明の実施例に対し、図面を用いて
詳細に説明する。
詳細に説明する。
【００１１】本発明による半導体装置の製造方法におい
ては、まず、図１（Ａ）に示したように、単結晶シリコ
ン基板１１表面に、絶縁膜としてたとえば、酸化膜１２
を１０００〜５０００Åの厚さに形成した後、写真製版
によりフィールド領域の単結晶シリコン基板１１上の酸
化膜１２を除去して、その単結晶シリコン基板１１の表
面を露出させる。その後、残りの酸化膜１２をマスクに
利用し、ＣＨＦ3 ＋Ｏ 2 ガスにより化学ドライエッチン
グを、またはＣｌ2 ，ＳＦ6 ガスにより異方性ドライエ
ッチングを行ない、単結晶シリコン基板１１を３０００
〜５０００Åの深さだけ除去し大小２つのパターンのト
レンチ１３，１３′をそれぞれ形成する。次いで、図１
（Ｂ）に示したように、前記酸化膜１２をマスクに利用
し、ピロ（pyro）（Ｈ2 ＋Ｏ2 ）または水蒸気の酸化性
雰囲気下で８００〜９５０℃で単結晶シリコン基板１１
を熱処理し、トレンチ１３，１３′の表面上に１００〜
３５０Åの酸化膜１４を形成する。その後、酸化膜１２
をマスクに利用し、Ｎフィールド領域に対するＢ，ＢＦ
2 のチャネルストップイオンを３０〜８０ｋｅＶの加速
電圧と２−５×１０13／ｃｍ2 のドース（Dose）でイオ
ン注入し、前記酸化膜１４下部の単結晶シリコン基板１
１内にイオン注入層を形成する。次いで、図１（Ｃ）に
示したように、それら酸化膜１２および酸化膜１４を完
全に除去し、単結晶シリコン基板１１表面上に１００〜
３５０Åのパッド酸化膜１５を形成し、そのパッド酸化
膜１５上に７５０〜８５０℃で低圧化学蒸着法（ＬＰＣ
ＶＤ法）を施し、１４００Åの窒化膜１６を酸化防止層
として形成する。その後、前記小さいパターンのトレン
チ１３′内に埋められるように、ＬＰＣＶＤ法を利用
し、非晶質シリコン層または多結晶シリコン層１７を、
その小さいパターンのトレンチ幅の半分よりも大きい厚
さで、５５０〜６５０℃に蒸着する。この場合、その小
さいパターンのトレンチ１３′上のシリコン層１７表面
は平坦になり、大きいパターンのトレンチ１３上のシリ
コン層１７表面には窪み部が生成される。そこで、その
大きいパターンのトレンチ１３上のシリコン層の窪み部
上に感光膜１８を形成する。次いで、図１（Ｄ）に示し
たように、その感光膜１８をマスクに利用し、前記窒化
層１６の表面が露出されるまでＣＨＦ3 ＋Ｏ2 ガスによ
り前記シリコン層１７を化学ドライエッチングし、また
はＣｌ2 ，ＳＦ6 ガスによりそのシリコン層１７を異方
性ドライエッチングし、そのシリコン層１７を平坦化さ
せ、前記感光膜１８を除去する。この場合、感光膜１８
が大きいパターンのトレンチ１３上の定位置から誤差を
有して置かれると、その感光膜１８をマスク１に利用し
ＣＨＦ3 ＋Ｏ2 ガスによりシリコン層１７を化学ドライ
エッチングまたはＣｌ2 ，ＳＦ6 ガスにより異方性ドラ
イエッチングするとき、その大きいパターンのトレンチ
１３上のシリコン層１７が平坦にならず、ストリンガー
（stringer）が生成することがあるが、このような場合
はそのＣＨＦ3 ＋Ｏ2 ガスによる化学ドライエッチング
または異方性ドライエッチングを再び行なえばよい。そ
の後、図１（Ｅ）に示したように、ＣＨＦ3 ＋Ｏ2 ガス
を利用した化学ドライエッチングで平坦化されたシリコ
ン層１７をエッチングしトレンチ１３内のシリコン層１
７をリセス（recess）する。次いで、図１（Ｆ）に示し
たように、そのリセスされたシリコン層１７をピロ（Ｈ
2 ＋Ｏ2 ）または水蒸気の酸化性雰囲気下で熱酸化し、
酸化層１９を形成して注入されたイオンを活性化し、チ
ャネルストップ拡張領域２０を形成する。この場合、リ
セスされたシリコン層１７が酸化されながら膨張した酸
化層１９の表面は活性領域の単結晶シリコン基板１１の
表面まで平坦化される。その後、活性領域の窒化膜１６
をリン酸溶液で除去しまたはＣＦ 4 ，ＳＦ6 ガスにより
異方性ドライエッチングした後、活性領域のパッド酸化
膜１５を除去し、フィールド領域を完成する。
ては、まず、図１（Ａ）に示したように、単結晶シリコ
ン基板１１表面に、絶縁膜としてたとえば、酸化膜１２
を１０００〜５０００Åの厚さに形成した後、写真製版
によりフィールド領域の単結晶シリコン基板１１上の酸
化膜１２を除去して、その単結晶シリコン基板１１の表
面を露出させる。その後、残りの酸化膜１２をマスクに
利用し、ＣＨＦ3 ＋Ｏ 2 ガスにより化学ドライエッチン
グを、またはＣｌ2 ，ＳＦ6 ガスにより異方性ドライエ
ッチングを行ない、単結晶シリコン基板１１を３０００
〜５０００Åの深さだけ除去し大小２つのパターンのト
レンチ１３，１３′をそれぞれ形成する。次いで、図１
（Ｂ）に示したように、前記酸化膜１２をマスクに利用
し、ピロ（pyro）（Ｈ2 ＋Ｏ2 ）または水蒸気の酸化性
雰囲気下で８００〜９５０℃で単結晶シリコン基板１１
を熱処理し、トレンチ１３，１３′の表面上に１００〜
３５０Åの酸化膜１４を形成する。その後、酸化膜１２
をマスクに利用し、Ｎフィールド領域に対するＢ，ＢＦ
2 のチャネルストップイオンを３０〜８０ｋｅＶの加速
電圧と２−５×１０13／ｃｍ2 のドース（Dose）でイオ
ン注入し、前記酸化膜１４下部の単結晶シリコン基板１
１内にイオン注入層を形成する。次いで、図１（Ｃ）に
示したように、それら酸化膜１２および酸化膜１４を完
全に除去し、単結晶シリコン基板１１表面上に１００〜
３５０Åのパッド酸化膜１５を形成し、そのパッド酸化
膜１５上に７５０〜８５０℃で低圧化学蒸着法（ＬＰＣ
ＶＤ法）を施し、１４００Åの窒化膜１６を酸化防止層
として形成する。その後、前記小さいパターンのトレン
チ１３′内に埋められるように、ＬＰＣＶＤ法を利用
し、非晶質シリコン層または多結晶シリコン層１７を、
その小さいパターンのトレンチ幅の半分よりも大きい厚
さで、５５０〜６５０℃に蒸着する。この場合、その小
さいパターンのトレンチ１３′上のシリコン層１７表面
は平坦になり、大きいパターンのトレンチ１３上のシリ
コン層１７表面には窪み部が生成される。そこで、その
大きいパターンのトレンチ１３上のシリコン層の窪み部
上に感光膜１８を形成する。次いで、図１（Ｄ）に示し
たように、その感光膜１８をマスクに利用し、前記窒化
層１６の表面が露出されるまでＣＨＦ3 ＋Ｏ2 ガスによ
り前記シリコン層１７を化学ドライエッチングし、また
はＣｌ2 ，ＳＦ6 ガスによりそのシリコン層１７を異方
性ドライエッチングし、そのシリコン層１７を平坦化さ
せ、前記感光膜１８を除去する。この場合、感光膜１８
が大きいパターンのトレンチ１３上の定位置から誤差を
有して置かれると、その感光膜１８をマスク１に利用し
ＣＨＦ3 ＋Ｏ2 ガスによりシリコン層１７を化学ドライ
エッチングまたはＣｌ2 ，ＳＦ6 ガスにより異方性ドラ
イエッチングするとき、その大きいパターンのトレンチ
１３上のシリコン層１７が平坦にならず、ストリンガー
（stringer）が生成することがあるが、このような場合
はそのＣＨＦ3 ＋Ｏ2 ガスによる化学ドライエッチング
または異方性ドライエッチングを再び行なえばよい。そ
の後、図１（Ｅ）に示したように、ＣＨＦ3 ＋Ｏ2 ガス
を利用した化学ドライエッチングで平坦化されたシリコ
ン層１７をエッチングしトレンチ１３内のシリコン層１
７をリセス（recess）する。次いで、図１（Ｆ）に示し
たように、そのリセスされたシリコン層１７をピロ（Ｈ
2 ＋Ｏ2 ）または水蒸気の酸化性雰囲気下で熱酸化し、
酸化層１９を形成して注入されたイオンを活性化し、チ
ャネルストップ拡張領域２０を形成する。この場合、リ
セスされたシリコン層１７が酸化されながら膨張した酸
化層１９の表面は活性領域の単結晶シリコン基板１１の
表面まで平坦化される。その後、活性領域の窒化膜１６
をリン酸溶液で除去しまたはＣＦ 4 ，ＳＦ6 ガスにより
異方性ドライエッチングした後、活性領域のパッド酸化
膜１５を除去し、フィールド領域を完成する。
【００１２】また、本発明による半導体装置の製造方法
の他の実施例として、次のように行なうこともできる。
すなわち、図２（Ａ）に示したように、まず、単結晶シ
リコン基板２１表面上に、絶縁膜としてたとえば、酸化
膜２２を１０００〜５０００Åの厚さに形成した後、写
真製版によりその酸化膜２２の小さいパターンのフィー
ルド領域のみを除去し、単結晶シリコン基板２１の表面
を露出させる。その後、残りの酸化膜２２をマスクに利
用し、ＣＨＦ3 ＋Ｏ2 ガスにより化学ドライエッチン
グ、またはＣｌ2 ，ＳＦ6 ガスにより異方性ドライエッ
チングして、単結晶シリコン基板２１を３０００〜５０
００Åの深さだけ除去し、小さいパターンのトレンチ２
３を形成する。次いで、図２（Ｂ）に示したように、前
記酸化膜２２をマスクに利用し、ピロ（Ｈ2 ＋Ｏ2 ）ま
たは水蒸気の酸化性雰囲気下で８００〜９５０℃に単結
晶シリコン基板２１を熱処理し、前記小さいパターンの
トレンチ２３上に１００〜３５０Åの酸化膜２４を形成
する。その後、前記酸化膜２２をマスクに利用し、Ｎ−
フィールド領域に対するＢ，ＢＦ2 チャネルストップイ
オンを３０〜８０ｋｅＶの加速電圧と２−５×１０13／
ｃｍ2 のドーズ（Dose）でイオン注入し、前記酸化膜２
４下部の単結晶シリコン基板２１内にイオン注入層を形
成する。次いで、図２（Ｃ）に示したように、それら酸
化膜２２および酸化膜２４を完全に除去し、単結晶シリ
コン基板２１上面に１００〜３５０Åのパッド酸化膜２
５を形成し、その酸化膜２５上に低圧化学蒸着法（ＬＰ
ＣＶＤ法）により７５０〜８５０℃で１４００Åの窒化
膜２６を酸化防止層として形成する。その後、その窒化
膜２６上に感光膜２７をコーティングし、その感光膜２
７のフィールド領域を除去して、窒化膜２６表面を露出
させ、その感光膜２７の残りの部位をマスクとして利用
し露出された窒化膜２６をエッチングして、その窒化膜
２６下部のパッド酸化膜２５表面を露出させる。
の他の実施例として、次のように行なうこともできる。
すなわち、図２（Ａ）に示したように、まず、単結晶シ
リコン基板２１表面上に、絶縁膜としてたとえば、酸化
膜２２を１０００〜５０００Åの厚さに形成した後、写
真製版によりその酸化膜２２の小さいパターンのフィー
ルド領域のみを除去し、単結晶シリコン基板２１の表面
を露出させる。その後、残りの酸化膜２２をマスクに利
用し、ＣＨＦ3 ＋Ｏ2 ガスにより化学ドライエッチン
グ、またはＣｌ2 ，ＳＦ6 ガスにより異方性ドライエッ
チングして、単結晶シリコン基板２１を３０００〜５０
００Åの深さだけ除去し、小さいパターンのトレンチ２
３を形成する。次いで、図２（Ｂ）に示したように、前
記酸化膜２２をマスクに利用し、ピロ（Ｈ2 ＋Ｏ2 ）ま
たは水蒸気の酸化性雰囲気下で８００〜９５０℃に単結
晶シリコン基板２１を熱処理し、前記小さいパターンの
トレンチ２３上に１００〜３５０Åの酸化膜２４を形成
する。その後、前記酸化膜２２をマスクに利用し、Ｎ−
フィールド領域に対するＢ，ＢＦ2 チャネルストップイ
オンを３０〜８０ｋｅＶの加速電圧と２−５×１０13／
ｃｍ2 のドーズ（Dose）でイオン注入し、前記酸化膜２
４下部の単結晶シリコン基板２１内にイオン注入層を形
成する。次いで、図２（Ｃ）に示したように、それら酸
化膜２２および酸化膜２４を完全に除去し、単結晶シリ
コン基板２１上面に１００〜３５０Åのパッド酸化膜２
５を形成し、その酸化膜２５上に低圧化学蒸着法（ＬＰ
ＣＶＤ法）により７５０〜８５０℃で１４００Åの窒化
膜２６を酸化防止層として形成する。その後、その窒化
膜２６上に感光膜２７をコーティングし、その感光膜２
７のフィールド領域を除去して、窒化膜２６表面を露出
させ、その感光膜２７の残りの部位をマスクとして利用
し露出された窒化膜２６をエッチングして、その窒化膜
２６下部のパッド酸化膜２５表面を露出させる。
【００１３】次いで、前記感光膜２７をマスクに利用
し、Ｎ−フィールド領域に対するＢ，ＢＦ２チャネルス
トップイオンを３０〜８０ｋｅＶの加速電圧と２−５×
１０１３／ｃｍ２のドーズでイオン注入し、パッド酸化
膜２５下部の単結晶シリコン基板２１内にイオン注入層
を形成する。前記チャネルストップイオンを注入する工
程に対しては、前記窒化膜２６をエッチングして該窒化
膜２６の下方のパッド酸化膜２５の表面を露出させた
後、チャネルストップイオン注入を施す工程に対し説明
したが、基板２１を保護するため前記窒化膜２６の表面
が露出された状態でチャネルストップイオン注入を施す
こともできる。その後、図２（Ｄ）に示したように、そ
の感光膜２７を除去した後、ＬＰＣＶＤ法を利用し非晶
質シリコン層または多結晶シリコン層２８を小さいパタ
ーンのトレンチ２３内に埋められる厚さに５５０〜６５
０℃で蒸着させる。次いで、ＣＨＦ３＋Ｏ２ガスを利用
し化学ドライエッチングにより前記シリコン層２８をエ
ッチングして、前記トレンチ２３以外の領域のシリコン
層２８を除去して、そのトレンチ２３内のシリコン層２
８をリセスさせる。その後、図２（Ｅ）に示したよう
に、そのリセスされたシリコン層２８と単結晶シリコン
基板２１とをピロまたは水蒸気の酸化性雰囲気下で熱酸
化し、酸化層２９、フィールド酸化膜３０をそれぞれ形
成して注入されたイオンを活性化させ、チャネルストッ
プ拡散領域３１、３２に形成する。この場合、リセスさ
れたシリコン層２８が酸化しながら膨張した酸化層２９
表面が活性領域の単結晶シリコン基板２１表面に至って
平坦化される。次いで、活性領域の窒化膜２６をリン酸
溶液で除去し、ＣＦ４，ＳＦ６ガスにより異方性ドライ
エッチングを施してフィールド領域を完成する。
し、Ｎ−フィールド領域に対するＢ，ＢＦ２チャネルス
トップイオンを３０〜８０ｋｅＶの加速電圧と２−５×
１０１３／ｃｍ２のドーズでイオン注入し、パッド酸化
膜２５下部の単結晶シリコン基板２１内にイオン注入層
を形成する。前記チャネルストップイオンを注入する工
程に対しては、前記窒化膜２６をエッチングして該窒化
膜２６の下方のパッド酸化膜２５の表面を露出させた
後、チャネルストップイオン注入を施す工程に対し説明
したが、基板２１を保護するため前記窒化膜２６の表面
が露出された状態でチャネルストップイオン注入を施す
こともできる。その後、図２（Ｄ）に示したように、そ
の感光膜２７を除去した後、ＬＰＣＶＤ法を利用し非晶
質シリコン層または多結晶シリコン層２８を小さいパタ
ーンのトレンチ２３内に埋められる厚さに５５０〜６５
０℃で蒸着させる。次いで、ＣＨＦ３＋Ｏ２ガスを利用
し化学ドライエッチングにより前記シリコン層２８をエ
ッチングして、前記トレンチ２３以外の領域のシリコン
層２８を除去して、そのトレンチ２３内のシリコン層２
８をリセスさせる。その後、図２（Ｅ）に示したよう
に、そのリセスされたシリコン層２８と単結晶シリコン
基板２１とをピロまたは水蒸気の酸化性雰囲気下で熱酸
化し、酸化層２９、フィールド酸化膜３０をそれぞれ形
成して注入されたイオンを活性化させ、チャネルストッ
プ拡散領域３１、３２に形成する。この場合、リセスさ
れたシリコン層２８が酸化しながら膨張した酸化層２９
表面が活性領域の単結晶シリコン基板２１表面に至って
平坦化される。次いで、活性領域の窒化膜２６をリン酸
溶液で除去し、ＣＦ４，ＳＦ６ガスにより異方性ドライ
エッチングを施してフィールド領域を完成する。
【００１４】
【発明の効果】以上説明したように、本発明による半導
体装置の製造方法においては、単結晶シリコン基板のト
レンチ内に酸化防止層を形成した後、その酸化防止層上
にフィールド酸化膜を形成し、前記トレンチ下部の単結
晶シリコン基板からの不純物の再分布を防止して単結晶
シリコン基板のストレスを抑制するため、フィールド領
域の絶縁特性を向上し得るという効果がある。
体装置の製造方法においては、単結晶シリコン基板のト
レンチ内に酸化防止層を形成した後、その酸化防止層上
にフィールド酸化膜を形成し、前記トレンチ下部の単結
晶シリコン基板からの不純物の再分布を防止して単結晶
シリコン基板のストレスを抑制するため、フィールド領
域の絶縁特性を向上し得るという効果がある。
【図１】本発明による半導体装置製造方法の一実施例を
示した製造工程の断面図である。
示した製造工程の断面図である。
【図２】本発明による半導体装置製造方法の他の実施例
を示した製造工程の断面図である。
を示した製造工程の断面図である。
【図３】従来のトレンチ絶縁方法を示した製造工程の断
面図である。
面図である。
１ 単結晶シリコン基板 ２ 大きいパターンのトレンチ ２′小さいパターンのトレンチ ３ パッド酸化膜 ４ 窒化膜 ５，７ 酸化膜 ６，９ 感光膜 ８ 屈曲部 １１，２１ 単結晶シリコン基板 １２，２２ 酸化膜 １３ 大きいパターンのトレンチ １３′小さいパターンのトレンチ １４，２４ 酸化膜 １５，２５ パッド酸化膜 １６，２６ 窒化膜 １７，２８ シリコン層 １８，２７ 感光膜 １９，２９ 酸化層 ２０，３１，３２ チャネルストップ拡散領域 ２３ トレンチ ３０ フィールド酸化膜
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 昭61−168241（ＪＰ，Ａ) 特開 昭59−124143（ＪＰ，Ａ) 特開 昭60−70740（ＪＰ，Ａ) 特開 昭60−18930（ＪＰ，Ａ) 特開 平１−310557（ＪＰ，Ａ) 特開 平４−217343（ＪＰ，Ａ) (58)調査した分野(Int.Cl.6，ＤＢ名) H01L 21/76 - 21/765 H01L 21/316
Claims (5)
- 【請求項１】 基板上の第１フィールド領域にトレンチ
を形成する段階と、 該トレンチの底面の基板内に第１イオン注入層を形成す
る段階と、 前記基板上に酸化防止層を形成する段階と、 前記基板の第２フィールド領域上に第２イオン注入層を
形成する段階と、 前記トレンチ内の所定領域を充填するようにシリコン層
を形成する段階と、 該シリコン層および第２フィールド領域の基板を熱処理
して隔離酸化膜を形成する段階と、 を順次行なうことを特徴とする、半導体装置の製造方
法。 - 【請求項２】 前記第１フィールド領域は、第２フィー
ルド領域よりも大きさが小さいことを特徴とする、請求
項１記載の半導体装置の製造方法。 - 【請求項３】 前記第２フィールド領域上の酸化防止層
を除去した後、前記第２イオン注入層を形成することを
特徴とする、請求項１記載の半導体装置の製造方法。 - 【請求項４】 前記熱処理を施すとき、前記隔離酸化膜
の形成と同時にチャネルストップ拡散領域が形成される
ことを特徴とする、請求項１記載の半導体装置の製造方
法。 - 【請求項５】 前記シリコン層は、多結晶シリコンおよ
び非結晶シリコンからなる群から選ばれるいずれか１つ
であることを特徴とする、請求項１記載の半導体装置の
製造方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019940028789A KR0157875B1 (ko) | 1994-11-03 | 1994-11-03 | 반도체 장치의 제조방법 |
| KR94P28789 | 1994-11-03 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH08139176A JPH08139176A (ja) | 1996-05-31 |
| JP2802600B2 true JP2802600B2 (ja) | 1998-09-24 |
Family
ID=19397039
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7154961A Expired - Fee Related JP2802600B2 (ja) | 1994-11-03 | 1995-06-21 | 半導体装置の製造方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US5915191A (ja) |
| JP (1) | JP2802600B2 (ja) |
| KR (1) | KR0157875B1 (ja) |
Families Citing this family (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR980006363A (ko) * | 1996-06-27 | 1998-03-30 | 김주용 | 반도체 장치 및 그 제조방법 |
| US6228746B1 (en) * | 1997-12-18 | 2001-05-08 | Advanced Micro Devices, Inc. | Methodology for achieving dual field oxide thicknesses |
| KR100275730B1 (ko) * | 1998-05-11 | 2000-12-15 | 윤종용 | 트렌치 소자분리 방법 |
| KR100532381B1 (ko) * | 1998-05-21 | 2006-02-28 | 삼성전자주식회사 | 반도체 장치의 쉘로우 트렌치 소자 분리방법 |
| US6284626B1 (en) * | 1999-04-06 | 2001-09-04 | Vantis Corporation | Angled nitrogen ion implantation for minimizing mechanical stress on side walls of an isolation trench |
| US6830977B1 (en) * | 2000-08-31 | 2004-12-14 | Micron Technology, Inc. | Methods of forming an isolation trench in a semiconductor, methods of forming an isolation trench in a surface of a silicon wafer, methods of forming an isolation trench-isolated transistor, trench-isolated transistor, trench isolation structures formed in a semiconductor, memory cells and drams |
| US6406976B1 (en) * | 2000-09-18 | 2002-06-18 | Motorola, Inc. | Semiconductor device and process for forming the same |
| US6602759B2 (en) | 2000-12-07 | 2003-08-05 | International Business Machines Corporation | Shallow trench isolation for thin silicon/silicon-on-insulator substrates by utilizing polysilicon |
| JP2002324836A (ja) * | 2001-04-24 | 2002-11-08 | Shin Etsu Handotai Co Ltd | Ｓｏｎ構造をもつ基板を作製する方法 |
| KR20030002594A (ko) * | 2001-06-29 | 2003-01-09 | 주식회사 하이닉스반도체 | 반도체소자의 소자분리절연막 형성방법 |
| KR100487137B1 (ko) * | 2002-07-12 | 2005-05-03 | 주식회사 하이닉스반도체 | 반도체 소자의 제조 방법 |
| JP2004153173A (ja) * | 2002-10-31 | 2004-05-27 | Sharp Corp | 半導体装置の製造方法 |
| US20070132056A1 (en) * | 2005-12-09 | 2007-06-14 | Advanced Analogic Technologies, Inc. | Isolation structures for semiconductor integrated circuit substrates and methods of forming the same |
| JP7203515B2 (ja) * | 2017-06-06 | 2023-01-13 | アプライド マテリアルズ インコーポレイテッド | 連続した堆積－エッチング－処理方法を使用した酸化ケイ素及び窒化ケイ素のボトムアップ成長 |
Family Cites Families (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS56120166A (en) * | 1980-02-27 | 1981-09-21 | Hitachi Ltd | Semiconductor ic device and manufacture thereof |
| JPS58210634A (ja) * | 1982-05-31 | 1983-12-07 | Toshiba Corp | 半導体装置の製造方法 |
| JPS59124143A (ja) * | 1982-12-29 | 1984-07-18 | Matsushita Electric Ind Co Ltd | 半導体集積回路の製造方法 |
| JPS6018930A (ja) * | 1983-07-13 | 1985-01-31 | Hitachi Ltd | 半導体装置の製造法 |
| JPS6038831A (ja) * | 1983-08-12 | 1985-02-28 | Hitachi Ltd | 半導体装置およびその製造方法 |
| JPS6070740A (ja) * | 1983-09-26 | 1985-04-22 | Mitsubishi Electric Corp | 素子間分離方法 |
| JPS6193642A (ja) * | 1984-10-15 | 1986-05-12 | Nec Corp | 半導体装置の製造方法 |
| JPS61168241A (ja) * | 1985-01-21 | 1986-07-29 | Nec Corp | 素子分離領域の形成方法 |
| US4892614A (en) * | 1986-07-07 | 1990-01-09 | Texas Instruments Incorporated | Integrated circuit isolation process |
| US4980311A (en) * | 1987-05-05 | 1990-12-25 | Seiko Epson Corporation | Method of fabricating a semiconductor device |
| JPH034556A (ja) * | 1989-05-31 | 1991-01-10 | Toshiba Corp | ハイブリッドモジュールのリード接続方法 |
| US5130268A (en) * | 1991-04-05 | 1992-07-14 | Sgs-Thomson Microelectronics, Inc. | Method for forming planarized shallow trench isolation in an integrated circuit and a structure formed thereby |
| US5472904A (en) * | 1994-03-02 | 1995-12-05 | Micron Technology, Inc. | Thermal trench isolation |
-
1994
- 1994-11-03 KR KR1019940028789A patent/KR0157875B1/ko not_active IP Right Cessation
-
1995
- 1995-06-21 JP JP7154961A patent/JP2802600B2/ja not_active Expired - Fee Related
-
1997
- 1997-02-04 US US08/794,061 patent/US5915191A/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| US5915191A (en) | 1999-06-22 |
| JPH08139176A (ja) | 1996-05-31 |
| KR960019649A (ko) | 1996-06-17 |
| KR0157875B1 (ko) | 1999-02-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0555364A (ja) | 半導体素子の隔離膜形成方法 | |
| JP2802600B2 (ja) | 半導体装置の製造方法 | |
| JPH088297B2 (ja) | 半導体装置の素子分離方法 | |
| JPH11145273A (ja) | 半導体装置の製造方法 | |
| JP3628362B2 (ja) | 半導体装置の隔離構造の製造方法 | |
| US6635537B2 (en) | Method of fabricating gate oxide | |
| JP2955838B2 (ja) | 半導体装置の製造方法 | |
| US5763316A (en) | Substrate isolation process to minimize junction leakage | |
| JPH0334541A (ja) | 半導体装置の製造方法 | |
| JPH0729971A (ja) | 半導体装置の製造方法 | |
| JP2517906B2 (ja) | 半導体装置の製造方法 | |
| JP2707901B2 (ja) | 半導体装置の製造方法 | |
| US5541136A (en) | Method of forming a field oxide film in a semiconductor device | |
| JP3000130B2 (ja) | 半導体装置の製造方法 | |
| KR100204022B1 (ko) | 반도체 소자의 소자분리막 형성방법 | |
| KR940001813B1 (ko) | 반도체장치 소자 분리방법 및 그 소자 분리영역을 갖는 반도체장치 | |
| KR0161727B1 (ko) | 반도체 소자의 소자분리방법 | |
| JP2000340644A (ja) | 半導体装置の製造方法 | |
| KR0167231B1 (ko) | 반도체장치의 격리방법 | |
| JP2000200830A (ja) | トレンチ素子分離領域を有する半導体装置の製造方法 | |
| KR940006090B1 (ko) | 반도체 소자 격리 방법 | |
| JP3958454B2 (ja) | 半導体素子の隔離膜形成方法 | |
| KR960014455B1 (ko) | 반도체장치의 및 그 제조방법 | |
| KR19980038880A (ko) | 반도체 디바이스의 소자 분리막 형성 방법 | |
| JPH10189571A (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 19971104 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19980602 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20070717 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080717 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080717 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090717 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090717 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100717 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110717 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110717 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120717 Year of fee payment: 14 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130717 Year of fee payment: 15 |
|
| LAPS | Cancellation because of no payment of annual fees |