JP3628362B2 - 半導体装置の隔離構造の製造方法 - Google Patents
半導体装置の隔離構造の製造方法 Download PDFInfo
- Publication number
- JP3628362B2 JP3628362B2 JP00315295A JP315295A JP3628362B2 JP 3628362 B2 JP3628362 B2 JP 3628362B2 JP 00315295 A JP00315295 A JP 00315295A JP 315295 A JP315295 A JP 315295A JP 3628362 B2 JP3628362 B2 JP 3628362B2
- Authority
- JP
- Japan
- Prior art keywords
- field
- region
- oxide film
- semiconductor device
- isolation structure
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/76202—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO
- H01L21/76213—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO introducing electrical inactive or active impurities in the local oxidation region, e.g. to alter LOCOS oxide growth characteristics or for additional isolation purpose
- H01L21/76216—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO introducing electrical inactive or active impurities in the local oxidation region, e.g. to alter LOCOS oxide growth characteristics or for additional isolation purpose introducing electrical active impurities in the local oxidation region for the sole purpose of creating channel stoppers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Element Separation (AREA)
- Formation Of Insulating Films (AREA)
Description
【０００１】
【産業上の利用分野】
本発明は、フィールド酸化膜の下部のシリコン基板にチャンネルストップドーピング（ｃｈａｎｎｅｌ ｓｔｏｐ ｄｏｐｉｎｇ ）領域を形成する技術に関するものであり、詳しくは、フィールド酸化膜の縁部の下部のシリコン基板だけについてチャンネルストップドーピング濃度を選択的に増加させて、小さいパターンのフィールドトランジスタの絶縁特性を向上させる、半導体装置の隔離構造とその製造方法に関するものである。
【０００２】
【従来の技術】
一般に、集積回路においては、シリコン基板の活性領域を互いに絶縁させるための方法の１つとして、シリコン基板のフィールド領域上にフィールド酸化膜を形成するＬＯＣＯＳ（ｌｏｃａｌ ｏｘｉｄａｔｉｏｎ ｏｆ ｓｉｌｉｃｏｎ）法が多く使用されている。
【０００３】
このＬＯＣＯＳ法は、単結晶シリコン基板の全面上にパッド（ｐａｄ ）酸化膜を形成し、単結晶シリコン基板の活性領域に該当するパッド酸化膜の領域上だけに窒化膜のパターンを形成した後、その窒化膜のパターンをマスクとして用いて単結晶シリコン基板のフィールド領域上にフィールド酸化膜を選択的に形成するものである。
【０００４】
一方、ＬＯＣＯＳ法が適用された集積回路の場合において、ｐ型単結晶シリコン基板上に形成されたｎ＋ 拡散層の活性領域間では、フィールドトランジスタ、つまりＮ−フィールドトランジスタが寄生的に発生することとなる。
【０００５】
これをより詳細に説明すると、ＬＯＣＯＳ法が適用された集積回路の場合おいて、まず、ｐ型単結晶シリコン基板の全面上にパッド酸化膜と窒化膜を順次形成し、その単結晶シリコン基板のｎ＋ 拡散層の拡散領域に該当するパッド酸化膜の領域上だけに窒化膜のパターンが残るようにした後、その窒化膜のパターンをマスクとして用いてｐ型不純物であるホウ素（Ｂ）イオンをチャンネルストップドーピング用イオンとして単結晶シリコン基板のフィールド領域にイオン注入し、単結晶シリコン基板のフィールド領域にフィールド酸化膜を選択的に形成する自己整合ドーピング法を実施することにより、寄生的Ｎ−フィールドトランジスタがｎ＋ 拡散層の拡散領域とその拡散領域間に形成されたイオン注入されたチャンネルストップ領域となって発生する。
【０００６】
ところで、フィールド酸化膜が形成される間、単結晶シリコン基板に注入されていたホウ素のイオンがフィールド酸化膜の内部に移動する偏析現象が発生するので、フィールド酸化膜の形成が完了された後には、フィールド酸化膜と単結晶シリコン基板間の界面でのホウ素イオンの濃度が減少して、寄生フィールドトランジスタのスレショルド電圧が減少することとなる。
【０００７】
また、ＬＯＣＯＳ法が適用された集積回路の場合において、フィールド領域と活性領域間の境界領域でフィールド酸化膜のバードビーク（ｂｉｒｄ’ｓ ｂｅａｋ ）現象が発生し、フィールド酸化膜のバードビークは活性領域を侵入して実質的活性領域を減少させる。
【０００８】
そして、フィールド酸化膜が形成される間、チャンネルストップイオンの側面拡散（ｌａｔｅｒａｌ ｄｉｆｆｕｓｉｏｎ ）により実質的活性領域が減少して活性領域の拡散層との接合容量（ｊｕｎｃｔｉｏｎ ｃａｐａｃｉｔａｎｃｅ）が増加するとともに、接合漏洩電流（ｊｕｎｃｔｉｏｎ ｌｅａｋａｇｅ ｃｕｒｒｅｎｔ）が増加することにより、半導体装置の高集積化に対応するのに限界があるものである。
【０００９】
これにより、半導体装置の高集積化に効率的に対応するためにバードビークを最小化し、チャンネルストップドーピングを改善し得るいろいろな方法が新しく提案された。
【００１０】
このような方法の１つが、フィールド酸化膜／単結晶シリコン基板の界面でのチャンネルストップイオンの偏析現象を防止する方法である。たとえば、スルーフィールドイオン注入（ｔｈｒｏｕｇｈ ｆｉｅｌｄ ｉｏｎ ｉｍｐｌａｎｔａｔｉｏｎ）法において、図２０に示すように、単結晶シリコン基板１の全面上にパッド酸化膜２が形成され、活性領域のシリコン基板内にｎ＋ 拡散領域３が形成され、シリコン基板のフィールド領域上にフィールド酸化膜４が形成され、フィールド酸化膜４が既に形成されている単結晶シリコン基板１の全面にチャンネルストップドーピング用ホウ素イオン５が高エネルギでイオン注入されているため、イオン注入されたホウ素イオン５の析出が防止される。
【００１１】
ところで、このスルーフィールドイオン注入法では、フィールドトランジスタのスレショルド電圧がフィールド酸化膜４の厚さによって敏感に変化し、フィールド酸化膜４の厚さが隔離領域のパターンの大きさに依存性を有しているため、隔離領域のパターン大きさが小さいフィールド酸化膜４と隔離領域のパターンの大きさが大きいフィールド酸化膜４が同一酸化条件で形成されても、隔離領域のパターンの大きさが小さいフィールド酸化膜４の厚さが隔離領域のパターンの大きさが大きいフィールド酸化膜４の厚さより小さくなる。これは、ストレスが隔離領域のパターンの縁部に集中されるためであると推測される。
【００１２】
したがって、スルーフィールドイオン注入法において、フィールド酸化膜４の厚さが大きい領域よりフィールド酸化膜４の厚さが小さい領域が、チャンネルストップ用ホウ素イオン５がシリコン基板１の表面から深い所まで注入されるので、フィールド酸化膜／シリコンの界面でのチャンネルストップイオンの濃度を保管しにくく、半導体装置の絶縁特性が不安定になる。
【００１３】
また、スルーイオン注入法において、ブランクイオン注入（ｂｌａｎｋ ｉｏｎ ｉｍｐｌａｎｔａｔｉｏｎ）を適用する場合、活性領域中の接合（ｊｕｎｃｔｉｏｎ）室のシリコン基板の濃度が増加するので、接合静電容量が増加しｎ＋ ／ｐ接合の接合破壊電圧（ｄｕｎｃｔｉｏｎ ｂｒｅａｋｄｏｗｎ ｖｏｌｔａｇｅ）が減少するが、これを防止するために写真食刻工程でマスクを設定しイオン注入法を適用すると、フィールド領域のｐ型シリコン基板部分のみに選択的にイオンドーピング濃度を増加させ得るが、マスクとフィールド領域の整合許容誤差（ａｌｉｇｎｍｅｎｄ ｔｏｌｅｒａｎｃｅ ）が存在するので、パターン大きさが小さいフィールド領域に適用するのに困難がある。
【００１４】
このような問題点を改善するための新しい方法として、チャンネリングを用いたスルーフィールドイオン注入法が提案された。この方法の場合において、図２１に示すように、ｐ型単結晶シリコン基板１１の活性領域にｎ＋ 拡散領域が形成され、その単結晶シリコン基板１１のフィールド領域上にフィールド酸化膜１４が形成され、フィールド酸化膜１４が既に形成されている単結晶シリコン基板１１の全面にチャンネルストップドーピング用ホウ素イオン１５がイオン注入されている。
【００１５】
この方法はイオンビーム整合を調節した状態でイオン注入を実施して、小さいパターンのフィールド酸化膜１４の領域と大きいパターンの薄いフィールド酸化膜の領域でフィールド酸化膜／シリコン基板の界面のイオン濃度を増加させ、活性領域でのチャンネリングを誘導してシリコン基板との接合静電容量および接合破壊電圧を改善するようにしたものである。
【００１６】
しかしながら、この方法もやはりフィールド領域のパターンの大きさによってチャンネルストップイオンの浸透深さが変わるので、絶縁特性の変化が生ずる。
【００１７】
図２１のように構成される構造の製造方法を、図２２〜図２４に基づいて説明すると次のようである。
【００１８】
図２２に示すように、まず、単結晶シリコン基板１１の全面上に約３５０Åの厚さのパッド酸化膜１２を形成し、そのパッド酸化膜１２の全面上に１５００Åの窒化膜１６を順次形成した後、通常の写真食刻法により大きいパターンのフィールド領域と小さいパターンのフィールド領域の窒化膜１６およびパッド酸化膜１２を除去して、フィールド領域の基板１の表面を露出させるとともに、活性領域の窒化膜１６とパッド酸化膜１２のパターンを形成する。
【００１９】
図２３に示すように、その窒化膜１６を酸化防止膜（ｏｘｉｄａｔｉｏｎ ｂａｒｒｉｅｒ ）として用いて、大きいパターンのフィールド領域に形成されるフィールド酸化膜１４のバルク（ｂｕｌｋ）厚さが約７０００Åになり、小さいパターンのフィールド領域に形成されるフィールド酸化膜１４の最大厚さが約４２００Åになるように、露出されたフィールド領域の基板１１を熱酸化して、フィールド酸化膜１４をフィールド領域の基板１１上に形成する。
【００２０】
図２４に示すように、その窒化膜１６とパッド酸化膜１２を除去した後、マスクを使用しないで基板１１の全面上にチャンネルストップ用ホウ素イオン１５のビームを〈１００〉方向の基板１１の表面に垂直になるように整列し、１４０ＫｅＶのエネルギと３×１０１２ｉｏｎｓ／ｃｍ２ のドーズ（ｄｏｅｓ）の条件でイオン注入する。
【００２１】
この際、イオンの注入範囲（ｐｒｏｇｅｃｔｅｄ ｒａｎｇｅ ）はフィールド酸化膜１４で４０００Åであり、表面が露出された領域の基板１１では８０００Åである。
【００２２】
すなわち、厚さが最も薄いフィールド酸化膜１４では“ａ”で表示されたように、その酸化膜の厚さが注入範囲に該当し、厚さが厚い酸化膜では“ｂ”で表示されたようにバードビークのフィールド酸化膜の厚さが注入範囲に該当することとなる。
【００２３】
【発明が解決しようとする課題】
前述したように、従来は、隔離領域のパターン大きさによってフィールド酸化膜の厚さが変わる。そのため、スルーフィールドイオン注入されたチャンネルストップ用ホウ素イオンのフィールド酸化膜／シリコン基板の界面でのイオン濃度と界面占有面積が異なって絶縁特性が均一でなく、活性領域中にもホウ素イオンが注入されて接合静電容量と漏洩電流が増加することとなる。
【００２４】
したがって、本発明の目的は、フィールドトランジスタの絶縁特性を、フィールド領域のパターン大きさにかかわらず、フィールド領域と活性領域の連結部分であるフィールド領域の縁部でのチャンネルイオン濃度を選択的に増加させてフィールドトランジスタのスレショルド電圧を局部的に上昇させることにより、小さいパターン大きさのフィールドトランジスタの絶縁特性を向上させる、半導体装置の隔離構造とその製造方法を提供することにある。
【００３３】
【課題を解決するための手段】
本発明による半導体装置の隔離構造の製造方法は、基板のフィールド領域を除いた領域上に第１絶縁層を形成する段階と、基板のフィールド領域を所定の深さに食刻する段階と、食刻された基板のフィールド領域と第１絶縁層上に第２絶縁層と第３絶縁層を順次蒸着する段階と、基板のフィールド領域の第２絶縁層上に第３絶縁層の側壁を形成する段階と、第３絶縁層の側壁をマスクとして用いて基板のフィールド領域の内部にＬＯＣＯＳ法によりフィールド絶縁膜を形成する段階と、第３絶縁層の側壁を除去する段階と、第３絶縁層の側壁の下部領域に該当する基板にチャンネルストップイオンをイオン注入する段階と、フィールド酸化膜の周辺に沿って平坦層を形成する段階と、チャンネルストップイオンを熱処理してチャンネルストップ拡散領域を形成する段階とを含むことを特徴としている。
【００３４】
上記発明において好ましくは、平坦層は、フィールド絶縁膜と第２絶縁層上に蒸着された後、エッチバックされて形成される。
【００３５】
上記発明において好ましくは、平坦層は、フィールド絶縁膜の表面に等しく平坦化されるようにエッチバックされる。
【００３６】
上記発明において好ましくは、平坦層は、酸化膜でなる。
【００３７】
上記発明において好ましくは、平坦層は、チャンネルストップイオンを熱処理してチャンネルストップ拡散領域を形成する間に酸化される。
【００３８】
上記発明において好ましくは、平坦層は、非晶質シリコン層でなる。
【００３９】
上記発明において好ましくは、平坦層は、多結晶シリコン層でなる。
【００４０】
【実施例】
以下、本発明による半導体装置の隔離構造の一実施例を、添付図面に基づいて詳細に説明する。
【００４１】
図１に示すように、本発明の半導体装置の隔離構造は、単結晶シリコン基板２１のフィールド領域を除いた領域の表面上にパッド酸化膜２２が形成され、フィールド領域のシリコン基板２１の表面上にフィールド酸化膜２４が形成され、フィールド酸化膜２４の縁部が食刻されて露出されるシリコン基板２１の表面に対してチャンネルストップドーピングイオンがイオン注入され、熱処理されてチャンネルストップ領域２６が形成され、そのチャンネルストップ拡散領域２６上に酸化膜が追加形成されることにより、最終フィールド酸化膜２７が形成されている。
【００４２】
図１に示すように構成される本発明の半導体装置の隔離構造の製造方法を、図２〜図６に基づいて説明すると次のようである。
【００４３】
図２に示すように、まず、単結晶シリコン基板２１の全面上にパッド酸化膜２２を１５０〜３００Åの厚さに形成した後、そのパッド酸化膜２２の全面上に窒化膜２３を約４０００Åの厚さに形成する。次いで、写真食刻法によりフィールド領域の窒化膜２３とパッド酸化膜２２とを除去して、フィールド領域のシリコン基板２１の表面を露出させるとともに、活性領域の窒化膜２３とパッド酸化膜２２を形成する。
【００４４】
図３に示すように、前記窒化膜２３をマスクとして用いて、ＰＹＲＯ（Ｈ２ ＋Ｏ２ ）または水蒸気等の酸化性雰囲気の９００〜１１００℃で約１２０分間基板２１を熱処理して、フィールド領域のシリコン基板２１上にフィールド酸化膜２４を形成する。ここで、形成されるフィールド酸化膜２４のうち、パターン大きさが大きいフィールド酸化膜２４の厚さが約６００Åとなるようにする。
【００４５】
図４に示すように、ＣＦ３ またはＣＨＦ３ 等を含むガスを用いた乾式食刻法またはＨＦ等を含む溶液を用いた湿式食刻法で、フィールド酸化膜２４の厚さが薄い縁部の下部のシリコン基板２１が露出されるように、フィールド酸化膜２４の厚さが薄い縁部を食刻する。この際、シリコン基板２１の領域は幅（Ｗ）を有し、フィールド酸化膜２４の周囲に沿って露出される。
【００４６】
図５に示すように、パッド酸化膜２３／窒化膜２２の酸化防止膜と食刻されなかったフィールド酸化膜２４の厚い部分をマスクとして用いて、Ｎ−フィールド領域に対して、ＢまたはＢＦ２ 等のチャンネルストップイオン２５を３０〜８０ＫｅＶの加速電圧と２〜５×１０１３／ｃｍ２ のドーズでイオン注入する。
【００４７】
図６に示すように、酸化性雰囲気または非活性雰囲気で、イオン注入された基板２１を熱処理して、注入されたイオンを活性化させることにより、チャンネルストップ拡散領域２６を形成するとともに、そのチャンネルストップ拡散領域上に酸化膜を形成することにより、最終フィールド酸化膜２７を形成する。以後、窒化膜２３を亜硫酸溶液を用いて除去することにより、フィールド領域を完成する。
【００４８】
以下、本発明による半導体装置の隔離構造を他の実施例を、添付図面に基づいて説明する。
【００４９】
図７に示すように、本発明の半導体装置の隔離構造は、単結晶シリコン基板２１のフィールド領域を除いた領域の表面上にパッド酸化膜２２が形成され、窒化膜の側壁をマスクとして用いてフィールド領域のシリコン基板２１上にフィールド酸化膜３７が形成され、その窒化膜の側壁が食刻されてフィールド酸化膜３７の周辺が露出される酸化膜３４に対してチャンネルストップドーピングイオンがイオン注入され、熱処理されてチャンネルストップ拡散領域３９が形成されている。
【００５０】
図７に示すように構成される本発明の半導体装置の隔離構造の製造方法を、図８〜図１２に基づいて説明すると次のようである。
【００５１】
図８に示すように、まず、図２に示すように形成された構造上に、酸化膜３４を１００〜３００Åの厚さに蒸着してから、チャンネルストップドーピング領域の幅（Ｗ１）に該当する厚さに窒化膜３５を７００〜８００℃の温度で化学気相蒸着法により蒸着する。
【００５２】
図９に示すように、マスクを使用しないでＣＦ４ またはＳＦ６ 等のガスを用いて酸化膜３４の表面が露出されるまで窒化膜３５を異方性乾式食刻することにより、窒化膜３５の側壁３６を形成する。
【００５３】
図１０に示すように、窒化膜３５の側壁３６をマスクとして用いて、シリコン基板２１を熱酸化してフィールド酸化膜３７を成長させる。
【００５４】
図１１に示すように、その窒化膜が側壁３６を除去してからＢまたはＢＦ２ 等のイオン３８を、基板３１のＮ−フィールド領域に対してイオン注入する。
【００５５】
図１２に示すように、酸化膜３４を除去してから酸化性雰囲気または非活性雰囲気で基板２１を熱処理して、注入されたイオン３８を活性化させることによりチャンネルストップドーピング領域３９を形成する。以後、窒化膜２３を燐酸溶液で除去することにより、フィールド領域を完成する。
【００５６】
以下、本発明による半導体装置の隔離構造のさらに他の実施例を、添付図面に基づいて詳細に説明する。
【００５７】
図１３に示すように、本発明の半導体装置の隔離構造は、所定深さに食刻された単結晶シリコン基板２１のフィールド領域上に窒化膜の側壁をマスクとして用いて酸化膜が形成され、その窒化膜の側壁が除去された領域に対してチャンネルストップイオンがイオン注入され、熱処理されてチャンネルストップ拡散領域５０が形成され、その窒化膜の側壁が除去された領域に対して酸化膜が満たされることにより、最終フィールド酸化膜５１の表面が平坦化されている。
【００５８】
図１３に示すように構成される本発明の半導体装置の隔離構造の製造方法を、図１４〜図１９に基づいて説明すると次のようである。
【００５９】
図１４に示すように、まず、図２に示すように、フィールド領域を除いた活性領域に酸化膜２２と窒化膜２３の酸化防止膜を形成する。以後、その酸化防止膜をマスクとして用いて、フィールド領域の露出された基板２１を所定深さまで乾式食刻することにより、陥没部４１を形成する。この際、陥没部４１の深さが小さいパターンのフィールド領域で成長されるフィールド酸化膜の厚さの半分程度になるようにして、活性領域のシリコン基板の表面に対して形成されるフィールド酸化膜の表面が実質的に平坦化されるように誘導する。
【００６０】
図１５に示すように、図１４に示すように形成された構造上に酸化膜４４を１００〜３００Åの厚さに蒸着してから、チャンネルストップドーピング領域の幅（Ｗ）に該当する厚さに窒化膜を７００〜８００℃の温度で化学気相蒸着法で蒸着する。以後、マスクを使用しないで、ＣＦ４ またはＳＦ６ 等のガスを用いて酸化膜４４の表面が露出されるまで窒化膜を異方性乾式食刻することにより、窒化膜の側壁４６を形成する。
【００６１】
図１６に示すように、酸化膜の側壁４６をマスクとして用いてシリコン基板２１を熱酸化して、フィールド酸化膜４７を成長させる。
【００６２】
図１７に示すように、その窒化膜の側壁４６を除去してからＢまたはＢＦ２ 等のイオン４８を、基板２１のＮ−フィールド領域に対してイオン注入する。
【００６３】
図１８に示すように、化学気相法を用いて、酸化膜、非晶質シリコン膜または多結晶シリコン膜のいずれかの蒸着膜４９を、図１７に示すような構造の全面上に蒸着する。次いで、その蒸着膜４９が酸化膜である場合にはＣＦ４ ガスを用い、その蒸着膜４９が非晶質シリコン膜または多結晶シリコン膜である場合はＣＨＦ３ ＋Ｏ２ またはＳＦ６ のガスを用いて、フィールド酸化膜４７の表面が露出されるまでその蒸着膜４９をエッチバック（ｅｔｃｈ−ｂａｃｋ ）して、フィールド領域の縁部上のみに蒸着膜４９が残るようにすることにより、その蒸着膜４９の表面とフィールド酸化膜４７の表面が互いに平坦化される。
【００６４】
図１９に示すように、その蒸着膜４９が酸化膜である場合には、酸化性雰囲気または非活性雰囲気で、基板２１を熱処理してチャンネルストップイオン４８を活性化させることにより、拡散領域５０を形成する。また、その蒸着膜４９が非晶質シリコン膜または多結晶シリコン膜である場合は、酸化性雰囲気で基板２１を熱処理して、蒸着膜４９を酸化させるとともに、チャンネルストップイオン４８を活性化させることにより、チャンネルストップ拡散領域５０を形成する。以後、酸化膜４４と窒化膜２３を順次食刻して、フィールド領域の最終フィールド酸化膜５１を完成する。
【００６５】
【発明の効果】
以上説明したように、本発明は、フィールド領域の形成時、活性領域に隣接するフィールド領域の境界部でフィールド酸化膜の厚さが減少しチャンネルストップドーピング濃度が減少するフィールドトランジスタの脆弱部に、選択的にチャンネルストップドーピング濃度を増加させてフィールドトランジスタの絶縁特性を改善し、そのチャンネルストップドーピング領域を均一に形成することにより、フィールド領域の大きさによる絶縁特性の変化を最小化することができる。
【図面の簡単な説明】
【図１】本発明の第１実施例による半導体装置の隔離構造を示す断面図である。
【図２】図１の半導体装置の隔離構造の製造方法を示す断面工程図である。
【図３】図１の半導体装置の隔離構造の製造方法を示す断面工程図である。
【図４】図１の半導体装置の隔離構造の製造方法を示す断面工程図である。
【図５】図１の半導体装置の隔離構造の製造方法を示す断面工程図である。
【図６】図１の半導体装置の隔離構造の製造方法を示す断面工程図である。
【図７】本発明の他の実施例による半導体装置の隔離構造を示す断面図である。
【図８】図７の半導体装置の隔離構造の製造方法を示す断面工程図である。
【図９】図７の半導体装置の隔離構造の製造方法を示す断面工程図である。
【図１０】図７の半導体装置の隔離構造の製造方法を示す断面工程図である。
【図１１】図７の半導体装置の隔離構造の製造方法を示す断面工程図である。
【図１２】図７の半導体装置の隔離構造の製造方法を示す断面工程図である。
【図１３】本発明のさらに他の実施例による半導体装置の隔離構造を示す断面図である。
【図１４】図１３の半導体装置の隔離構造の製造方法を示す断面工程図である。
【図１５】図１３の半導体装置の隔離構造の製造方法を示す断面工程図である。
【図１６】図１３の半導体装置の隔離構造の製造方法を示す断面工程図である。
【図１７】図１３の半導体装置の隔離構造の製造方法を示す断面工程図である。
【図１８】図１３の半導体装置の隔離構造の製造方法を示す断面工程図である。
【図１９】図１３の半導体装置の隔離構造の製造方法を示す断面工程図である。
【図２０】従来技術によるスルーフィールドイオン注入を用いた半導体装置の隔離構造を示す断面図である。
【図２１】従来の他の技術によるスルーフィールドイオン注入を用いた半導体装置の隔離構造を示す断面図である。
【図２２】図２１の半導体装置の隔離構造の製造方法を示す断面工程図である。
【図２３】図２１の半導体装置の隔離構造の製造方法を示す断面工程図である。
【図２４】図２１の半導体装置の隔離構造の製造方法を示す断面工程図である。
【符号の説明】
１，１１ 単結晶シリコン基板
２ パッド酸化膜
３，１３ ｎ＋ 拡散領域
４，１４ フィールド酸化膜
５，１５ チャンネルストップドーピングイオン
１６ 窒化膜
２１ 単結晶シリコン基板
２２ パッド酸化膜
２３ 窒化膜
２４，２７ フィールド酸化膜
２５ チャンネルストップイオン
２６ チャンネルストップ拡散領域
３４，４４ 酸化膜
３５ 窒化膜
３６，４６ 側壁
４７，５１ フィールド酸化膜
４８ チャンネルストップイオン
４９ 蒸着膜
３９，５０ チャンネルストップ拡散領域
なお、各図中、同一符号は同一または相当部分を示す。
【産業上の利用分野】
本発明は、フィールド酸化膜の下部のシリコン基板にチャンネルストップドーピング（ｃｈａｎｎｅｌ ｓｔｏｐ ｄｏｐｉｎｇ ）領域を形成する技術に関するものであり、詳しくは、フィールド酸化膜の縁部の下部のシリコン基板だけについてチャンネルストップドーピング濃度を選択的に増加させて、小さいパターンのフィールドトランジスタの絶縁特性を向上させる、半導体装置の隔離構造とその製造方法に関するものである。
【０００２】
【従来の技術】
一般に、集積回路においては、シリコン基板の活性領域を互いに絶縁させるための方法の１つとして、シリコン基板のフィールド領域上にフィールド酸化膜を形成するＬＯＣＯＳ（ｌｏｃａｌ ｏｘｉｄａｔｉｏｎ ｏｆ ｓｉｌｉｃｏｎ）法が多く使用されている。
【０００３】
このＬＯＣＯＳ法は、単結晶シリコン基板の全面上にパッド（ｐａｄ ）酸化膜を形成し、単結晶シリコン基板の活性領域に該当するパッド酸化膜の領域上だけに窒化膜のパターンを形成した後、その窒化膜のパターンをマスクとして用いて単結晶シリコン基板のフィールド領域上にフィールド酸化膜を選択的に形成するものである。
【０００４】
一方、ＬＯＣＯＳ法が適用された集積回路の場合において、ｐ型単結晶シリコン基板上に形成されたｎ＋ 拡散層の活性領域間では、フィールドトランジスタ、つまりＮ−フィールドトランジスタが寄生的に発生することとなる。
【０００５】
これをより詳細に説明すると、ＬＯＣＯＳ法が適用された集積回路の場合おいて、まず、ｐ型単結晶シリコン基板の全面上にパッド酸化膜と窒化膜を順次形成し、その単結晶シリコン基板のｎ＋ 拡散層の拡散領域に該当するパッド酸化膜の領域上だけに窒化膜のパターンが残るようにした後、その窒化膜のパターンをマスクとして用いてｐ型不純物であるホウ素（Ｂ）イオンをチャンネルストップドーピング用イオンとして単結晶シリコン基板のフィールド領域にイオン注入し、単結晶シリコン基板のフィールド領域にフィールド酸化膜を選択的に形成する自己整合ドーピング法を実施することにより、寄生的Ｎ−フィールドトランジスタがｎ＋ 拡散層の拡散領域とその拡散領域間に形成されたイオン注入されたチャンネルストップ領域となって発生する。
【０００６】
ところで、フィールド酸化膜が形成される間、単結晶シリコン基板に注入されていたホウ素のイオンがフィールド酸化膜の内部に移動する偏析現象が発生するので、フィールド酸化膜の形成が完了された後には、フィールド酸化膜と単結晶シリコン基板間の界面でのホウ素イオンの濃度が減少して、寄生フィールドトランジスタのスレショルド電圧が減少することとなる。
【０００７】
また、ＬＯＣＯＳ法が適用された集積回路の場合において、フィールド領域と活性領域間の境界領域でフィールド酸化膜のバードビーク（ｂｉｒｄ’ｓ ｂｅａｋ ）現象が発生し、フィールド酸化膜のバードビークは活性領域を侵入して実質的活性領域を減少させる。
【０００８】
そして、フィールド酸化膜が形成される間、チャンネルストップイオンの側面拡散（ｌａｔｅｒａｌ ｄｉｆｆｕｓｉｏｎ ）により実質的活性領域が減少して活性領域の拡散層との接合容量（ｊｕｎｃｔｉｏｎ ｃａｐａｃｉｔａｎｃｅ）が増加するとともに、接合漏洩電流（ｊｕｎｃｔｉｏｎ ｌｅａｋａｇｅ ｃｕｒｒｅｎｔ）が増加することにより、半導体装置の高集積化に対応するのに限界があるものである。
【０００９】
これにより、半導体装置の高集積化に効率的に対応するためにバードビークを最小化し、チャンネルストップドーピングを改善し得るいろいろな方法が新しく提案された。
【００１０】
このような方法の１つが、フィールド酸化膜／単結晶シリコン基板の界面でのチャンネルストップイオンの偏析現象を防止する方法である。たとえば、スルーフィールドイオン注入（ｔｈｒｏｕｇｈ ｆｉｅｌｄ ｉｏｎ ｉｍｐｌａｎｔａｔｉｏｎ）法において、図２０に示すように、単結晶シリコン基板１の全面上にパッド酸化膜２が形成され、活性領域のシリコン基板内にｎ＋ 拡散領域３が形成され、シリコン基板のフィールド領域上にフィールド酸化膜４が形成され、フィールド酸化膜４が既に形成されている単結晶シリコン基板１の全面にチャンネルストップドーピング用ホウ素イオン５が高エネルギでイオン注入されているため、イオン注入されたホウ素イオン５の析出が防止される。
【００１１】
ところで、このスルーフィールドイオン注入法では、フィールドトランジスタのスレショルド電圧がフィールド酸化膜４の厚さによって敏感に変化し、フィールド酸化膜４の厚さが隔離領域のパターンの大きさに依存性を有しているため、隔離領域のパターン大きさが小さいフィールド酸化膜４と隔離領域のパターンの大きさが大きいフィールド酸化膜４が同一酸化条件で形成されても、隔離領域のパターンの大きさが小さいフィールド酸化膜４の厚さが隔離領域のパターンの大きさが大きいフィールド酸化膜４の厚さより小さくなる。これは、ストレスが隔離領域のパターンの縁部に集中されるためであると推測される。
【００１２】
したがって、スルーフィールドイオン注入法において、フィールド酸化膜４の厚さが大きい領域よりフィールド酸化膜４の厚さが小さい領域が、チャンネルストップ用ホウ素イオン５がシリコン基板１の表面から深い所まで注入されるので、フィールド酸化膜／シリコンの界面でのチャンネルストップイオンの濃度を保管しにくく、半導体装置の絶縁特性が不安定になる。
【００１３】
また、スルーイオン注入法において、ブランクイオン注入（ｂｌａｎｋ ｉｏｎ ｉｍｐｌａｎｔａｔｉｏｎ）を適用する場合、活性領域中の接合（ｊｕｎｃｔｉｏｎ）室のシリコン基板の濃度が増加するので、接合静電容量が増加しｎ＋ ／ｐ接合の接合破壊電圧（ｄｕｎｃｔｉｏｎ ｂｒｅａｋｄｏｗｎ ｖｏｌｔａｇｅ）が減少するが、これを防止するために写真食刻工程でマスクを設定しイオン注入法を適用すると、フィールド領域のｐ型シリコン基板部分のみに選択的にイオンドーピング濃度を増加させ得るが、マスクとフィールド領域の整合許容誤差（ａｌｉｇｎｍｅｎｄ ｔｏｌｅｒａｎｃｅ ）が存在するので、パターン大きさが小さいフィールド領域に適用するのに困難がある。
【００１４】
このような問題点を改善するための新しい方法として、チャンネリングを用いたスルーフィールドイオン注入法が提案された。この方法の場合において、図２１に示すように、ｐ型単結晶シリコン基板１１の活性領域にｎ＋ 拡散領域が形成され、その単結晶シリコン基板１１のフィールド領域上にフィールド酸化膜１４が形成され、フィールド酸化膜１４が既に形成されている単結晶シリコン基板１１の全面にチャンネルストップドーピング用ホウ素イオン１５がイオン注入されている。
【００１５】
この方法はイオンビーム整合を調節した状態でイオン注入を実施して、小さいパターンのフィールド酸化膜１４の領域と大きいパターンの薄いフィールド酸化膜の領域でフィールド酸化膜／シリコン基板の界面のイオン濃度を増加させ、活性領域でのチャンネリングを誘導してシリコン基板との接合静電容量および接合破壊電圧を改善するようにしたものである。
【００１６】
しかしながら、この方法もやはりフィールド領域のパターンの大きさによってチャンネルストップイオンの浸透深さが変わるので、絶縁特性の変化が生ずる。
【００１７】
図２１のように構成される構造の製造方法を、図２２〜図２４に基づいて説明すると次のようである。
【００１８】
図２２に示すように、まず、単結晶シリコン基板１１の全面上に約３５０Åの厚さのパッド酸化膜１２を形成し、そのパッド酸化膜１２の全面上に１５００Åの窒化膜１６を順次形成した後、通常の写真食刻法により大きいパターンのフィールド領域と小さいパターンのフィールド領域の窒化膜１６およびパッド酸化膜１２を除去して、フィールド領域の基板１の表面を露出させるとともに、活性領域の窒化膜１６とパッド酸化膜１２のパターンを形成する。
【００１９】
図２３に示すように、その窒化膜１６を酸化防止膜（ｏｘｉｄａｔｉｏｎ ｂａｒｒｉｅｒ ）として用いて、大きいパターンのフィールド領域に形成されるフィールド酸化膜１４のバルク（ｂｕｌｋ）厚さが約７０００Åになり、小さいパターンのフィールド領域に形成されるフィールド酸化膜１４の最大厚さが約４２００Åになるように、露出されたフィールド領域の基板１１を熱酸化して、フィールド酸化膜１４をフィールド領域の基板１１上に形成する。
【００２０】
図２４に示すように、その窒化膜１６とパッド酸化膜１２を除去した後、マスクを使用しないで基板１１の全面上にチャンネルストップ用ホウ素イオン１５のビームを〈１００〉方向の基板１１の表面に垂直になるように整列し、１４０ＫｅＶのエネルギと３×１０１２ｉｏｎｓ／ｃｍ２ のドーズ（ｄｏｅｓ）の条件でイオン注入する。
【００２１】
この際、イオンの注入範囲（ｐｒｏｇｅｃｔｅｄ ｒａｎｇｅ ）はフィールド酸化膜１４で４０００Åであり、表面が露出された領域の基板１１では８０００Åである。
【００２２】
すなわち、厚さが最も薄いフィールド酸化膜１４では“ａ”で表示されたように、その酸化膜の厚さが注入範囲に該当し、厚さが厚い酸化膜では“ｂ”で表示されたようにバードビークのフィールド酸化膜の厚さが注入範囲に該当することとなる。
【００２３】
【発明が解決しようとする課題】
前述したように、従来は、隔離領域のパターン大きさによってフィールド酸化膜の厚さが変わる。そのため、スルーフィールドイオン注入されたチャンネルストップ用ホウ素イオンのフィールド酸化膜／シリコン基板の界面でのイオン濃度と界面占有面積が異なって絶縁特性が均一でなく、活性領域中にもホウ素イオンが注入されて接合静電容量と漏洩電流が増加することとなる。
【００２４】
したがって、本発明の目的は、フィールドトランジスタの絶縁特性を、フィールド領域のパターン大きさにかかわらず、フィールド領域と活性領域の連結部分であるフィールド領域の縁部でのチャンネルイオン濃度を選択的に増加させてフィールドトランジスタのスレショルド電圧を局部的に上昇させることにより、小さいパターン大きさのフィールドトランジスタの絶縁特性を向上させる、半導体装置の隔離構造とその製造方法を提供することにある。
【００３３】
【課題を解決するための手段】
本発明による半導体装置の隔離構造の製造方法は、基板のフィールド領域を除いた領域上に第１絶縁層を形成する段階と、基板のフィールド領域を所定の深さに食刻する段階と、食刻された基板のフィールド領域と第１絶縁層上に第２絶縁層と第３絶縁層を順次蒸着する段階と、基板のフィールド領域の第２絶縁層上に第３絶縁層の側壁を形成する段階と、第３絶縁層の側壁をマスクとして用いて基板のフィールド領域の内部にＬＯＣＯＳ法によりフィールド絶縁膜を形成する段階と、第３絶縁層の側壁を除去する段階と、第３絶縁層の側壁の下部領域に該当する基板にチャンネルストップイオンをイオン注入する段階と、フィールド酸化膜の周辺に沿って平坦層を形成する段階と、チャンネルストップイオンを熱処理してチャンネルストップ拡散領域を形成する段階とを含むことを特徴としている。
【００３４】
上記発明において好ましくは、平坦層は、フィールド絶縁膜と第２絶縁層上に蒸着された後、エッチバックされて形成される。
【００３５】
上記発明において好ましくは、平坦層は、フィールド絶縁膜の表面に等しく平坦化されるようにエッチバックされる。
【００３６】
上記発明において好ましくは、平坦層は、酸化膜でなる。
【００３７】
上記発明において好ましくは、平坦層は、チャンネルストップイオンを熱処理してチャンネルストップ拡散領域を形成する間に酸化される。
【００３８】
上記発明において好ましくは、平坦層は、非晶質シリコン層でなる。
【００３９】
上記発明において好ましくは、平坦層は、多結晶シリコン層でなる。
【００４０】
【実施例】
以下、本発明による半導体装置の隔離構造の一実施例を、添付図面に基づいて詳細に説明する。
【００４１】
図１に示すように、本発明の半導体装置の隔離構造は、単結晶シリコン基板２１のフィールド領域を除いた領域の表面上にパッド酸化膜２２が形成され、フィールド領域のシリコン基板２１の表面上にフィールド酸化膜２４が形成され、フィールド酸化膜２４の縁部が食刻されて露出されるシリコン基板２１の表面に対してチャンネルストップドーピングイオンがイオン注入され、熱処理されてチャンネルストップ領域２６が形成され、そのチャンネルストップ拡散領域２６上に酸化膜が追加形成されることにより、最終フィールド酸化膜２７が形成されている。
【００４２】
図１に示すように構成される本発明の半導体装置の隔離構造の製造方法を、図２〜図６に基づいて説明すると次のようである。
【００４３】
図２に示すように、まず、単結晶シリコン基板２１の全面上にパッド酸化膜２２を１５０〜３００Åの厚さに形成した後、そのパッド酸化膜２２の全面上に窒化膜２３を約４０００Åの厚さに形成する。次いで、写真食刻法によりフィールド領域の窒化膜２３とパッド酸化膜２２とを除去して、フィールド領域のシリコン基板２１の表面を露出させるとともに、活性領域の窒化膜２３とパッド酸化膜２２を形成する。
【００４４】
図３に示すように、前記窒化膜２３をマスクとして用いて、ＰＹＲＯ（Ｈ２ ＋Ｏ２ ）または水蒸気等の酸化性雰囲気の９００〜１１００℃で約１２０分間基板２１を熱処理して、フィールド領域のシリコン基板２１上にフィールド酸化膜２４を形成する。ここで、形成されるフィールド酸化膜２４のうち、パターン大きさが大きいフィールド酸化膜２４の厚さが約６００Åとなるようにする。
【００４５】
図４に示すように、ＣＦ３ またはＣＨＦ３ 等を含むガスを用いた乾式食刻法またはＨＦ等を含む溶液を用いた湿式食刻法で、フィールド酸化膜２４の厚さが薄い縁部の下部のシリコン基板２１が露出されるように、フィールド酸化膜２４の厚さが薄い縁部を食刻する。この際、シリコン基板２１の領域は幅（Ｗ）を有し、フィールド酸化膜２４の周囲に沿って露出される。
【００４６】
図５に示すように、パッド酸化膜２３／窒化膜２２の酸化防止膜と食刻されなかったフィールド酸化膜２４の厚い部分をマスクとして用いて、Ｎ−フィールド領域に対して、ＢまたはＢＦ２ 等のチャンネルストップイオン２５を３０〜８０ＫｅＶの加速電圧と２〜５×１０１３／ｃｍ２ のドーズでイオン注入する。
【００４７】
図６に示すように、酸化性雰囲気または非活性雰囲気で、イオン注入された基板２１を熱処理して、注入されたイオンを活性化させることにより、チャンネルストップ拡散領域２６を形成するとともに、そのチャンネルストップ拡散領域上に酸化膜を形成することにより、最終フィールド酸化膜２７を形成する。以後、窒化膜２３を亜硫酸溶液を用いて除去することにより、フィールド領域を完成する。
【００４８】
以下、本発明による半導体装置の隔離構造を他の実施例を、添付図面に基づいて説明する。
【００４９】
図７に示すように、本発明の半導体装置の隔離構造は、単結晶シリコン基板２１のフィールド領域を除いた領域の表面上にパッド酸化膜２２が形成され、窒化膜の側壁をマスクとして用いてフィールド領域のシリコン基板２１上にフィールド酸化膜３７が形成され、その窒化膜の側壁が食刻されてフィールド酸化膜３７の周辺が露出される酸化膜３４に対してチャンネルストップドーピングイオンがイオン注入され、熱処理されてチャンネルストップ拡散領域３９が形成されている。
【００５０】
図７に示すように構成される本発明の半導体装置の隔離構造の製造方法を、図８〜図１２に基づいて説明すると次のようである。
【００５１】
図８に示すように、まず、図２に示すように形成された構造上に、酸化膜３４を１００〜３００Åの厚さに蒸着してから、チャンネルストップドーピング領域の幅（Ｗ１）に該当する厚さに窒化膜３５を７００〜８００℃の温度で化学気相蒸着法により蒸着する。
【００５２】
図９に示すように、マスクを使用しないでＣＦ４ またはＳＦ６ 等のガスを用いて酸化膜３４の表面が露出されるまで窒化膜３５を異方性乾式食刻することにより、窒化膜３５の側壁３６を形成する。
【００５３】
図１０に示すように、窒化膜３５の側壁３６をマスクとして用いて、シリコン基板２１を熱酸化してフィールド酸化膜３７を成長させる。
【００５４】
図１１に示すように、その窒化膜が側壁３６を除去してからＢまたはＢＦ２ 等のイオン３８を、基板３１のＮ−フィールド領域に対してイオン注入する。
【００５５】
図１２に示すように、酸化膜３４を除去してから酸化性雰囲気または非活性雰囲気で基板２１を熱処理して、注入されたイオン３８を活性化させることによりチャンネルストップドーピング領域３９を形成する。以後、窒化膜２３を燐酸溶液で除去することにより、フィールド領域を完成する。
【００５６】
以下、本発明による半導体装置の隔離構造のさらに他の実施例を、添付図面に基づいて詳細に説明する。
【００５７】
図１３に示すように、本発明の半導体装置の隔離構造は、所定深さに食刻された単結晶シリコン基板２１のフィールド領域上に窒化膜の側壁をマスクとして用いて酸化膜が形成され、その窒化膜の側壁が除去された領域に対してチャンネルストップイオンがイオン注入され、熱処理されてチャンネルストップ拡散領域５０が形成され、その窒化膜の側壁が除去された領域に対して酸化膜が満たされることにより、最終フィールド酸化膜５１の表面が平坦化されている。
【００５８】
図１３に示すように構成される本発明の半導体装置の隔離構造の製造方法を、図１４〜図１９に基づいて説明すると次のようである。
【００５９】
図１４に示すように、まず、図２に示すように、フィールド領域を除いた活性領域に酸化膜２２と窒化膜２３の酸化防止膜を形成する。以後、その酸化防止膜をマスクとして用いて、フィールド領域の露出された基板２１を所定深さまで乾式食刻することにより、陥没部４１を形成する。この際、陥没部４１の深さが小さいパターンのフィールド領域で成長されるフィールド酸化膜の厚さの半分程度になるようにして、活性領域のシリコン基板の表面に対して形成されるフィールド酸化膜の表面が実質的に平坦化されるように誘導する。
【００６０】
図１５に示すように、図１４に示すように形成された構造上に酸化膜４４を１００〜３００Åの厚さに蒸着してから、チャンネルストップドーピング領域の幅（Ｗ）に該当する厚さに窒化膜を７００〜８００℃の温度で化学気相蒸着法で蒸着する。以後、マスクを使用しないで、ＣＦ４ またはＳＦ６ 等のガスを用いて酸化膜４４の表面が露出されるまで窒化膜を異方性乾式食刻することにより、窒化膜の側壁４６を形成する。
【００６１】
図１６に示すように、酸化膜の側壁４６をマスクとして用いてシリコン基板２１を熱酸化して、フィールド酸化膜４７を成長させる。
【００６２】
図１７に示すように、その窒化膜の側壁４６を除去してからＢまたはＢＦ２ 等のイオン４８を、基板２１のＮ−フィールド領域に対してイオン注入する。
【００６３】
図１８に示すように、化学気相法を用いて、酸化膜、非晶質シリコン膜または多結晶シリコン膜のいずれかの蒸着膜４９を、図１７に示すような構造の全面上に蒸着する。次いで、その蒸着膜４９が酸化膜である場合にはＣＦ４ ガスを用い、その蒸着膜４９が非晶質シリコン膜または多結晶シリコン膜である場合はＣＨＦ３ ＋Ｏ２ またはＳＦ６ のガスを用いて、フィールド酸化膜４７の表面が露出されるまでその蒸着膜４９をエッチバック（ｅｔｃｈ−ｂａｃｋ ）して、フィールド領域の縁部上のみに蒸着膜４９が残るようにすることにより、その蒸着膜４９の表面とフィールド酸化膜４７の表面が互いに平坦化される。
【００６４】
図１９に示すように、その蒸着膜４９が酸化膜である場合には、酸化性雰囲気または非活性雰囲気で、基板２１を熱処理してチャンネルストップイオン４８を活性化させることにより、拡散領域５０を形成する。また、その蒸着膜４９が非晶質シリコン膜または多結晶シリコン膜である場合は、酸化性雰囲気で基板２１を熱処理して、蒸着膜４９を酸化させるとともに、チャンネルストップイオン４８を活性化させることにより、チャンネルストップ拡散領域５０を形成する。以後、酸化膜４４と窒化膜２３を順次食刻して、フィールド領域の最終フィールド酸化膜５１を完成する。
【００６５】
【発明の効果】
以上説明したように、本発明は、フィールド領域の形成時、活性領域に隣接するフィールド領域の境界部でフィールド酸化膜の厚さが減少しチャンネルストップドーピング濃度が減少するフィールドトランジスタの脆弱部に、選択的にチャンネルストップドーピング濃度を増加させてフィールドトランジスタの絶縁特性を改善し、そのチャンネルストップドーピング領域を均一に形成することにより、フィールド領域の大きさによる絶縁特性の変化を最小化することができる。
【図面の簡単な説明】
【図１】本発明の第１実施例による半導体装置の隔離構造を示す断面図である。
【図２】図１の半導体装置の隔離構造の製造方法を示す断面工程図である。
【図３】図１の半導体装置の隔離構造の製造方法を示す断面工程図である。
【図４】図１の半導体装置の隔離構造の製造方法を示す断面工程図である。
【図５】図１の半導体装置の隔離構造の製造方法を示す断面工程図である。
【図６】図１の半導体装置の隔離構造の製造方法を示す断面工程図である。
【図７】本発明の他の実施例による半導体装置の隔離構造を示す断面図である。
【図８】図７の半導体装置の隔離構造の製造方法を示す断面工程図である。
【図９】図７の半導体装置の隔離構造の製造方法を示す断面工程図である。
【図１０】図７の半導体装置の隔離構造の製造方法を示す断面工程図である。
【図１１】図７の半導体装置の隔離構造の製造方法を示す断面工程図である。
【図１２】図７の半導体装置の隔離構造の製造方法を示す断面工程図である。
【図１３】本発明のさらに他の実施例による半導体装置の隔離構造を示す断面図である。
【図１４】図１３の半導体装置の隔離構造の製造方法を示す断面工程図である。
【図１５】図１３の半導体装置の隔離構造の製造方法を示す断面工程図である。
【図１６】図１３の半導体装置の隔離構造の製造方法を示す断面工程図である。
【図１７】図１３の半導体装置の隔離構造の製造方法を示す断面工程図である。
【図１８】図１３の半導体装置の隔離構造の製造方法を示す断面工程図である。
【図１９】図１３の半導体装置の隔離構造の製造方法を示す断面工程図である。
【図２０】従来技術によるスルーフィールドイオン注入を用いた半導体装置の隔離構造を示す断面図である。
【図２１】従来の他の技術によるスルーフィールドイオン注入を用いた半導体装置の隔離構造を示す断面図である。
【図２２】図２１の半導体装置の隔離構造の製造方法を示す断面工程図である。
【図２３】図２１の半導体装置の隔離構造の製造方法を示す断面工程図である。
【図２４】図２１の半導体装置の隔離構造の製造方法を示す断面工程図である。
【符号の説明】
１，１１ 単結晶シリコン基板
２ パッド酸化膜
３，１３ ｎ＋ 拡散領域
４，１４ フィールド酸化膜
５，１５ チャンネルストップドーピングイオン
１６ 窒化膜
２１ 単結晶シリコン基板
２２ パッド酸化膜
２３ 窒化膜
２４，２７ フィールド酸化膜
２５ チャンネルストップイオン
２６ チャンネルストップ拡散領域
３４，４４ 酸化膜
３５ 窒化膜
３６，４６ 側壁
４７，５１ フィールド酸化膜
４８ チャンネルストップイオン
４９ 蒸着膜
３９，５０ チャンネルストップ拡散領域
なお、各図中、同一符号は同一または相当部分を示す。
Claims (7)
- 基板のフィールド領域を除いた領域上に第１絶縁層を形成する段階と、前記基板のフィールド領域を所定の深さに食刻する段階と、食刻された基板のフィールド領域と前記第１絶縁層上に第２絶縁層と第３絶縁層を順次蒸着する段階と、前記基板のフィールド領域の前記第２絶縁層上に前記第３絶縁層の側壁を形成する段階と、前記第３絶縁層の側壁をマスクとして用いて前記基板のフィールド領域の内部にＬＯＣＯＳ法によりフィールド絶縁膜を形成する段階と、前記第３絶縁層の側壁を除去する段階と、前記第３絶縁層の側壁の下部領域に該当する前記基板にチャンネルストップイオンをイオン注入する段階と、前記フィールド酸化膜の周辺に沿って平坦層を形成する段階と、前記チャンネルストップイオンを熱処理してチャンネルストップ拡散領域を形成する段階とを含むことを特徴とする、半導体装置の隔離構造の製造方法。
- 前記平坦層は、フィールド絶縁膜と前記第２絶縁層上に蒸着された後、エッチバックされて形成されることを特徴とする、請求項１記載の半導体装置の隔離構造の製造方法。
- 前記平坦層は、フィールド絶縁膜の表面に等しく平坦化されるようにエッチバックされることを特徴とする、請求項２記載の半導体装置の隔離構造の製造方法。
- 前記平坦層は、酸化膜でなることを特徴とする、請求項１記載の半導体装置の隔離構造の製造方法。
- 前記平坦層は、前記チャンネルストップイオンを熱処理してチャンネルストップ拡散領域を形成する間に酸化されることを特徴とする、請求項１記載の半導体装置の隔離構造の製造方法。
- 前記平坦層は、非晶質シリコン層でなることを特徴とする、請求項５記載の半導体装置の隔離構造の製造方法。
- 前記平坦層は、多結晶シリコン層でなることを特徴とする、請求項５記載の半導体装置の隔離構造の製造方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR94P26961 | 1994-10-21 | ||
| KR1019940026961A KR0152909B1 (ko) | 1994-10-21 | 1994-10-21 | 반도체장치의 격리구조의 제조방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH08125010A JPH08125010A (ja) | 1996-05-17 |
| JP3628362B2 true JP3628362B2 (ja) | 2005-03-09 |
Family
ID=19395582
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP00315295A Expired - Fee Related JP3628362B2 (ja) | 1994-10-21 | 1995-01-12 | 半導体装置の隔離構造の製造方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US5468677A (ja) |
| JP (1) | JP3628362B2 (ja) |
| KR (1) | KR0152909B1 (ja) |
Families Citing this family (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6054367A (en) * | 1992-03-13 | 2000-04-25 | Texas Instruments Incorporated | Ion implant of the moat encroachment region of a LOCOS field isolation to increase the radiation hardness |
| JP3445660B2 (ja) * | 1994-07-08 | 2003-09-08 | 新日本製鐵株式会社 | 不揮発性半導体記憶装置及びその製造方法 |
| JP2778550B2 (ja) * | 1995-09-08 | 1998-07-23 | 日本電気株式会社 | 半導体集積回路の製造方法 |
| US5874346A (en) * | 1996-05-23 | 1999-02-23 | Advanced Micro Devices, Inc. | Subtrench conductor formation with large tilt angle implant |
| US5767000A (en) * | 1996-06-05 | 1998-06-16 | Advanced Micro Devices, Inc. | Method of manufacturing subfield conductive layer |
| KR100399948B1 (ko) * | 1996-12-30 | 2003-12-24 | 주식회사 하이닉스반도체 | 반도체 장치의 소자분리막 형성 방법 |
| US6097069A (en) * | 1998-06-22 | 2000-08-01 | International Business Machines Corporation | Method and structure for increasing the threshold voltage of a corner device |
| US6674134B2 (en) | 1998-10-15 | 2004-01-06 | International Business Machines Corporation | Structure and method for dual gate oxidation for CMOS technology |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS56105651A (en) * | 1980-01-28 | 1981-08-22 | Mitsubishi Electric Corp | Manufacture of semiconductor device |
| JPS56135975A (en) * | 1980-03-27 | 1981-10-23 | Seiko Instr & Electronics Ltd | Manufacture of semiconductor device |
| JPH02122669A (ja) * | 1988-11-01 | 1990-05-10 | Nec Corp | 半導体装置の製造方法 |
| JPH04348053A (ja) * | 1991-05-24 | 1992-12-03 | Nippon Steel Corp | 半導体装置の製造方法 |
| US5376230A (en) * | 1991-11-15 | 1994-12-27 | Sony Corporation | Method of manufacturing a semiconductor device |
| US5220192A (en) * | 1992-07-10 | 1993-06-15 | Lsi Logic | Radiation hardened CMOS structure using an implanted P guard structure and method for the manufacture thereof |
-
1994
- 1994-10-21 KR KR1019940026961A patent/KR0152909B1/ko not_active IP Right Cessation
- 1994-12-21 US US08/360,602 patent/US5468677A/en not_active Expired - Fee Related
-
1995
- 1995-01-12 JP JP00315295A patent/JP3628362B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| KR960015850A (ko) | 1996-05-22 |
| US5468677A (en) | 1995-11-21 |
| JPH08125010A (ja) | 1996-05-17 |
| KR0152909B1 (ko) | 1998-12-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5393693A (en) | "Bird-beak-less" field isolation method | |
| JP2006261703A (ja) | メサ分離ｓｏｉトランジスタおよびそれの製造方法 | |
| US5895252A (en) | Field oxidation by implanted oxygen (FIMOX) | |
| JPH0279445A (ja) | 素子分離領域の形成方法 | |
| JP2802600B2 (ja) | 半導体装置の製造方法 | |
| JPH09181170A (ja) | 素子分離膜形成方法 | |
| JP3628362B2 (ja) | 半導体装置の隔離構造の製造方法 | |
| JPH11145273A (ja) | 半導体装置の製造方法 | |
| US5612247A (en) | Method for fabricating isolation region for a semiconductor device | |
| JP2955838B2 (ja) | 半導体装置の製造方法 | |
| US5763316A (en) | Substrate isolation process to minimize junction leakage | |
| JPS6252950B2 (ja) | ||
| US5747378A (en) | Method of damage free doping for forming a dram memory cell | |
| JPH07245400A (ja) | 電界効果型トランジスタとその製造方法 | |
| US6281093B1 (en) | Method to reduce trench cone formation in the fabrication of shallow trench isolations | |
| KR100336567B1 (ko) | 반도체장치의소자분리방법 | |
| US5541136A (en) | Method of forming a field oxide film in a semiconductor device | |
| KR0167231B1 (ko) | 반도체장치의 격리방법 | |
| US20060030118A1 (en) | Method of manufacturing a semiconductor device with field isolation regions consisting of grooves filled with isolation material | |
| JPH0313745B2 (ja) | ||
| KR940001813B1 (ko) | 반도체장치 소자 분리방법 및 그 소자 분리영역을 갖는 반도체장치 | |
| KR19980038880A (ko) | 반도체 디바이스의 소자 분리막 형성 방법 | |
| KR0140642B1 (ko) | 반도체장치의 제조방법 | |
| KR100204022B1 (ko) | 반도체 소자의 소자분리막 형성방법 | |
| JP3000130B2 (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040210 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040427 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20040608 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040929 |
|
| A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20041018 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20041109 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20041208 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071217 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081217 Year of fee payment: 4 |
|
| LAPS | Cancellation because of no payment of annual fees |