JPH09181170A - 素子分離膜形成方法 - Google Patents
素子分離膜形成方法Info
- Publication number
- JPH09181170A JPH09181170A JP8328850A JP32885096A JPH09181170A JP H09181170 A JPH09181170 A JP H09181170A JP 8328850 A JP8328850 A JP 8328850A JP 32885096 A JP32885096 A JP 32885096A JP H09181170 A JPH09181170 A JP H09181170A
- Authority
- JP
- Japan
- Prior art keywords
- film
- etching
- ion implantation
- forming
- trench
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Element Separation (AREA)
Abstract
(57)【要約】
【課題】ＳＯＩ基板の素子分離膜を形成する方法におい
て活性領域の面積を大きくする。 【解決手段】活性基板20の全面にパッド酸化膜30を形成
し、その上に非活性領域のパッド酸化膜30を露出させる
形の蝕刻／イオン注入防止膜40を形成し、イオン注入防
止絶縁膜62を形成し、蝕刻／イオン注入防止膜40及び蝕
刻／イオン注入防止膜40の側壁に形成されているイオン
注入防止絶縁膜62をマスクとしてイオン注入して不純物
ドーピング領域52を形成し、不純物ドーピング領域52が
形成されている結果物の全面にスペーサ層を形成し、ス
ペーサ層64とイオン注入防止絶縁膜62とを異方性蝕刻し
て蝕刻／イオン注入防止膜40の側壁にスペーサ64を形成
し、スペーサ64の間に露出された不純物ドーピング領域
52を蝕刻してトレンチ1とこれを取り囲む形の縁部不純
物層58を形成し、トレンチを絶縁物質120aで充填して素
子分離膜120を形成する。
て活性領域の面積を大きくする。 【解決手段】活性基板20の全面にパッド酸化膜30を形成
し、その上に非活性領域のパッド酸化膜30を露出させる
形の蝕刻／イオン注入防止膜40を形成し、イオン注入防
止絶縁膜62を形成し、蝕刻／イオン注入防止膜40及び蝕
刻／イオン注入防止膜40の側壁に形成されているイオン
注入防止絶縁膜62をマスクとしてイオン注入して不純物
ドーピング領域52を形成し、不純物ドーピング領域52が
形成されている結果物の全面にスペーサ層を形成し、ス
ペーサ層64とイオン注入防止絶縁膜62とを異方性蝕刻し
て蝕刻／イオン注入防止膜40の側壁にスペーサ64を形成
し、スペーサ64の間に露出された不純物ドーピング領域
52を蝕刻してトレンチ1とこれを取り囲む形の縁部不純
物層58を形成し、トレンチを絶縁物質120aで充填して素
子分離膜120を形成する。
Description
【０００１】
【発明の属する技術分野】本発明は半導体素子の製造方
法に係り、特にＳＯＩ（Silicon-On-Insulator）基板に
素子分離膜を形成する方法に関する。
法に係り、特にＳＯＩ（Silicon-On-Insulator）基板に
素子分離膜を形成する方法に関する。
【０００２】
【従来の技術】半導体素子の高集積化が進むにつれ、素
子分離領域の面積を最小化する必要がより高まってい
る。従来は、素子分離方法として選択酸化法（Local Ox
idationof Silicon；以下LOCOSと称する）による素子分
離方法が使用されたが、サブミクロン以下のクラスの素
子が縮小されながらバーズビーク（Bird's beak）によ
る問題点が深刻になった。特に０．２５μｍ以下の素子
になると、ＬＯＣＯＳによる素子分離方法の適用は期待
できないのが実情である。そのため変形ＬＯＣＯＳ等の
様々の方法を試みることになった。
子分離領域の面積を最小化する必要がより高まってい
る。従来は、素子分離方法として選択酸化法（Local Ox
idationof Silicon；以下LOCOSと称する）による素子分
離方法が使用されたが、サブミクロン以下のクラスの素
子が縮小されながらバーズビーク（Bird's beak）によ
る問題点が深刻になった。特に０．２５μｍ以下の素子
になると、ＬＯＣＯＳによる素子分離方法の適用は期待
できないのが実情である。そのため変形ＬＯＣＯＳ等の
様々の方法を試みることになった。
【０００３】シリコン基板にトレンチを形成し、その内
部に絶縁物質を充填するトレンチ素子分離技術は、特に
表面平坦度がよく、絶縁特性に優れ、バーズビーク等の
問題点が発生しないため、次世代の素子分離技術に広く
使用される見込みである。
部に絶縁物質を充填するトレンチ素子分離技術は、特に
表面平坦度がよく、絶縁特性に優れ、バーズビーク等の
問題点が発生しないため、次世代の素子分離技術に広く
使用される見込みである。
【０００４】ＳＯＩ基板にＬＯＣＯＳ法を適用する場合
にはフィールド酸化膜（素子分離膜）が薄くなる現象
（即ち、素子分離領域の面積が狭い場合、フィールド酸
化膜の形成時間を増加させてもフィールド酸化膜が一定
の膜厚以上にならない現象）のために、素子分離膜と埋
没絶縁層（ＳＯＩ基板はバルク基板、埋没絶縁層及び活
性基板で構成される）との接触部における絶縁特性が悪
くなる。従って、ＳＯＩ基板にトレンチ素子分離技術を
適用することは、絶縁特性の向上のために特に重要であ
る。
にはフィールド酸化膜（素子分離膜）が薄くなる現象
（即ち、素子分離領域の面積が狭い場合、フィールド酸
化膜の形成時間を増加させてもフィールド酸化膜が一定
の膜厚以上にならない現象）のために、素子分離膜と埋
没絶縁層（ＳＯＩ基板はバルク基板、埋没絶縁層及び活
性基板で構成される）との接触部における絶縁特性が悪
くなる。従って、ＳＯＩ基板にトレンチ素子分離技術を
適用することは、絶縁特性の向上のために特に重要であ
る。
【０００５】一方、活性領域の縁部（素子分離膜と隣接
した活性領域）は界面電荷（活性領域と素子分離膜との
間の電荷）と素子分離膜内に固定された電荷により容易
に反転され（side wall inversion）、活性領域の縁部
に形成された寄生トランジスタにより、活性領域に形成
される正常なトランジスタの漏れ電流が増加される（ed
ge transistor effect）。これを防止するため素子分離
膜の縁部を基板（活性領域）と同一の導電形を有する不
純物でドーピングして不純物の濃度を高める方法（acti
ve sidewall形成工程）が提案されている。
した活性領域）は界面電荷（活性領域と素子分離膜との
間の電荷）と素子分離膜内に固定された電荷により容易
に反転され（side wall inversion）、活性領域の縁部
に形成された寄生トランジスタにより、活性領域に形成
される正常なトランジスタの漏れ電流が増加される（ed
ge transistor effect）。これを防止するため素子分離
膜の縁部を基板（活性領域）と同一の導電形を有する不
純物でドーピングして不純物の濃度を高める方法（acti
ve sidewall形成工程）が提案されている。
【０００６】図１は、従来技術に係る第１の素子分離膜
の形成方法を説明するための断面図である。この素子分
離膜の形成方法は、トレンチ素子分離技術に係り、素子
分離膜の形成に際して該素子分離膜の縁部のドーピング
濃度を高めるものである。
の形成方法を説明するための断面図である。この素子分
離膜の形成方法は、トレンチ素子分離技術に係り、素子
分離膜の形成に際して該素子分離膜の縁部のドーピング
濃度を高めるものである。
【０００７】先ず、バルク基板１００、埋没絶縁層１０
及び活性基板２０よりなるＳＯＩ基板上に、活性基板２
０の非活性領域を露出させる形のパッド酸化膜３０と蝕
刻／イオン注入防止膜４０を形成する。そして、これら
をマスクとして活性基板２０を蝕刻することによりトレ
ンチ１を形成する。次いで、トレンチ１の側壁に不純物
イオン２３を傾斜注入して活性領域の縁部（即ち、トレ
ンチ１の側壁部分）に縁部不純物層５を形成する。
及び活性基板２０よりなるＳＯＩ基板上に、活性基板２
０の非活性領域を露出させる形のパッド酸化膜３０と蝕
刻／イオン注入防止膜４０を形成する。そして、これら
をマスクとして活性基板２０を蝕刻することによりトレ
ンチ１を形成する。次いで、トレンチ１の側壁に不純物
イオン２３を傾斜注入して活性領域の縁部（即ち、トレ
ンチ１の側壁部分）に縁部不純物層５を形成する。
【０００８】縁部不純物層５は、活性基板２０の導電形
と同一な導電形となっており、前述した側壁反転現象及
び縁部トランジスタ現象を防止するための目的で形成さ
れる。
と同一な導電形となっており、前述した側壁反転現象及
び縁部トランジスタ現象を防止するための目的で形成さ
れる。
【０００９】縁部不純物層５の形成のための不純物イオ
ン２３の傾斜注入の際、パッド酸化膜３０とトレンチ１
の上部縁部とが接触する部分（図中、Ａ部分）には、パ
ッド酸化膜３０及び蝕刻／イオン注入防止膜４０がイオ
ン注入に対するマスクとして作用するために不純物イオ
ン２３が注入されない。Ａ部分にまで不純物イオン２３
を完全に注入するためには、イオン注入エネルギーを高
める必要があるが、この場合、Ａ部分には不純物イオン
２３が充分に注入されるが、他の部分には不純物イオン
２３が過剰に注入され、活性領域まで縁部不純物層５が
拡張されるという問題が発生する。これは活性領域の面
積を狭くする結果を齎すので、素子の高集積化を妨げ
る。
ン２３の傾斜注入の際、パッド酸化膜３０とトレンチ１
の上部縁部とが接触する部分（図中、Ａ部分）には、パ
ッド酸化膜３０及び蝕刻／イオン注入防止膜４０がイオ
ン注入に対するマスクとして作用するために不純物イオ
ン２３が注入されない。Ａ部分にまで不純物イオン２３
を完全に注入するためには、イオン注入エネルギーを高
める必要があるが、この場合、Ａ部分には不純物イオン
２３が充分に注入されるが、他の部分には不純物イオン
２３が過剰に注入され、活性領域まで縁部不純物層５が
拡張されるという問題が発生する。これは活性領域の面
積を狭くする結果を齎すので、素子の高集積化を妨げ
る。
【００１０】図２Ａ乃至図２Ｃは、従来技術に係る第２
の素子分離膜の形成方法を説明するための断面図であっ
て、図１を用いて説明した上記問題点を解決するための
方法を説明する。
の素子分離膜の形成方法を説明するための断面図であっ
て、図１を用いて説明した上記問題点を解決するための
方法を説明する。
【００１１】この方法においては、先ず、活性基板２０
上にパッド酸化膜３０を形成した後に、このパッド酸化
膜３０上に活性基板２０の非活性領域を露出させる形の
蝕刻／イオン注入防止膜４０を形成する。次いで、蝕刻
／イオン注入防止膜４０をマスクとして活性基板２０に
不純物イオン５０を注入して不純物ドーピング領域５２
を形成した後に、その結果物を熱処理して、不純物ドー
ピング領域５２にドーピングされている不純物イオン等
を側面に拡散させることにより縁部不純物層５４を形成
する（図２Ａ参照）。
上にパッド酸化膜３０を形成した後に、このパッド酸化
膜３０上に活性基板２０の非活性領域を露出させる形の
蝕刻／イオン注入防止膜４０を形成する。次いで、蝕刻
／イオン注入防止膜４０をマスクとして活性基板２０に
不純物イオン５０を注入して不純物ドーピング領域５２
を形成した後に、その結果物を熱処理して、不純物ドー
ピング領域５２にドーピングされている不純物イオン等
を側面に拡散させることにより縁部不純物層５４を形成
する（図２Ａ参照）。
【００１２】次いで、蝕刻／イオン注入防止膜４０をマ
スクとして活性基板２０を蝕刻することによりトレンチ
１を形成し（図２Ｂ参照）、このトレンチ１に絶縁物質
を充填することにより素子分離膜１１０を形成する（図
２Ｃ参照）。この蝕刻工程において、縁部不純物層５４
は蝕刻されない状態で残り、素子分離膜１００を完全に
取り囲む。
スクとして活性基板２０を蝕刻することによりトレンチ
１を形成し（図２Ｂ参照）、このトレンチ１に絶縁物質
を充填することにより素子分離膜１１０を形成する（図
２Ｃ参照）。この蝕刻工程において、縁部不純物層５４
は蝕刻されない状態で残り、素子分離膜１００を完全に
取り囲む。
【００１３】この第２の方法では、蝕刻されない状態で
残る縁部不純物層５４により、側壁反転現象及び縁部ト
ランジスタ現象が防止される。
残る縁部不純物層５４により、側壁反転現象及び縁部ト
ランジスタ現象が防止される。
【００１４】この第２の方法によれば、トレンチの上部
の縁部に不純物イオンが注入されない現象は防止できる
が、縁部不純物層５４を不純物ドーピング領域５２から
拡散された不純物イオンとして形成するため不純物の濃
度及びプロファイルを調節しにくいという問題がある。
の縁部に不純物イオンが注入されない現象は防止できる
が、縁部不純物層５４を不純物ドーピング領域５２から
拡散された不純物イオンとして形成するため不純物の濃
度及びプロファイルを調節しにくいという問題がある。
【００１５】図３Ａ乃至図３Ｄは、従来技術に係る第３
の素子分離膜の形成方法を説明するための断面図であ
る。この方法は、図２Ａ乃至図２Ｃの問題点を解決する
ものである。
の素子分離膜の形成方法を説明するための断面図であ
る。この方法は、図２Ａ乃至図２Ｃの問題点を解決する
ものである。
【００１６】この方法においては、図２Ａと同一の方法
で不純物ドーピング領域５２まで形成した後（図３Ａ参
照）、不純物ドーピング領域５２が形成されている結果
物の全面に化学気相蒸気法で酸化膜（以降の工程により
スペーサ６０となる）を形成する。次いで、前記酸化膜
を異方性蝕刻することにより蝕刻／イオン注入防止膜４
０の側壁にスペーサ６０を形成する（図３Ｂ参照）。
で不純物ドーピング領域５２まで形成した後（図３Ａ参
照）、不純物ドーピング領域５２が形成されている結果
物の全面に化学気相蒸気法で酸化膜（以降の工程により
スペーサ６０となる）を形成する。次いで、前記酸化膜
を異方性蝕刻することにより蝕刻／イオン注入防止膜４
０の側壁にスペーサ６０を形成する（図３Ｂ参照）。
【００１７】次いで、蝕刻／イオン注入防止膜４０及び
スペーサ６０をマスクとして活性基板２０を蝕刻するこ
とによりトレンチ１と縁部不純物層５６（該蝕刻工程に
より蝕刻されない不純物ドーピング領域５２）を形成し
（図３Ｃ参照）、このトレンチに絶縁物質を充填するこ
とにより素子分離膜１１０を形成する（図３Ｄ参照）。
スペーサ６０をマスクとして活性基板２０を蝕刻するこ
とによりトレンチ１と縁部不純物層５６（該蝕刻工程に
より蝕刻されない不純物ドーピング領域５２）を形成し
（図３Ｃ参照）、このトレンチに絶縁物質を充填するこ
とにより素子分離膜１１０を形成する（図３Ｄ参照）。
【００１８】図中、Ｗ１は最初に限定された非活性領域
の幅を示し、Ｔ４はスペーサ６０の幅を示し、Ｔ５は最
終的に限定された非活性領域の幅を示す。従って、最終
的に限定された非活性領域の幅Ｔ５は、最初に限定され
た非活性領域の幅Ｗ１からスペーサの幅Ｔ４の２倍分を
差引いた値である。
の幅を示し、Ｔ４はスペーサ６０の幅を示し、Ｔ５は最
終的に限定された非活性領域の幅を示す。従って、最終
的に限定された非活性領域の幅Ｔ５は、最初に限定され
た非活性領域の幅Ｗ１からスペーサの幅Ｔ４の２倍分を
差引いた値である。
【００１９】前述した従来の第３の方法によれば、第１
に、蝕刻／イオン注入防止膜４０の側壁にスペーサ６０
を形成した後に、これを用いて不純物ドーピング領域５
２の縁部を除いた領域のみを蝕刻することにより、素子
分離膜１１０が占める幅がスペーサ６０の２倍（Ｔ４×
２）分小さくなる。そして、第２に、不純物ドーピング
領域５２の不純物の濃度及びそのプロファイルを調節す
ることにより、側壁反転現象及び縁部トランジスタ現象
を防止するための縁部不純物層５６の不純物の濃度及び
そのプロファイルを任意に調節することができる。
に、蝕刻／イオン注入防止膜４０の側壁にスペーサ６０
を形成した後に、これを用いて不純物ドーピング領域５
２の縁部を除いた領域のみを蝕刻することにより、素子
分離膜１１０が占める幅がスペーサ６０の２倍（Ｔ４×
２）分小さくなる。そして、第２に、不純物ドーピング
領域５２の不純物の濃度及びそのプロファイルを調節す
ることにより、側壁反転現象及び縁部トランジスタ現象
を防止するための縁部不純物層５６の不純物の濃度及び
そのプロファイルを任意に調節することができる。
【００２０】
【発明が解決しょうとする課題】本発明の目的は、側壁
反転現象及び縁部トランジスタ現象を防止するための縁
部不純物層の不純物の濃度及び不純物のプロファイルを
任意に調節すると共に、この縁部不純物層が占める面積
をより小さくして活性領域の面積を広げることができる
半導体素子の素子分離膜の形成方法を提供することにあ
る。
反転現象及び縁部トランジスタ現象を防止するための縁
部不純物層の不純物の濃度及び不純物のプロファイルを
任意に調節すると共に、この縁部不純物層が占める面積
をより小さくして活性領域の面積を広げることができる
半導体素子の素子分離膜の形成方法を提供することにあ
る。
【００２１】
【課題を解決するための手段】前記目的を達成するため
の本発明による素子分離膜の形成方法は、バルク基板、
埋没絶縁層及び活性基板で構成されたＳＯＩ基板に素子
分離膜を形成するにおいて、前記活性基板の全面にパッ
ド酸化膜を形成する第１工程と、前記パッド酸化膜上に
非活性領域の前記パッド酸化膜を露出させる形の蝕刻／
イオン注入防止膜を形成する第２工程と、前記蝕刻／イ
オン注入防止膜が形成されている結果物の全面にイオン
注入防止絶縁膜を形成する第３工程と、前記蝕刻／イオ
ン注入防止膜及び前記蝕刻／イオン注入防止膜の側壁に
形成されている前記イオン注入防止絶縁膜をマスクとし
てイオン注入を行うことにより前記活性基板に不純物ド
ーピング領域を形成する第４工程と、前記不純物ドーピ
ング領域が形成されている結果物の全面にスペーサ層を
形成する第５工程と、前記スペーサ層とイオン注入防止
絶縁膜とを異方性蝕刻することにより前記蝕刻／イオン
注入防止膜の側壁にスペーサを形成する第６工程と、前
記スペーサの間に露出された不純物ドーピング領域を蝕
刻することによりトレンチ及びこれを取り囲む形の縁部
不純物層を形成する第７工程と、前記トレンチを絶縁物
質で充填することにより素子分離膜を形成する第８工程
とを具備することを特徴とする。
の本発明による素子分離膜の形成方法は、バルク基板、
埋没絶縁層及び活性基板で構成されたＳＯＩ基板に素子
分離膜を形成するにおいて、前記活性基板の全面にパッ
ド酸化膜を形成する第１工程と、前記パッド酸化膜上に
非活性領域の前記パッド酸化膜を露出させる形の蝕刻／
イオン注入防止膜を形成する第２工程と、前記蝕刻／イ
オン注入防止膜が形成されている結果物の全面にイオン
注入防止絶縁膜を形成する第３工程と、前記蝕刻／イオ
ン注入防止膜及び前記蝕刻／イオン注入防止膜の側壁に
形成されている前記イオン注入防止絶縁膜をマスクとし
てイオン注入を行うことにより前記活性基板に不純物ド
ーピング領域を形成する第４工程と、前記不純物ドーピ
ング領域が形成されている結果物の全面にスペーサ層を
形成する第５工程と、前記スペーサ層とイオン注入防止
絶縁膜とを異方性蝕刻することにより前記蝕刻／イオン
注入防止膜の側壁にスペーサを形成する第６工程と、前
記スペーサの間に露出された不純物ドーピング領域を蝕
刻することによりトレンチ及びこれを取り囲む形の縁部
不純物層を形成する第７工程と、前記トレンチを絶縁物
質で充填することにより素子分離膜を形成する第８工程
とを具備することを特徴とする。
【００２２】この際、前記不純物ドーピング領域を形成
するため注入される不純物イオン等の導電形は前記活性
基板の導電形と同一であることが望ましく、前記蝕刻／
イオン注入防止膜は窒化シリコンよりなることが望まし
く、前記イオン注入防止絶縁膜は化学気相蒸着法により
蒸着された酸化物よりなることが望ましい。
するため注入される不純物イオン等の導電形は前記活性
基板の導電形と同一であることが望ましく、前記蝕刻／
イオン注入防止膜は窒化シリコンよりなることが望まし
く、前記イオン注入防止絶縁膜は化学気相蒸着法により
蒸着された酸化物よりなることが望ましい。
【００２３】一方、前記第７工程の後に、前記トレンチ
の側壁に欠陥除去のための酸化膜を形成する工程を追加
することが望ましい。
の側壁に欠陥除去のための酸化膜を形成する工程を追加
することが望ましい。
【００２４】また、前記第８工程は、前記トレンチ及び
縁部不純物層が形成されている結果物の全面に絶縁物質
を塗布する工程、前記蝕刻／イオン注入防止膜の表面が
露出されるまで前記絶縁物質を蝕刻する工程、前記蝕刻
工程により露出された蝕刻／イオン注入防止膜を除去す
る工程及び前記パッド酸化膜を除去する工程を含むこと
が望ましい。
縁部不純物層が形成されている結果物の全面に絶縁物質
を塗布する工程、前記蝕刻／イオン注入防止膜の表面が
露出されるまで前記絶縁物質を蝕刻する工程、前記蝕刻
工程により露出された蝕刻／イオン注入防止膜を除去す
る工程及び前記パッド酸化膜を除去する工程を含むこと
が望ましい。
【発明の実施の形態】図４Ａ乃至図４Ｆは、本発明によ
る素子分離膜の形成方法を説明するための断面図であ
る。
る素子分離膜の形成方法を説明するための断面図であ
る。
【００２５】まず、図４Ａはパッド酸化膜３０及び蝕刻
／イオン注入防止膜４０を形成する工程を説明するため
の図である。この工程は、バルク基板１００、埋没絶縁
層１０及び活性基板２０よりなるＳＯＩ基板を形成する
第１工程、活性基板２０を酸素雰囲気に露出させること
により、パッド酸化膜３０上に、例えば窒化酸化膜等の
物質を塗布した後に、パッド酸化膜３０の非活性領域が
露出するように該パッド酸化膜３０をパタニングするこ
とにより、蝕刻／イオン注入防止膜４０を形成する第３
工程を含む。
／イオン注入防止膜４０を形成する工程を説明するため
の図である。この工程は、バルク基板１００、埋没絶縁
層１０及び活性基板２０よりなるＳＯＩ基板を形成する
第１工程、活性基板２０を酸素雰囲気に露出させること
により、パッド酸化膜３０上に、例えば窒化酸化膜等の
物質を塗布した後に、パッド酸化膜３０の非活性領域が
露出するように該パッド酸化膜３０をパタニングするこ
とにより、蝕刻／イオン注入防止膜４０を形成する第３
工程を含む。
【００２６】ここで、蝕刻／イオン注入防止膜４０は、
所定の蝕刻工程に対して前記パッド酸化膜３０を構成す
る物質とは異なる蝕刻選択性を有する物質で形成され
る。この実施の形態においては、蝕刻／イオン注入防止
膜４０を形成する物質として窒化シリコンを使用する。
所定の蝕刻工程に対して前記パッド酸化膜３０を構成す
る物質とは異なる蝕刻選択性を有する物質で形成され
る。この実施の形態においては、蝕刻／イオン注入防止
膜４０を形成する物質として窒化シリコンを使用する。
【００２７】図４Ａにおいて、Ｗ２は最初に限定された
非活性領域の幅を示す。
非活性領域の幅を示す。
【００２８】図４Ｂは、イオン注入防止絶縁膜６２及び
不純物ドーピング領域５２を形成する工程を説明するた
めの図である。この工程は、蝕刻／イオン注入防止膜４
０が形成されている結果物の全面に、例えば化学気相蒸
着法により酸化膜を蒸着してイオン注入防止絶縁膜６２
を形成する第１工程と、蝕刻／イオン注入防止膜４０及
び蝕刻／イオン注入防止膜４０の側壁に形成されている
イオン注入防止絶縁膜６２をマスクとして不純物イオン
５０を注入することにより非活性領域の活性基板２０に
不純物ドーピング領域５２を形成する第２工程とを含
む。
不純物ドーピング領域５２を形成する工程を説明するた
めの図である。この工程は、蝕刻／イオン注入防止膜４
０が形成されている結果物の全面に、例えば化学気相蒸
着法により酸化膜を蒸着してイオン注入防止絶縁膜６２
を形成する第１工程と、蝕刻／イオン注入防止膜４０及
び蝕刻／イオン注入防止膜４０の側壁に形成されている
イオン注入防止絶縁膜６２をマスクとして不純物イオン
５０を注入することにより非活性領域の活性基板２０に
不純物ドーピング領域５２を形成する第２工程とを含
む。
【００２９】この工程により、イオン注入防止絶縁膜６
２はＴ１の厚さで形成される。また、不純物ドーピング
領域５２の幅Ｗ３は、図３Ａに示された幅Ｗ４より２×
Ｔ１ほど小さくなるため、活性領域は２×Ｔ１分大きく
なる。
２はＴ１の厚さで形成される。また、不純物ドーピング
領域５２の幅Ｗ３は、図３Ａに示された幅Ｗ４より２×
Ｔ１ほど小さくなるため、活性領域は２×Ｔ１分大きく
なる。
【００３０】不純物ドーピング領域５２に注入される不
純物イオン５０の導電形は活性基板２０の導電形と同一
である。
純物イオン５０の導電形は活性基板２０の導電形と同一
である。
【００３１】図４Ｃは、スペーサ６４を形成する工程を
説明するための図である。この工程は、イオン注入防止
絶縁膜６２が形成されている結果物の全面に、例えば化
学気相蒸着法により酸化膜を蒸着することによりスペー
サ層（以降の工程によりスペーサ６４となる）を形成す
る第１工程と、スペーサ層を異方性蝕刻することにより
イオン注入防止絶縁膜６２の側壁にスペーサ６４を形成
する第２工程とを含む。異方性蝕刻を行う第２工程にお
いて、蝕刻／イオン注入防止膜４０上に形成されていた
イオン注入防止絶縁膜６２も共に除去される。
説明するための図である。この工程は、イオン注入防止
絶縁膜６２が形成されている結果物の全面に、例えば化
学気相蒸着法により酸化膜を蒸着することによりスペー
サ層（以降の工程によりスペーサ６４となる）を形成す
る第１工程と、スペーサ層を異方性蝕刻することにより
イオン注入防止絶縁膜６２の側壁にスペーサ６４を形成
する第２工程とを含む。異方性蝕刻を行う第２工程にお
いて、蝕刻／イオン注入防止膜４０上に形成されていた
イオン注入防止絶縁膜６２も共に除去される。
【００３２】Ｔ３は最終的に限定される素子分離膜が占
める幅を示す。
める幅を示す。
【００３３】スペーサ６４の幅とイオン注入防止絶縁膜
６２の幅を合わせた値が図３Ｃのスペーサ６０の幅Ｔ４
と同じ場合、Ｔ３は図３ＣのＴ５と同一である。
６２の幅を合わせた値が図３Ｃのスペーサ６０の幅Ｔ４
と同じ場合、Ｔ３は図３ＣのＴ５と同一である。
【００３４】しかし、この実施の形態のスペーサ６４の
幅を図３Ｃのスペーサ６０の幅Ｔ４と同一にする場合、
Ｔ３は図３ＣのＴ５より小さい。即ち、この実施の形態
により限定される素子分離膜が占める幅Ｔ３は、従来の
他の方法により限定される素子分離膜が占める幅Ｔ５よ
り小さい。
幅を図３Ｃのスペーサ６０の幅Ｔ４と同一にする場合、
Ｔ３は図３ＣのＴ５より小さい。即ち、この実施の形態
により限定される素子分離膜が占める幅Ｔ３は、従来の
他の方法により限定される素子分離膜が占める幅Ｔ５よ
り小さい。
【００３５】図４Ｄは、縁部不純物層５８を形成する工
程を説明するための図である。この工程は、蝕刻／イオ
ン注入防止膜４０及びスペーサ６４をマスクとして活性
基板２０を蝕刻することによりトレンチ１を形成すると
同時にトレンチ１を取り囲む形の縁部不純物層５８を形
成する工程である。この工程において、埋没絶縁層１０
は、蝕刻に対する蝕刻ストッパとして作用する。
程を説明するための図である。この工程は、蝕刻／イオ
ン注入防止膜４０及びスペーサ６４をマスクとして活性
基板２０を蝕刻することによりトレンチ１を形成すると
同時にトレンチ１を取り囲む形の縁部不純物層５８を形
成する工程である。この工程において、埋没絶縁層１０
は、蝕刻に対する蝕刻ストッパとして作用する。
【００３６】図４Ｄによれば、縁部不純物層５８の幅Ｔ
２はスペーサ６４の幅と同一であることがわかる。ま
た、この実施の形態による縁部不純物層５８は、イオン
注入防止絶縁膜６２の幅だけその幅が小さいので、結果
的に活性領域の幅はイオン注入防止絶縁膜６２の幅の２
倍分ほど大きくなることがわかる。
２はスペーサ６４の幅と同一であることがわかる。ま
た、この実施の形態による縁部不純物層５８は、イオン
注入防止絶縁膜６２の幅だけその幅が小さいので、結果
的に活性領域の幅はイオン注入防止絶縁膜６２の幅の２
倍分ほど大きくなることがわかる。
【００３７】図４Ｅは、縁部不純物層５８が形成されて
いる結果物の全面に、トレンチ（図４Ｄの符号１）が完
全に充填されるように絶縁物質１２０ａを塗布した後
に、蝕刻／イオン注入防止膜４０が露出されるように、
例えば化学的物理的ポリシング（ＣＭＰ）のような蝕刻
工程を施した後の断面図である。
いる結果物の全面に、トレンチ（図４Ｄの符号１）が完
全に充填されるように絶縁物質１２０ａを塗布した後
に、蝕刻／イオン注入防止膜４０が露出されるように、
例えば化学的物理的ポリシング（ＣＭＰ）のような蝕刻
工程を施した後の断面図である。
【００３８】ここで、絶縁物質１２０ａを塗布する前
に、トレンチの側壁に薄い酸化膜（図示せず）を形成す
る工程をさらに施すことが好ましい。この薄い酸化膜
は、トレンチ形成のための蝕刻工程により生成された活
性基板２０の損傷を除去するため形成する。
に、トレンチの側壁に薄い酸化膜（図示せず）を形成す
る工程をさらに施すことが好ましい。この薄い酸化膜
は、トレンチ形成のための蝕刻工程により生成された活
性基板２０の損傷を除去するため形成する。
【００３９】図４Ｆは、素子分離膜１２０を形成する工
程を説明するための図である。この工程では、蝕刻／イ
オン注入防止膜４０（図４Ｅ参照）を除去する第１工程
と、パッド酸化膜３０（図４Ｅ参照）を除去する第２工
程とを含む。
程を説明するための図である。この工程では、蝕刻／イ
オン注入防止膜４０（図４Ｅ参照）を除去する第１工程
と、パッド酸化膜３０（図４Ｅ参照）を除去する第２工
程とを含む。
【００４０】この工程において、蝕刻／イオン注入防止
膜４０は、例えば燐酸のような蝕刻液で除去し、パッド
酸化膜３０は、例えば緩衝酸化膜蝕刻液（ＢＯＥ）で除
去する。
膜４０は、例えば燐酸のような蝕刻液で除去し、パッド
酸化膜３０は、例えば緩衝酸化膜蝕刻液（ＢＯＥ）で除
去する。
【００４１】この実施の形態に係る素子分離膜によれ
ば、第１に、図４Ｃにおいてスペーサ６４の幅とイオン
注入防止絶縁膜６２の幅とを合わせた値が図３Ｃのスペ
ーサ６０の幅Ｔ４と同じ場合、最終的に限定された素子
分離膜が占める幅Ｔ３は図３Ｃの幅Ｔ５と同一であり、
縁部不純物層５８の幅Ｔ２は図３Ｃの幅Ｔ４よりイオン
注入防止絶縁膜６２の幅Ｔ１に相当する分だけ小さくな
る。そして、第２に、図４Ｃのスペーサ６４の幅と図３
Ｃのスペーサ６０の幅Ｔ４とが同じ場合、図４Ｃの縁部
不純物層５８の幅は図３Ｃの縁部不純物層５６の幅と同
一であるが、この実施の形態により最終的に限定された
素子分離膜が占める幅Ｔ３は図３Ｃの幅Ｔ５より小さく
なる。しかし、双方の場合において、活性領域は従来
（図３Ｃ）よりイオン注入防止絶縁膜６２の幅の２倍に
相当する分だけ大きくなる。
ば、第１に、図４Ｃにおいてスペーサ６４の幅とイオン
注入防止絶縁膜６２の幅とを合わせた値が図３Ｃのスペ
ーサ６０の幅Ｔ４と同じ場合、最終的に限定された素子
分離膜が占める幅Ｔ３は図３Ｃの幅Ｔ５と同一であり、
縁部不純物層５８の幅Ｔ２は図３Ｃの幅Ｔ４よりイオン
注入防止絶縁膜６２の幅Ｔ１に相当する分だけ小さくな
る。そして、第２に、図４Ｃのスペーサ６４の幅と図３
Ｃのスペーサ６０の幅Ｔ４とが同じ場合、図４Ｃの縁部
不純物層５８の幅は図３Ｃの縁部不純物層５６の幅と同
一であるが、この実施の形態により最終的に限定された
素子分離膜が占める幅Ｔ３は図３Ｃの幅Ｔ５より小さく
なる。しかし、双方の場合において、活性領域は従来
（図３Ｃ）よりイオン注入防止絶縁膜６２の幅の２倍に
相当する分だけ大きくなる。
【００４２】本発明は、上記の特定の実施の形態に限定
されず、本発明の技術的思想の範囲内で様々な変形が可
能である。
されず、本発明の技術的思想の範囲内で様々な変形が可
能である。
【発明の効果】本発明に係る半導体素子の素子分離膜形
成方法によれば、第１に、縁部不純物層が占める面積が
小さくなり、第２に、素子分離膜が占める面積が小さく
なり、第３に、活性領域の面積が大きくなるという効果
がある。
成方法によれば、第１に、縁部不純物層が占める面積が
小さくなり、第２に、素子分離膜が占める面積が小さく
なり、第３に、活性領域の面積が大きくなるという効果
がある。
【００４３】
【図１】従来技術に係る第１の素子分離膜の形成方法を
説明するための断面図である。
説明するための断面図である。
【図２Ａ】
【図２Ｂ】
【図２Ｃ】従来技術に係る第２の素子分離膜の形成方法
を説明するための断面図である。
を説明するための断面図である。
【図３Ａ】
【図３Ｂ】
【図３Ｃ】
【図３Ｄ】従来技術に係る第３の素子分離膜の形成方法
を説明するための断面図である。
を説明するための断面図である。
【図４Ａ】
【図４Ｂ】
【図４Ｃ】
【図４Ｄ】
【図４Ｅ】
【図４Ｆ】本発明の実施の形態に係る素子分離膜の形成
方法を説明するための断面図である。
方法を説明するための断面図である。
１ トレンチ ５ 縁部不純物層 １０ 埋没絶縁層 ２０ 活性基板 ２３ 不純物イオン ３０ パッド酸化膜 ４０ 蝕刻／イオン注入防止膜 ５０ 不純物イオン ５２ 不純物ドーピング領域 ５４ 縁部不純物層 ５６ 縁部不純物層 ５８ 縁部不純物層 ６０ スペーサ ６２ イオン注入防止絶縁膜 ６４ スペーサ １００ バルク基板 １１０ 素子分離膜 １２０ 素子分離膜 １２０ａ 絶縁物質層
Claims (6)
- 【請求項１】 バルク基板、埋没絶縁層及び活性基板で
構成されたＳＯＩ基板に素子分離膜を形成する素子分離
膜形成方法において、 前記活性基板の全面にパッド酸化膜を形成する第１工程
と、 前記パッド酸化膜上に非活性領域の前記パッド酸化膜を
露出させる形の蝕刻／イオン注入防止膜を形成する第２
工程と、 前記蝕刻／イオン注入防止膜が形成されている結果物の
全面にイオン注入防止絶縁膜を形成する第３工程と、 前記蝕刻／イオン注入防止膜及び前記蝕刻／イオン注入
防止膜の側壁に形成されている前記イオン注入防止絶縁
膜をマスクとしてイオン注入を行うことにより前記活性
基板に不純物ドーピング領域を形成する第４工程と、 前記不純物ドーピング領域が形成されている結果物の全
面にスペーサ層を形成する第５工程と、 前記スペーサ層とイオン注入防止絶縁膜とを異方性蝕刻
することにより前記蝕刻／イオン注入防止膜の側壁にス
ペーサを形成する第６工程と、 前記スペーサの間に露出された不純物ドーピング領域を
蝕刻することによりトレンチ及びこれを取り囲む形の縁
部不純物層を形成する第７工程と、 前記トレンチを絶縁物質で充填することにより素子分離
膜を形成する第８工程とを具備することを特徴とする素
子分離膜形成方法。 - 【請求項２】 前記蝕刻／イオン注入防止膜は窒化シリ
コンよりなることを特徴とする請求項１に記載の素子分
離膜形成方法。 - 【請求項３】 前記イオン注入防止絶縁膜は化学気相蒸
着法により蒸着された酸化物よりなることを特徴とする
請求項１に記載の素子分離膜形成方法。 - 【請求項４】 前記第７工程の後に、前記トレンチの側
壁に欠陥除去のための酸化膜を形成する工程をさらに具
備することを特徴とする請求項１に記載の素子分離膜形
成方法。 - 【請求項５】 前記第８工程は、前記トレンチ及び縁部
不純物層が形成されている結果物の全面に絶縁物質を塗
布する工程、前記蝕刻／イオン注入防止膜の表面が露出
されるまで前記絶縁物質を蝕刻する工程、前記蝕刻工程
により露出された蝕刻／イオン注入防止膜を除去する工
程及び前記パッド酸化膜を除去する工程を含むことを特
徴とする請求項１に記載の素子分離膜形成方法。 - 【請求項６】 前記蝕刻工程は化学的物理的ポリシング
（ＣＭＰ）工程であることを特徴とする請求項５に記載
の素子分離膜形成方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019950049689A KR0168194B1 (ko) | 1995-12-14 | 1995-12-14 | 반도체 소자의 소자분리막 형성방법 |
| KR95-49689 | 1995-12-14 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH09181170A true JPH09181170A (ja) | 1997-07-11 |
Family
ID=19439942
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8328850A Pending JPH09181170A (ja) | 1995-12-14 | 1996-12-09 | 素子分離膜形成方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US5780325A (ja) |
| JP (1) | JPH09181170A (ja) |
| KR (1) | KR0168194B1 (ja) |
Families Citing this family (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100399948B1 (ko) * | 1996-12-30 | 2003-12-24 | 주식회사 하이닉스반도체 | 반도체 장치의 소자분리막 형성 방법 |
| US6097076A (en) | 1997-03-25 | 2000-08-01 | Micron Technology, Inc. | Self-aligned isolation trench |
| KR100257070B1 (ko) * | 1997-08-14 | 2000-05-15 | 김영환 | 박막트랜지스터 및 이의 제조방법 |
| KR100649813B1 (ko) * | 1997-12-31 | 2007-11-12 | 주식회사 하이닉스반도체 | 반도체소자의제조방법 |
| US6069390A (en) | 1998-01-15 | 2000-05-30 | International Business Machines Corporation | Semiconductor integrated circuits with mesas |
| US6177299B1 (en) * | 1998-01-15 | 2001-01-23 | International Business Machines Corporation | Transistor having substantially isolated body and method of making the same |
| US6015727A (en) * | 1998-06-08 | 2000-01-18 | Wanlass; Frank M. | Damascene formation of borderless contact MOS transistors |
| US6165871A (en) * | 1999-07-16 | 2000-12-26 | Chartered Semiconductor Manufacturing Ltd. | Method of making low-leakage architecture for sub-0.18 μm salicided CMOS device |
| US6566223B1 (en) * | 2000-08-15 | 2003-05-20 | C. P. Clare Corporation | High voltage integrated switching devices on a bonded and trenched silicon substrate |
| KR100826965B1 (ko) * | 2002-06-28 | 2008-05-02 | 매그나칩 반도체 유한회사 | 반도체 소자의 트렌치 형성방법 |
| KR100480896B1 (ko) * | 2002-12-09 | 2005-04-07 | 매그나칩 반도체 유한회사 | 반도체소자의 소자분리막 형성방법 |
| US20060186509A1 (en) * | 2005-02-24 | 2006-08-24 | Honeywell International, Inc. | Shallow trench isolation structure with active edge isolation |
| US7695632B2 (en) * | 2005-05-31 | 2010-04-13 | Lam Research Corporation | Critical dimension reduction and roughness control |
| US20110241185A1 (en) * | 2010-04-05 | 2011-10-06 | International Business Machines Corporation | Signal shielding through-substrate vias for 3d integration |
| CN113823591B (zh) * | 2020-06-18 | 2023-06-06 | 中芯国际集成电路制造(上海)有限公司 | 半导体结构及其形成方法 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5324673A (en) * | 1992-11-19 | 1994-06-28 | Motorola, Inc. | Method of formation of vertical transistor |
| US5264395A (en) * | 1992-12-16 | 1993-11-23 | International Business Machines Corporation | Thin SOI layer for fully depleted field effect transistors |
| US5610083A (en) * | 1996-05-20 | 1997-03-11 | Chartered Semiconductor Manufacturing Pte Ltd | Method of making back gate contact for silicon on insulator technology |
-
1995
- 1995-12-14 KR KR1019950049689A patent/KR0168194B1/ko not_active IP Right Cessation
-
1996
- 1996-12-09 JP JP8328850A patent/JPH09181170A/ja active Pending
- 1996-12-11 US US08/763,673 patent/US5780325A/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| KR0168194B1 (ko) | 1999-02-01 |
| KR970053386A (ko) | 1997-07-31 |
| US5780325A (en) | 1998-07-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR0159075B1 (ko) | 트렌치 dmos장치 및 그의 제조방법 | |
| JPH104136A (ja) | 半導体装置の素子分離膜の形成方法 | |
| US5904541A (en) | Method for fabricating a semiconductor device having a shallow trench isolation structure | |
| JPH09181170A (ja) | 素子分離膜形成方法 | |
| JP2802600B2 (ja) | 半導体装置の製造方法 | |
| JPH06318634A (ja) | 半導体装置の素子分離方法 | |
| JP2001332615A (ja) | 半導体素子の製造方法 | |
| KR0161430B1 (ko) | 스페이서를 이용한 트렌치 형성방법 | |
| JPH098321A (ja) | 半導体素子のトランジスター構造及びその製造方法 | |
| JPH11145273A (ja) | 半導体装置の製造方法 | |
| JP3628362B2 (ja) | 半導体装置の隔離構造の製造方法 | |
| US7504314B2 (en) | Method for fabricating oxygen-implanted silicon on insulation type semiconductor and semiconductor formed therefrom | |
| JP3844896B2 (ja) | 半導体素子の隔離構造及びその形成方法 | |
| KR100281272B1 (ko) | 반도체소자의 소자분리 절연막 형성방법 | |
| US5668043A (en) | Method for forming isolated regions in a semiconductor device | |
| JPH04103127A (ja) | 半導体装置の素子の分離方法 | |
| JP4532857B2 (ja) | シャロートレンチ分離構造を有する半導体装置の製造方法 | |
| KR100430681B1 (ko) | 반도체소자의 소자분리막 형성방법 | |
| JP2883242B2 (ja) | 半導体装置の製造方法 | |
| KR100312656B1 (ko) | 비씨-에스오아이 소자의 제조방법 | |
| KR100356793B1 (ko) | 비씨-에스오아이 소자의 제조방법 | |
| JP2000150870A (ja) | 半導体装置およびその製造方法 | |
| KR100218739B1 (ko) | 반도체소자의 소자분리절연막 형성방법 | |
| KR20010003615A (ko) | 반도체 소자의 트렌치형 소자분리막 형성방법 | |
| KR950007422B1 (ko) | 반도체 장치의 소자격리 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040330 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040405 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040705 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20050620 |