KR100649813B1 - 반도체소자의제조방법 - Google Patents
반도체소자의제조방법Info
- Publication number
- KR100649813B1 KR100649813B1 KR1019970081386A KR19970081386A KR100649813B1 KR 100649813 B1 KR100649813 B1 KR 100649813B1 KR 1019970081386 A KR1019970081386 A KR 1019970081386A KR 19970081386 A KR19970081386 A KR 19970081386A KR 100649813 B1 KR100649813 B1 KR 100649813B1
- Authority
- KR
- South Korea
- Prior art keywords
- trench
- manufacturing
- semiconductor substrate
- semiconductor device
- forming
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 36
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 15
- 239000000758 substrate Substances 0.000 claims abstract description 33
- 238000000034 method Methods 0.000 claims abstract description 31
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 20
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 20
- 239000010703 silicon Substances 0.000 claims abstract description 20
- -1 oxygen ion Chemical class 0.000 claims abstract description 12
- 230000003647 oxidation Effects 0.000 claims abstract description 8
- 238000007254 oxidation reaction Methods 0.000 claims abstract description 8
- 238000002955 isolation Methods 0.000 claims abstract description 4
- 125000006850 spacer group Chemical group 0.000 claims description 10
- 229910052796 boron Inorganic materials 0.000 claims description 8
- 239000012535 impurity Substances 0.000 claims description 7
- 238000005229 chemical vapour deposition Methods 0.000 claims description 5
- 238000010438 heat treatment Methods 0.000 claims description 5
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 claims description 4
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 4
- 229920005591 polysilicon Polymers 0.000 claims description 4
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 2
- 238000005530 etching Methods 0.000 claims description 2
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 2
- 229910052760 oxygen Inorganic materials 0.000 abstract description 10
- 239000001301 oxygen Substances 0.000 abstract description 10
- 239000007943 implant Substances 0.000 abstract description 4
- 210000004027 cell Anatomy 0.000 abstract 5
- 238000005516 engineering process Methods 0.000 abstract 1
- 210000003168 insulating cell Anatomy 0.000 abstract 1
- 239000012212 insulator Substances 0.000 abstract 1
- 239000010408 film Substances 0.000 description 23
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000003071 parasitic effect Effects 0.000 description 2
- 235000012431 wafers Nutrition 0.000 description 2
- 235000021028 berry Nutrition 0.000 description 1
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 239000002784 hot electron Substances 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 238000012856 packing Methods 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
- H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
- H01L21/8232—Field-effect technology
- H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
- H01L21/823481—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type isolation region manufacturing related aspects, e.g. to avoid interaction of isolation region with adjacent structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
- H01L21/76264—SOI together with lateral isolation, e.g. using local oxidation of silicon, or dielectric or polycristalline material refilled trench or air gap isolation regions, e.g. completely isolated semiconductor islands
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
- H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
- H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1203—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body the substrate comprising an insulating body on a semiconductor body, e.g. SOI
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Element Separation (AREA)
Abstract
본 발명은 반도체 소자의 제조방법에 관한 것으로, 특히 에스.오.아이(silicon on insulator 이하, SOI) 구조와 에스.티.아이(silicon trench isolation 이하, STI) 구조를 이용하여 셀(cell)과 셀(cell) 사이를 절연시켜 백-바이어스를 가할 수 있도록하여 공정마진을 확보할 수 있어 소자의 생산수율 및 신뢰성을 향상시키는 기술에 관한 것이다.
이를 위해 본 발명은 P형 반도체 기판에 산소이온 임플란트 공정을 실시하여 산소이온이 원하는 깊이에 위치하도록 하고 열산화 공정을 실시하여 형성되는 매몰산화막, 실리콘층을 구비하는 SOI 구조의 기판에 트랜치를 형성하여 셀(P형 반도체기판)과 셀(실리콘층)을 절연시키는 STI구조를 형성하여 백-바이어스를 인가할 수 있게 함으로서 매몰산화층 상부에 벌크가 플로팅되는 문제를 해소하여 소자 동작의 신뢰성 확보할 수 있는 반도체 소자의 제조방법을 제공한다.
Description
본 발명은 반도체 소자의 제조방법에 관한 것으로, 특히 SOI 및 STI 구조를 이용하여 셀(cell)과 셀(cell) 사이를 절연시켜 백-바이어스를 가할 수 있도록하여 공정마진 확보로 인한 소자의 생산수율 및 신뢰성을 향상시키는 반도체소자의 제조방법에 관한 것이다.
일반적으로, SOI 소자는 두 웨이퍼를 붙인 후 하나의 웨이퍼를 얇게 만드는 비.이(Bond ＆ Etch 이하, BE) 법과, 반도체기판 상부에 소정깊이로 산소를 임플란트(oxigen implasted)한 후 열처리에 의해 베리드 산화막(buried oxide)과 그상부의 실리콘막을 형성하는 시목스(Separation By IMplated Oxygen 이하, SIMOX) 방법이 사용되고 있다.
상기 SOI 구조의 모스전계효과 트랜지스터(metal oxide semconduct field effect transistor 이하, MOSFET라 칭함)는 벌크(bulk) MOSFET가 게이트, 소오스/드레인, 반도체기판의 4 - 터미널(terminal) 구조인데 비하여, 반도체기판에 대한 콘택 및 관련배선에 대한 연결이 필요없기 때문에 게이트, 소오스, 드레인의 3 - 터미널 구조를 가져 칩(chip)의 크기를 소형화할 수 있다.
또한, CMOS를 구현하는 데 있어 웰을 형성하지 않으며, 각각의 MOSFET의 활성영역이 서로 절연되어 있기 때문에 래치-업(latch up)을 방지할 수 있다.
그리고, 얇은 실리콘박막에 제작되는 SOI 소자는 소오스/드레인 접합이 필름 두께 전체에 형성되므로, 소오스/드레인의 면 접합 용량(area junction capacitance)이 거의 없고, 페리미터(perimeter)에 의한 접합용량만이 존재한다. 따라서, SOI 소자는 벌크 MOSFET에 비해 고속, 저전력 특성을 갖는다.
그 밖에도, 상기 SOI 소자는 전체적인 아이.씨. 칩(IC chip)의 회로적 요소와 CMOS 회로의 래치-업 사이에서 발생되는 캐패시터 커플링(capacitive coupling)을 감소시키며, 칩 크기 감소 및 패킹밀도 증가로 전체적인 회로의 동작속도를 증가시키고 기생 캐패시턴스와 칩 크기를 감소시키는 특성을 가진다.
또한, 상기 SOI 소자는 핫 일렉트론(Hot electron) 효과감소, 숏채널 효과(Short channel effect) 감소 등과 같은 장점을 가지고 있다.
그러나, 상기 SOI 소자는 매몰산화층(burried oxide layer) 상부에 벌크(bulk)가 플로팅(floating)되는 문제가 발생되어 소자 동작의 신뢰성 확보가 어려우며, 종래의 열산화 필드산화막의 도입은 필연적으로 활성영역의 면적을 감소시켜 소오스/드레인 영역의 공정 마진 부족을 초래하는 문제점이 있다.
또한, 상기 SOI 소자는 벌크에 백-바이어스(back bias)를 가하지 않을때 문턱전압 시프트(shift)가 상존하는 다른 문제점이 있다.
이에, 본 발명은 상기한 문제점을 해결하기 위한 것으로 P형 반도체 기판에 산소이온 임플란트 공정을 실시하여 산소이온이 원하는 깊이에 위치하도록 하고 열산화 공정을 실시하여 형성되는 매몰산화막, 실리콘층을 구비하는 SOI 구조의 기판을 형성하고, 상기 기판에 트랜치를 형성하여 셀(P형 반도체기판)과 셀(실리콘층)을 절연시키는 STI 구조를 형성하여 백-바이어스를 인가할 수 있게 함으로서 매몰산화층 상부에 벌크가 플로팅되는 문제를 해소하여 소자 동작의 신뢰성 확보할 수 있는 반도체 소자의 제조방법을 제공하는데 그 목적이 있다.
상기 목적을 달성하기 위해 본 발명에 따르면,
반도체 기판 상부에 매몰산화막과 실리콘층을 구비하는 SOI 기판을 형성하 는 단계와,
상기 SOI 기판에서 소자분리 영역으로 예정되어있는 부분의 실리콘층 및 매몰산화막을 식각하여 트랜치를 형성하는 단계와,
상기 트랜치 내벽에 스페이서를 형성하고 열처리하는 단계와,
상기 스페이서를 마스크로 상기 트랜치 부분의 노출된 반도체 기판 하부에 보론 이온으로 필드스톱 불순물영역을 형성하는 단계와,
상기 트랜치를 메우는 절연막을 형성하는 단계
를 포함하는 것을 특징으로 한다.
이하, 첨부된 도면을 참조하여 본 발명에 따른 반도체 소자의 제조방법에 대하여 상세히 설명을 하기로 한다.
도 1a 내지 도 1e 는 본 발명에 따른 반도체 소자의 제조공정을 도시한 단면도들이다.
먼저, P형 반도체 기판(10)에 산소이온 임플란트 공정을 실시하여 산소이온이 원하는 깊이에 위치 하도록한 다음, 열산화 공정을 실시하여 매몰산화막(12)을 형성하고, 그 상부에 매몰산화막(12)에 의해 분리된 실리콘층(14)을 형성하여 반도체 기판(10)과, 매몰산화막(12), 실리콘층(14)을 구비하는 SOI 기판을 형성한다. (도 1a 참조).
다음, 상기 SOI 기판에서 소자분리 영역으로 예정되어있는 부분의 실리콘층(14)과 매몰산화막(12)을 제거하여 실리콘층(14)패턴과 매몰산화막(12)패턴을 구비하는 트랜치(16)를 형성한다.
이 때, 상기 트랜치(16) 형성시 반도체 기판(10)이 드러나도록 과식각(over etch)을 실시하는데, 이는 상기 매몰산화막(12) 상부에 형성된 실리콘층(14)과 P형 반도체 기판(10) 사이를 전기적으로 도통시킴으로서 백-바이어스 전압을 인가하여 매몰산화막(12) 상부에 벌크(bulk)가 플로팅되는 문제를 해소하기 위한 것이다. (도 1b 참조).
그 다음, 상기 구조의 전체 표면에 화학기상증착법(CVD)에 의한 보론(B) 이온이 도핑된 폴리실리콘막 또는 CVD 법에 의한 폴리실리콘막을 형성한 다음, 전면식각 공정을 실시하여 상기 트랜치(16) 내벽에 스페이서(18)를 형성한다. 여기서, 상기 트랜치(16) 내벽에 스페이서(18) 형성 후 750 ∼ 1000 ℃ 온도에서 열처리 공정을 추가로 실시하여 상기 매몰산화막(12) 상부에 형성된 실리콘층(14)과 P형 반도체 기판(10)를 단결정(crystal) 상태의 특성을 갖도록 할 수도 있다. (도 1c 참조).
다음, 상기 트랜치(16) 부분의 노출된 반도체 기판(10) 하부에 필드스톱 불순물영역(20)을 형성한다.
이 때, 상기 필드스톱 불순물영역(20)은 보론 이온을 전면(blanket) 또는 선택적방법으로 이온주입하여 보론 농도가 P형 반도체 기판(10)의 농도 보다 높게 형성한다. (도 1d 참조).
그 다음, 상기 구조의 전표면에 CVD법에 의한 고온산화막(high temperature silicon oxide 이하, HTO)으로 이루어진 절연막(22)을 형성하여 상기 트랜치(16)을 메우게 된다. 이 때, 상기 절연막(22)의 두께는 트랜치(16)의 임계치수 및 높이를 고려하여 충분하게 덮을 수 있는 크기로 형성한다.
다음, 후속 공정으로 상기 절연막(22)에 에치백(etch back) 공정을 실시하여 상기 트랜치(16)의 사이트(site)에만 절연막(22)이 남도록 식각한다.
그 다음, 상기 반도체 기판(10)과 스페이서(18)간 스트레스 완화를 위한 열산화 공정을 추가로 실시한다.(도 1e 참조)
상기한 바와같이 본 발명에 따르면, SOI 구조에서 산소이온 임플란트 공정을 실시하여 산소이온이 원하는 깊이에 위치하도록 하고 열산화 공정을 실시하여 형성되는 매몰산화막 구조와 기판에 트랜치를 형성하여 셀(P형 반도체기판)과 셀(실리콘층)을 절연시키는 STI구조를 형성하여 백-바이어스를 인가할 수 있게 함으로서 매몰산화층 상부에 벌크가 플로팅되는 문제를 해소하여 소자 동작의 신뢰성 확보할 수 있다.
또한, 종래의 열산화 필드산화막 형성공정을 대체한 STI 구조를 이용함으로서 활성영역의 면적을 증가시켜 소오스/드레인 영역의 공정 마진 부족을 해소할 수 있어 공정마진을 확보로 인한 소자의 생산수율 및 신뢰성을 향상시키는 이점이 있다.
도 1a 내지 도 1e 는 본 발명에 따른 반도체 소자의 제조공정도
<도면의 주요 부분에 대한 부호의 설명>
10 : 반도체 기판 12 : 매몰산화막
14 : 실리콘층 16 : 트랜치
18 : 스페이서 20 : 필드스톱 불순물영역
22 : 절연막
Claims (6)
- 반도체 기판 상부에 매몰산화막과 실리콘층을 구비하는 SOI 기판을 형성하 는 단계;상기 SOI 기판에서 소자분리 영역으로 예정되어있는 부분의 실리콘층 및 매몰산화막을 식각하여 트랜치를 형성하는 단계;상기 트랜치 내벽에 스페이서를 형성하고 열처리하는 단계;상기 스페이서를 마스크로 상기 트랜치 부분의 노출된 반도체 기판 하부에 보론 이온으로 필드스톱 불순물영역을 형성하는 단계; 및상기 트랜치를 메우는 절연막을 형성하는 단계;를 포함하는 것을 특징으로 하는 반도체 소자의 제조방법.
- 제 1 항에 있어서,상기 스페이서는 CVD 법에 의한 보론이 도핑된 폴리실리콘막 또는 CVD 법에 의한 폴리실리콘막으로 형성된 것을 특징으로 하는 반도체 소자의 제조방법.
- 제 1 항에 있어서,상기 열처리 공정은 750 ∼ 1000 ℃ 온도에서 실시하는 것을 특징으로 하는 반도체 소자의 제조방법.
- 제 1 항에 있어서,상기 필드스톱 불순물영역은 보론 이온을 전면(blanket) 또는 선택적 방법으로 이온주입 공정을 실시하여 보론 농도가 반도체 기판의 농도 보다 높은 필드 스톱 불순물영역을 형성하는 것을 특징으로 하는 반도체 소자의 제조방법.
- 제 1 항에 있어서,상기 절연막은 CVD 법에 의한 HTO (high temperature silicon oxide) 막으로 형성하며, 상기 절연막의 두께는 상기 트랜치의 임계치수 및 높이를 고려하여 충분하게 덮을 수 있는 크기로 형성하는 것을 특징으로 하는 반도체 소자의 제조방법.
- 제 1 항에 있어서,상기 절연막 형성 후 상기 반도체 기판 및 스페이서간 스트레스 완화를 위한 열산화 공정을 추가로 실시하는 것을 특징으로 하는 반도체 소자의 제조방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019970081386A KR100649813B1 (ko) | 1997-12-31 | 1997-12-31 | 반도체소자의제조방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019970081386A KR100649813B1 (ko) | 1997-12-31 | 1997-12-31 | 반도체소자의제조방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR19990061132A KR19990061132A (ko) | 1999-07-26 |
| KR100649813B1 true KR100649813B1 (ko) | 2007-11-12 |
Family
ID=41636380
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019970081386A KR100649813B1 (ko) | 1997-12-31 | 1997-12-31 | 반도체소자의제조방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100649813B1 (ko) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100525797B1 (ko) | 2003-06-18 | 2005-11-02 | 동부아남반도체 주식회사 | 소자분리막 구조 및 제조 방법 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR970003533A (ko) * | 1995-06-30 | 1997-01-28 | 김주용 | 반도체 소자의 제조방법 |
| JPH0982912A (ja) * | 1995-09-13 | 1997-03-28 | Toshiba Corp | 半導体記憶装置及びその製造方法 |
| KR970053386A (ko) * | 1995-12-14 | 1997-07-31 | 김광호 | 반도체 소자의 소자분리막 형성방법 |
| KR19980027830A (ko) * | 1996-10-18 | 1998-07-15 | 문정환 | 반도체 소자의 격리영역 형성방법 |
-
1997
- 1997-12-31 KR KR1019970081386A patent/KR100649813B1/ko not_active IP Right Cessation
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR970003533A (ko) * | 1995-06-30 | 1997-01-28 | 김주용 | 반도체 소자의 제조방법 |
| JPH0982912A (ja) * | 1995-09-13 | 1997-03-28 | Toshiba Corp | 半導体記憶装置及びその製造方法 |
| KR970053386A (ko) * | 1995-12-14 | 1997-07-31 | 김광호 | 반도체 소자의 소자분리막 형성방법 |
| KR0168194B1 (ko) * | 1995-12-14 | 1999-02-01 | 김광호 | 반도체 소자의 소자분리막 형성방법 |
| KR19980027830A (ko) * | 1996-10-18 | 1998-07-15 | 문정환 | 반도체 소자의 격리영역 형성방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR19990061132A (ko) | 1999-07-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7297604B2 (en) | Semiconductor device having dual isolation structure and method of fabricating the same | |
| KR960002088B1 (ko) | 에스오아이(SOI : silicon on insulator) 구조의 반도체 장치 제조방법 | |
| US6294817B1 (en) | Source/drain-on insulator (S/DOI) field effect transistor using oxidized amorphous silicon and method of fabrication | |
| KR20070086303A (ko) | 다수의 스택화된 하이브리드 배향 층들을 포함하는 반도체디바이스를 만드는 방법 및 반도체 디바이스 | |
| JP2006503442A (ja) | 埋め込み酸化物層の圧縮材料に導入される伸張性のストレインシリコンを備えた半導体デバイス | |
| KR100279264B1 (ko) | 더블 게이트 구조를 갖는 에스·오·아이 트랜지스터 및 그의제조방법 | |
| KR100529455B1 (ko) | 부분 공핍형 ｓｏｉ 모스 트랜지스터 및 그 제조 방법 | |
| US6879002B2 (en) | Semiconductor device having an SOI substrate | |
| JPH1074921A (ja) | 半導体デバイスおよびその製造方法 | |
| KR19980058391A (ko) | Soi 반도체 소자 및 그의 제조방법 | |
| US5985733A (en) | Semiconductor device having a T-shaped field oxide layer and a method for fabricating the same | |
| US6642536B1 (en) | Hybrid silicon on insulator/bulk strained silicon technology | |
| US6410973B2 (en) | Thin film SOI MOSFET | |
| KR100649813B1 (ko) | 반도체소자의제조방법 | |
| KR100265049B1 (ko) | 에스.오.아이 소자의 모스 전계효과 트랜지스터 및제조방법 | |
| JPH0298939A (ja) | 半導体装置の製造方法 | |
| CN113327983B (zh) | 半导体器件及其制造方法 | |
| JP2002184979A (ja) | 半導体装置及びその製造方法 | |
| KR100257709B1 (ko) | 에스.오.아이. 소자의 트랜지스터 제조방법 | |
| KR940009365B1 (ko) | 트랜치를 이용한 cmos 제조방법 | |
| JP3910301B2 (ja) | 半導体装置及びその製造方法 | |
| KR100548536B1 (ko) | 에스 오 아이 기판에 형성되는 반도체 디바이스 및 그 제조방법 | |
| JPH06151842A (ja) | 半導体装置及びその製造方法 | |
| KR19980031106A (ko) | 반도체소자의 제조방법 | |
| KR100242386B1 (ko) | 반도체장치 및 그 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E601 | Decision to refuse application | ||
| J201 | Request for trial against refusal decision | ||
| J301 | Trial decision |
Free format text: TRIAL DECISION FOR APPEAL AGAINST DECISION TO DECLINE REFUSAL REQUESTED 20050331 Effective date: 20060829 |
|
| S901 | Examination by remand of revocation | ||
| GRNO | Decision to grant (after opposition) | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20101025 Year of fee payment: 5 |
|
| LAPS | Lapse due to unpaid annual fee |