JP3844896B2 - 半導体素子の隔離構造及びその形成方法 - Google Patents
半導体素子の隔離構造及びその形成方法 Download PDFInfo
- Publication number
- JP3844896B2 JP3844896B2 JP33910098A JP33910098A JP3844896B2 JP 3844896 B2 JP3844896 B2 JP 3844896B2 JP 33910098 A JP33910098 A JP 33910098A JP 33910098 A JP33910098 A JP 33910098A JP 3844896 B2 JP3844896 B2 JP 3844896B2
- Authority
- JP
- Japan
- Prior art keywords
- forming
- insulating film
- trench
- semiconductor
- film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/764—Air gaps
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
- H01L21/76229—Concurrent filling of a plurality of trenches having a different trench shape or dimension, e.g. rectangular and V-shaped trenches, wide and narrow trenches, shallow and deep trenches
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
- H01L21/76232—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials of trenches having a shape other than rectangular or V-shape, e.g. rounded corners, oblique or rounded trench walls
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Element Separation (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、半導体素子の隔離構造に関し、特に隔離特性に優れ、ボイドの発生を防止するに適したＳＴＩ(Shallow Trench Isolation)タイプの半導体素子の隔離構造及びその形成方法に関する。
【０００２】
【従来の技術】
半導体素子の高集積化に伴い、素子隔離領域(field region)及び素子形成領域としての活性領域(active region)のサイズを縮小する方法が提案されている。一般的な素子隔離構造の形成技術としてはＬＯＣＯＳ(Local Oxidation of Silicon)工程が多く使用されている。このＬＯＣＯＳ工程を用いることにより隔離構造形成工程が簡単で且つ再現性が優秀であるという利点がある。しかしながら、素子が次第に高集積化されるに従って、ＬＯＣＯＳ工程により形成された隔離酸化膜のエッジ部にバーズビーク(bird's beak)が発生する。このバーズビークは活性領域に侵入して活性領域の面積が縮小されるという問題がある。従って、６４ＭＢ級以上のＤＲＡＭ(Dynamic Random Access Memory)にはＬＯＣＯＳ工程を適用するのが困難である。
【０００３】
そこで、バーズビークの生成を防止するかバーズビークを除去して隔離領域を縮小し且つ活性領域を増大する等の改良ＬＯＣＯＳ(advanced LOCOS)工程が提案されている。そして、この改良ＬＯＣＯＳ工程が６４ＭＢ又は２５６ＭＢ級ＤＲＡＭの製造工程で用いられていた。しかし、この改良ＬＯＣＯＳ工程を用いた場合、０．２μｍ２以下のセル領域が要求されるギガ（ＧＩＧＡ）級以上のＤＲＡＭでは、隔離領域の占める面積が大きいという問題点がある。又、ＬＯＣＯＳ工程でフィールド酸化膜がシリコン基板との界面に形成された場合、シリコン基板の濃度がフィールド酸化膜と結合して低くなり、漏洩電流が発生するという問題点がある。このため、ギガＤＲＡＭ級以上においては、隔離膜の厚さの調節が容易で且つ隔離効果を高め得るトレンチ(trench)を用いた隔離構造形成方法が提案されている。
【０００４】
以下、従来の半導体素子の隔離構造形成方法を添付図面に基づき説明する。
図１ａ、図１ｂ、図２ａ、図２ｂは従来の半導体素子の隔離構造形成工程を示す断面図である。
【０００５】
まず、図１ａに示すように、半導体基板１上に酸化膜２、窒化膜３を順次に形成する。次いで、窒化膜３及び酸化膜２を選択的にパターニング（フォトリソグラフィ工程＋食刻工程）して隔離領域を区画する。次いで、パターニングされた窒化膜３をマスクとして用いて半導体基板１を所定の深さに食刻してトレンチ４を形成する。この際、トレンチ４は、半導体素子間を分離するための隔離領域(field region)に形成され、ＳＴＩ構造の隔離膜を形成するために使用される。
【０００６】
図１ｂに示すように、トレンチ４内における露出された半導体基板１の表面及び窒化膜３の表面にライニング酸化膜(lining oxide)５を形成する。この際、ライニング酸化膜５は、半導体基板１にトレンチ４を形成するための食刻工程中に発生した半導体基板１の損傷を回復するために形成される。
【０００７】
図２ａに示すように、トレンチ４を含むライニング酸化膜５の全面に高密度プラズマ(HDP: High Density Plasma)装置を用いて、隔離膜として使用されるＵＳＧ(Undoped Silicate Glass)層６を形成する。
【０００８】
図２ｂに示すように、研磨工程でＵＳＧ層６を研磨してトレンチ４内のみに残る隔離膜６ａを形成する。この後、窒化膜３を除去する。この際、研磨は化学機械的鏡面研磨(CMP: Chemical Mechanical Polishing)工程を利用する。
【０００９】
【発明が解決しようとする課題】
従来の半導体素子の隔離膜形成方法においては以下の問題点があった。
（１）化学機械的鏡面研磨工程を用いて隔離膜６ａを形成する際に、半導体基板１の全面に均一な研磨工程を施し難い。更に、化学機械的鏡面研磨法を用いるため、コストが増加するとともに、研磨粒子の発生が防止できないので、収率が低下する。
【００１０】
（２）ライニング酸化膜５の形成工程において、高密度プラズマ装置を用いてトレンチ４に詰める物質（例えばＵＳＧ）が形成される。このため、高密度プラズマ装置から発生する金属イオンのためにトレンチ４内の基板１が汚染されたりプラズマダメージを受けたりする等の問題点が発生する。
【００１１】
（３）特に２５６ＭＢ級以上のＤＲＡＭにおいてＳＴＩ構造の隔離膜を形成する際、縦横比が増加する。このため、酸化物又は窒化物をトレンチ４内に埋め込むときにボイドが発生する可能性が高い。このため、隔離膜としての信頼度が低下する。
【００１２】
本発明はこのような問題点を解決するためになされたもので、その目的とするところは、隔離特性及び信頼度が向上された半導体素子の隔離構造及びその形成方法を提供することにある。
【００１３】
【課題を解決するための手段】
上記の目的を達成するために請求項１に記載の半導体素子の隔離構造は、半導体基板に形成されたトレンチと、前記トレンチ内の前記半導体基板の表面に形成された第１絶縁膜と、前記第１絶縁膜の表面に形成され、中空部を有する第２絶縁膜と、前記第２絶縁膜の中空部に存在する二酸化炭素ガスとを備えることを要旨とする。
【００１４】
請求項２に記載の発明は、請求項１記載の半導体素子の隔離構造において前記第１、第２絶縁膜はそれぞれ窒化膜、酸化膜で形成されることを要旨とする。
【００１５】
請求項３に記載の半導体素子の隔離構造形成方法は、半導体基板上に第１及び第２絶縁膜を形成する工程と、前記第１、第２絶縁膜を選択的に除去して隔離領域を区画する工程と、前記隔離領域における前記半導体基板を食刻してトレンチを形成する工程と、前記トレンチ及び前記第２絶縁膜の表面に第３絶縁膜を形成し、前記第３絶縁膜の表面に半導体層を形成する工程と、前記トレンチ内における前記半導体層上に非晶質炭素からなる非晶質物質層を形成する工程と、前記非晶質物質層を含む基板の全面に第４絶縁膜を形成する工程と、前記非晶質物質層をガスに置換するとともに、前記半導体層を酸化させて酸化膜を形成する工程と、そして前記トレンチの頂部よりも高い位置に存在する第４絶縁膜、酸化膜、第３、第２、第１絶縁膜を選択的に除去する工程とを備える。
【００１６】
請求項４に記載の発明は、請求項３記載の半導体素子の隔離構造形成方法において、前記第３絶縁膜は窒化膜で形成し、半導体層はアンドープドポリシリコンで形成することを要旨とする。
【００１７】
請求項５に記載の発明は、請求項３記載の半導体素子の隔離構造方法において、前記非晶質物質層をガスに置換するとともに、前記半導体層を酸化させて酸化膜を形成する工程が、前記半導体層の全面に物理気相蒸着法で非晶質物質層を形成する工程と、反応性イオン食刻法を用いて前記非晶質物質層が前記トレンチの５０〜８０％程度の深さに残るように前記非晶質物質層の一部を除去する工程と、７００℃以上の酸素雰囲気で前記非晶質物質層をガスに置換するとともに、半導体層を酸化させる工程とを備えることを要旨とする。
【００１８】
請求項６に記載の発明は、請求項３記載の半導体素子の隔離構造方法において、前記ガスは二酸化炭素ガスであることを要旨とする。
【００１９】
【発明の実施の形態】
以下、本発明の一実施の形態の半導体素子の隔離構造及びその形成方法を添付図面に基づき説明する。
【００２０】
図３は一実施の形態の半導体素子の隔離構造の断面構造図である。
半導体素子の隔離構造は、半導体基板１１に形成されたトレンチ１２と、トレンチ１２内における半導体基板１１の表面に形成された第１絶縁膜１３と、第１絶縁膜１２の表面に形成され、中空部を有する第２絶縁膜１４と、第２絶縁膜１４の中空部に存在するガス１５とを含む。
【００２１】
この際、第１、第２絶縁膜１３、１４はそれぞれそれぞれ１０００Å以下の厚さを有する窒化膜である。そして、ガス１５は二酸化炭素ガスである。中空状の第２絶縁膜１４の上面はトレンチ１２の頂部と同じ高さにある。
【００２２】
図４ａ〜図４ｃ、図５ａ〜図５ｃ、図６ａ〜図６ｃ、図７ａ〜図７ｃは一実施形態の半導体素子の隔離構造形成工程の断面図である。
まず、図４ａに示すように、半導体基板２１上に第１、第２絶縁膜２２、２３を順次に形成する。その後、第２、第１絶縁膜２３、２２を選択的にパターニング（フォトリソグラフィ工程＋食刻工程）して隔離領域を区画する。次いで、パターニングされた第２絶縁膜２３をマスクとして用いて半導体基板２１を所定の深さに食刻してトレンチ２４を形成する。この際、トレンチ２４は、半導体素子間を分離するための隔離領域(field region)に形成され、ＳＴＩ(Shallow Trench Isolation)構造の隔離膜を形成するために使用される。第１、第２絶縁膜２２、２３はそれぞれ酸化膜、窒化膜からなる。
【００２３】
図４ｂに示すように、トレンチ２４内に露出された半導体基板２１の表面及び第１及び第２絶縁膜２２、２３の表面に第３絶縁膜２５を形成する。この際、第３絶縁膜２５は第２絶縁膜２３と同じ物質、例えば窒化物からなる。そして、第３絶縁膜２５は１０００Å以下の厚さに形成される。
【００２４】
図４ｃに示すように、第３絶縁膜２５の表面に半導体層２６を形成する。この際、半導体層２６はアンドープドポリシリコンからなり、１０００Å以下の厚さに形成される。
【００２５】
図５ａに示すように、トレンチ２４を含む半導体層２６の全面に非晶質物質層２７を形成する。この際、非晶質物質層２７は非晶質炭素からなり、１００００Å以下の厚さに形成される。非晶質物質層２７は物理気相蒸着法(PVD: Physical Vapor Deposition)のスパッタリング(sputtering)工程で形成される。
【００２６】
図５ｂに示すように、反応性イオン食刻法を用いたエッチバック工程で非晶質物質層２７の上部を食刻により除去して非晶質物質層２７の一部がトレンチ２４の下部のみに残るようにする。この際、トレンチ２４の深さを１００とするとき、５０〜８０の深さに非晶質物質層２７の一部が残るように非晶質物質層２７の上部を食刻により除去する。
【００２７】
図５ｃに示すように、非晶質物質層２７を含む半導体層２６の全面に第４絶縁膜２８を形成する。この際、第４絶縁膜２８はＵＳＧ(Undoped Silicate Glass)、ＰＥＴＥＯＳ(Plasma Enhanced Tetra-Ethyl-Ortho-Silicate)又はＨＬＤ(High temperature Low pressure Dielectric)酸化膜からなり、２０００〜５０００Å程度の厚さを有する。又、第４絶縁膜２８は化学気相蒸着法(CVD; Chemical Vapor Deposition)又は物理気相蒸着法(PVD; Physical Vapor Deposition)を用いたスパッタリングで形成される。
【００２８】
図６ａに示すように、非晶質物質層２７を酸素（Ｏ２）雰囲気中で熱処理してガス２９に置換させる。この際、アンドープドポリシリコン層の半導体層２６が酸化されて酸化膜３０が形成される。熱処理は７００℃以上で行われることが好ましい。窒化膜からなる第３絶縁膜２５は、熱処理時にガス２９が半導体基板２１へ拡散されるのを防止する。
【００２９】
ガス２９は、非晶質炭素（Ｃ）が酸素（Ｏ２）と反応して置換された二酸化炭素ＣＯ２である。すなわち、一般的に隔離膜形成時に使用される酸化膜の誘電定数は２〜２．５であるのに比べて、二酸化炭素からなるガス２９の誘電定数は１である。従って、ガス２９を用いることにより、寄生キャパシタンス等に対して安定性のある隔離膜を提供することができる。酸素（Ｏ２）雰囲気の炉で上記した反応が進行する際、テストパターンの上面又はスクライブレーンの上面から少なくとも１０Å以上（好ましくは５０Å以上）の酸化膜が成長したとき非晶質炭素が炭素ガスに置換されたものと評価される。上記した乾式酸化法の外に、湿式法（２Ｈ２Ｏを用いた）でも非晶質炭素を炭素ガスに置換可能である。
【００３０】
図６ｂに示すように、第４絶縁膜２８の全面に感光膜ＰＲを塗布した後、露光及び現像工程で感光膜ＰＲを選択的にパターニングしてトレンチ２４の上方及びトレンチ２４の両側に隣接する第４絶縁膜２８の一部上のみに残る感光膜ＰＲを形成する。
【００３１】
図６ｃに示すように、パターニングされた感光膜ＰＲをマスクとして用いて食刻工程で第４絶縁膜２８及び酸化膜３０の一部を選択的に除去する。この際、第４絶縁膜２８と酸化膜３０とは食刻選択比が同一である酸化物なので、同じ食刻ガス又は溶液を利用して順次に除去することができる。
【００３２】
図７ａに示すように、第３、第２絶縁膜２５、２３を湿式食刻法で除去する。この場合、第３、第２絶縁膜２５、２３は窒化膜で形成されているので同時に除去できる。
【００３３】
図７ｂに示すように、感光膜ＰＲを除去する。
図７ｃに示すように、トレンチ２４の頂部よりも高い位置にある第１絶縁膜２２、酸化膜３０、及び第４絶縁膜２８を選択的に除去する。これにより、残った酸化膜３０及び第４絶縁膜２８によりガス２９がトレンチ２４内に封止される。この際、第１絶縁膜２２、酸化膜３０、及び第４絶縁膜２８は同じ食刻選択比を有するシリコン酸化膜ＳｉＯ２である。従って、反応性イオン食刻法におけるエッチバック工程、或いはフッ酸ＨＦやＮＨ４Ｆ等の湿式溶液を用いて、半導体基板２１を損傷することなく第１絶縁膜２２、酸化膜３０、及び第４絶縁膜２８を選択的に除去することができる。
【００３４】
【発明の効果】
上述したように、本発明は次の効果を奏する。
請求項１に記載の発明によれば、ガスを含むことにより隔離構造の誘電定数が低くなり、高集積化するほど発生し易いボイドの問題が解決される。従って、隔離特性に優れ、かつ信頼度高い半導体素子の隔離構造を提供することができる。又、ガスとして用いる二酸化炭素ガスの誘電定数が１であるので、隔離領域の寄生キャパシタンスを最小化することができる。
【００３５】
請求項２に記載の発明によれば、ガスを酸化膜が囲み、半導体基板と酸化膜との間に窒化膜が形成されているので、基板へのガスの拡散が防止される。従って、半導体基板の特性の維持に効果的である。
【００３６】
請求項３に記載の発明によれば、トレンチ内にガスが封止された隔離構造を形成するようにしたので、従来例のように化学機械的鏡面研磨工程を用いる必要がなくコストの増加を抑制することができるとともに、研磨粒子が発生しないので収率の低下を防止することができる。更に、従来のように酸化物あるいは窒化物をトレンチに埋め込むことなく、ガスをトレンチ内に封止するようにしているので、高集積化によりボイドが発生するのを防止することができ、隔離特性及び信頼性に優れた半導体素子の隔離構造を提供することができる。
【００３７】
請求項４に記載の発明によれば、トレンチ内の基板上に窒化膜を形成することにより、非晶質物質層をガスに置換する際にガスが基板に拡散することを効果的に防止することができる。更に、窒化膜上に半導体層を形成し、後続の非晶質炭素をガスに置換する工程で半導体層を酸化させることにより窒化膜上に酸化膜を容易に形成することができる。
【００３８】
請求項５に記載の発明によれば、半導体層の全面に物理気相蒸着法で非晶質物質層を形成することにより基板自体のストレス及び汚染を効果的に防止することができる。更に、トレンチの５０〜８０％程度の深さに非晶質物質層を残した後、７００℃の温度及び酸素雰囲気で非晶質物質層をガスに置換させることにより、優れた隔離特性を有する隔離構造を容易に得ることができる。
【００３９】
請求項６に記載の発明によれば、ガスとしての二酸化炭素ガスの誘電定数は１であり、その誘電定数は従来のように隔離構造形成時に用いられた酸化膜（例えばＵＳＧ）よりも誘電定数が低いので、寄生キャパシタンスを最小化することができる。
【図面の簡単な説明】
【図１】ａ、ｂは、従来の半導体素子の隔離構造形成工程を示す断面図。
【図２】ａ、ｂは、図１に続く従来の半導体素子の隔離構造形成工程を示す断面図。
【図３】本発明の一実施の形態の半導体素子の隔離構造の断面構造図。
【図４】ａ〜ｃは、本発明の一実施の形態の半導体素子の隔離構造形成工程を示す断面図。
【図５】ａ〜ｃは、図４に続く半導体素子の隔離構造形成工程を示す断面図。
【図６】ａ〜ｃは、図５に続く半導体素子の隔離構造形成工程を示す断面図。
【図７】ａ〜ｃは、図６に続く半導体素子の隔離構造形成工程を示す断面図。
【符号の説明】
１１、２１…半導体基板
１２、２４…トレンチ
１３、２２…第１絶縁膜
１４、２３…第２絶縁膜
１５、２９…ガス
２５…第３絶縁膜
２６…半導体層
２７…非晶質物質層
２８…第４絶縁膜
３０…酸化膜
【発明の属する技術分野】
本発明は、半導体素子の隔離構造に関し、特に隔離特性に優れ、ボイドの発生を防止するに適したＳＴＩ(Shallow Trench Isolation)タイプの半導体素子の隔離構造及びその形成方法に関する。
【０００２】
【従来の技術】
半導体素子の高集積化に伴い、素子隔離領域(field region)及び素子形成領域としての活性領域(active region)のサイズを縮小する方法が提案されている。一般的な素子隔離構造の形成技術としてはＬＯＣＯＳ(Local Oxidation of Silicon)工程が多く使用されている。このＬＯＣＯＳ工程を用いることにより隔離構造形成工程が簡単で且つ再現性が優秀であるという利点がある。しかしながら、素子が次第に高集積化されるに従って、ＬＯＣＯＳ工程により形成された隔離酸化膜のエッジ部にバーズビーク(bird's beak)が発生する。このバーズビークは活性領域に侵入して活性領域の面積が縮小されるという問題がある。従って、６４ＭＢ級以上のＤＲＡＭ(Dynamic Random Access Memory)にはＬＯＣＯＳ工程を適用するのが困難である。
【０００３】
そこで、バーズビークの生成を防止するかバーズビークを除去して隔離領域を縮小し且つ活性領域を増大する等の改良ＬＯＣＯＳ(advanced LOCOS)工程が提案されている。そして、この改良ＬＯＣＯＳ工程が６４ＭＢ又は２５６ＭＢ級ＤＲＡＭの製造工程で用いられていた。しかし、この改良ＬＯＣＯＳ工程を用いた場合、０．２μｍ２以下のセル領域が要求されるギガ（ＧＩＧＡ）級以上のＤＲＡＭでは、隔離領域の占める面積が大きいという問題点がある。又、ＬＯＣＯＳ工程でフィールド酸化膜がシリコン基板との界面に形成された場合、シリコン基板の濃度がフィールド酸化膜と結合して低くなり、漏洩電流が発生するという問題点がある。このため、ギガＤＲＡＭ級以上においては、隔離膜の厚さの調節が容易で且つ隔離効果を高め得るトレンチ(trench)を用いた隔離構造形成方法が提案されている。
【０００４】
以下、従来の半導体素子の隔離構造形成方法を添付図面に基づき説明する。
図１ａ、図１ｂ、図２ａ、図２ｂは従来の半導体素子の隔離構造形成工程を示す断面図である。
【０００５】
まず、図１ａに示すように、半導体基板１上に酸化膜２、窒化膜３を順次に形成する。次いで、窒化膜３及び酸化膜２を選択的にパターニング（フォトリソグラフィ工程＋食刻工程）して隔離領域を区画する。次いで、パターニングされた窒化膜３をマスクとして用いて半導体基板１を所定の深さに食刻してトレンチ４を形成する。この際、トレンチ４は、半導体素子間を分離するための隔離領域(field region)に形成され、ＳＴＩ構造の隔離膜を形成するために使用される。
【０００６】
図１ｂに示すように、トレンチ４内における露出された半導体基板１の表面及び窒化膜３の表面にライニング酸化膜(lining oxide)５を形成する。この際、ライニング酸化膜５は、半導体基板１にトレンチ４を形成するための食刻工程中に発生した半導体基板１の損傷を回復するために形成される。
【０００７】
図２ａに示すように、トレンチ４を含むライニング酸化膜５の全面に高密度プラズマ(HDP: High Density Plasma)装置を用いて、隔離膜として使用されるＵＳＧ(Undoped Silicate Glass)層６を形成する。
【０００８】
図２ｂに示すように、研磨工程でＵＳＧ層６を研磨してトレンチ４内のみに残る隔離膜６ａを形成する。この後、窒化膜３を除去する。この際、研磨は化学機械的鏡面研磨(CMP: Chemical Mechanical Polishing)工程を利用する。
【０００９】
【発明が解決しようとする課題】
従来の半導体素子の隔離膜形成方法においては以下の問題点があった。
（１）化学機械的鏡面研磨工程を用いて隔離膜６ａを形成する際に、半導体基板１の全面に均一な研磨工程を施し難い。更に、化学機械的鏡面研磨法を用いるため、コストが増加するとともに、研磨粒子の発生が防止できないので、収率が低下する。
【００１０】
（２）ライニング酸化膜５の形成工程において、高密度プラズマ装置を用いてトレンチ４に詰める物質（例えばＵＳＧ）が形成される。このため、高密度プラズマ装置から発生する金属イオンのためにトレンチ４内の基板１が汚染されたりプラズマダメージを受けたりする等の問題点が発生する。
【００１１】
（３）特に２５６ＭＢ級以上のＤＲＡＭにおいてＳＴＩ構造の隔離膜を形成する際、縦横比が増加する。このため、酸化物又は窒化物をトレンチ４内に埋め込むときにボイドが発生する可能性が高い。このため、隔離膜としての信頼度が低下する。
【００１２】
本発明はこのような問題点を解決するためになされたもので、その目的とするところは、隔離特性及び信頼度が向上された半導体素子の隔離構造及びその形成方法を提供することにある。
【００１３】
【課題を解決するための手段】
上記の目的を達成するために請求項１に記載の半導体素子の隔離構造は、半導体基板に形成されたトレンチと、前記トレンチ内の前記半導体基板の表面に形成された第１絶縁膜と、前記第１絶縁膜の表面に形成され、中空部を有する第２絶縁膜と、前記第２絶縁膜の中空部に存在する二酸化炭素ガスとを備えることを要旨とする。
【００１４】
請求項２に記載の発明は、請求項１記載の半導体素子の隔離構造において前記第１、第２絶縁膜はそれぞれ窒化膜、酸化膜で形成されることを要旨とする。
【００１５】
請求項３に記載の半導体素子の隔離構造形成方法は、半導体基板上に第１及び第２絶縁膜を形成する工程と、前記第１、第２絶縁膜を選択的に除去して隔離領域を区画する工程と、前記隔離領域における前記半導体基板を食刻してトレンチを形成する工程と、前記トレンチ及び前記第２絶縁膜の表面に第３絶縁膜を形成し、前記第３絶縁膜の表面に半導体層を形成する工程と、前記トレンチ内における前記半導体層上に非晶質炭素からなる非晶質物質層を形成する工程と、前記非晶質物質層を含む基板の全面に第４絶縁膜を形成する工程と、前記非晶質物質層をガスに置換するとともに、前記半導体層を酸化させて酸化膜を形成する工程と、そして前記トレンチの頂部よりも高い位置に存在する第４絶縁膜、酸化膜、第３、第２、第１絶縁膜を選択的に除去する工程とを備える。
【００１６】
請求項４に記載の発明は、請求項３記載の半導体素子の隔離構造形成方法において、前記第３絶縁膜は窒化膜で形成し、半導体層はアンドープドポリシリコンで形成することを要旨とする。
【００１７】
請求項５に記載の発明は、請求項３記載の半導体素子の隔離構造方法において、前記非晶質物質層をガスに置換するとともに、前記半導体層を酸化させて酸化膜を形成する工程が、前記半導体層の全面に物理気相蒸着法で非晶質物質層を形成する工程と、反応性イオン食刻法を用いて前記非晶質物質層が前記トレンチの５０〜８０％程度の深さに残るように前記非晶質物質層の一部を除去する工程と、７００℃以上の酸素雰囲気で前記非晶質物質層をガスに置換するとともに、半導体層を酸化させる工程とを備えることを要旨とする。
【００１８】
請求項６に記載の発明は、請求項３記載の半導体素子の隔離構造方法において、前記ガスは二酸化炭素ガスであることを要旨とする。
【００１９】
【発明の実施の形態】
以下、本発明の一実施の形態の半導体素子の隔離構造及びその形成方法を添付図面に基づき説明する。
【００２０】
図３は一実施の形態の半導体素子の隔離構造の断面構造図である。
半導体素子の隔離構造は、半導体基板１１に形成されたトレンチ１２と、トレンチ１２内における半導体基板１１の表面に形成された第１絶縁膜１３と、第１絶縁膜１２の表面に形成され、中空部を有する第２絶縁膜１４と、第２絶縁膜１４の中空部に存在するガス１５とを含む。
【００２１】
この際、第１、第２絶縁膜１３、１４はそれぞれそれぞれ１０００Å以下の厚さを有する窒化膜である。そして、ガス１５は二酸化炭素ガスである。中空状の第２絶縁膜１４の上面はトレンチ１２の頂部と同じ高さにある。
【００２２】
図４ａ〜図４ｃ、図５ａ〜図５ｃ、図６ａ〜図６ｃ、図７ａ〜図７ｃは一実施形態の半導体素子の隔離構造形成工程の断面図である。
まず、図４ａに示すように、半導体基板２１上に第１、第２絶縁膜２２、２３を順次に形成する。その後、第２、第１絶縁膜２３、２２を選択的にパターニング（フォトリソグラフィ工程＋食刻工程）して隔離領域を区画する。次いで、パターニングされた第２絶縁膜２３をマスクとして用いて半導体基板２１を所定の深さに食刻してトレンチ２４を形成する。この際、トレンチ２４は、半導体素子間を分離するための隔離領域(field region)に形成され、ＳＴＩ(Shallow Trench Isolation)構造の隔離膜を形成するために使用される。第１、第２絶縁膜２２、２３はそれぞれ酸化膜、窒化膜からなる。
【００２３】
図４ｂに示すように、トレンチ２４内に露出された半導体基板２１の表面及び第１及び第２絶縁膜２２、２３の表面に第３絶縁膜２５を形成する。この際、第３絶縁膜２５は第２絶縁膜２３と同じ物質、例えば窒化物からなる。そして、第３絶縁膜２５は１０００Å以下の厚さに形成される。
【００２４】
図４ｃに示すように、第３絶縁膜２５の表面に半導体層２６を形成する。この際、半導体層２６はアンドープドポリシリコンからなり、１０００Å以下の厚さに形成される。
【００２５】
図５ａに示すように、トレンチ２４を含む半導体層２６の全面に非晶質物質層２７を形成する。この際、非晶質物質層２７は非晶質炭素からなり、１００００Å以下の厚さに形成される。非晶質物質層２７は物理気相蒸着法(PVD: Physical Vapor Deposition)のスパッタリング(sputtering)工程で形成される。
【００２６】
図５ｂに示すように、反応性イオン食刻法を用いたエッチバック工程で非晶質物質層２７の上部を食刻により除去して非晶質物質層２７の一部がトレンチ２４の下部のみに残るようにする。この際、トレンチ２４の深さを１００とするとき、５０〜８０の深さに非晶質物質層２７の一部が残るように非晶質物質層２７の上部を食刻により除去する。
【００２７】
図５ｃに示すように、非晶質物質層２７を含む半導体層２６の全面に第４絶縁膜２８を形成する。この際、第４絶縁膜２８はＵＳＧ(Undoped Silicate Glass)、ＰＥＴＥＯＳ(Plasma Enhanced Tetra-Ethyl-Ortho-Silicate)又はＨＬＤ(High temperature Low pressure Dielectric)酸化膜からなり、２０００〜５０００Å程度の厚さを有する。又、第４絶縁膜２８は化学気相蒸着法(CVD; Chemical Vapor Deposition)又は物理気相蒸着法(PVD; Physical Vapor Deposition)を用いたスパッタリングで形成される。
【００２８】
図６ａに示すように、非晶質物質層２７を酸素（Ｏ２）雰囲気中で熱処理してガス２９に置換させる。この際、アンドープドポリシリコン層の半導体層２６が酸化されて酸化膜３０が形成される。熱処理は７００℃以上で行われることが好ましい。窒化膜からなる第３絶縁膜２５は、熱処理時にガス２９が半導体基板２１へ拡散されるのを防止する。
【００２９】
ガス２９は、非晶質炭素（Ｃ）が酸素（Ｏ２）と反応して置換された二酸化炭素ＣＯ２である。すなわち、一般的に隔離膜形成時に使用される酸化膜の誘電定数は２〜２．５であるのに比べて、二酸化炭素からなるガス２９の誘電定数は１である。従って、ガス２９を用いることにより、寄生キャパシタンス等に対して安定性のある隔離膜を提供することができる。酸素（Ｏ２）雰囲気の炉で上記した反応が進行する際、テストパターンの上面又はスクライブレーンの上面から少なくとも１０Å以上（好ましくは５０Å以上）の酸化膜が成長したとき非晶質炭素が炭素ガスに置換されたものと評価される。上記した乾式酸化法の外に、湿式法（２Ｈ２Ｏを用いた）でも非晶質炭素を炭素ガスに置換可能である。
【００３０】
図６ｂに示すように、第４絶縁膜２８の全面に感光膜ＰＲを塗布した後、露光及び現像工程で感光膜ＰＲを選択的にパターニングしてトレンチ２４の上方及びトレンチ２４の両側に隣接する第４絶縁膜２８の一部上のみに残る感光膜ＰＲを形成する。
【００３１】
図６ｃに示すように、パターニングされた感光膜ＰＲをマスクとして用いて食刻工程で第４絶縁膜２８及び酸化膜３０の一部を選択的に除去する。この際、第４絶縁膜２８と酸化膜３０とは食刻選択比が同一である酸化物なので、同じ食刻ガス又は溶液を利用して順次に除去することができる。
【００３２】
図７ａに示すように、第３、第２絶縁膜２５、２３を湿式食刻法で除去する。この場合、第３、第２絶縁膜２５、２３は窒化膜で形成されているので同時に除去できる。
【００３３】
図７ｂに示すように、感光膜ＰＲを除去する。
図７ｃに示すように、トレンチ２４の頂部よりも高い位置にある第１絶縁膜２２、酸化膜３０、及び第４絶縁膜２８を選択的に除去する。これにより、残った酸化膜３０及び第４絶縁膜２８によりガス２９がトレンチ２４内に封止される。この際、第１絶縁膜２２、酸化膜３０、及び第４絶縁膜２８は同じ食刻選択比を有するシリコン酸化膜ＳｉＯ２である。従って、反応性イオン食刻法におけるエッチバック工程、或いはフッ酸ＨＦやＮＨ４Ｆ等の湿式溶液を用いて、半導体基板２１を損傷することなく第１絶縁膜２２、酸化膜３０、及び第４絶縁膜２８を選択的に除去することができる。
【００３４】
【発明の効果】
上述したように、本発明は次の効果を奏する。
請求項１に記載の発明によれば、ガスを含むことにより隔離構造の誘電定数が低くなり、高集積化するほど発生し易いボイドの問題が解決される。従って、隔離特性に優れ、かつ信頼度高い半導体素子の隔離構造を提供することができる。又、ガスとして用いる二酸化炭素ガスの誘電定数が１であるので、隔離領域の寄生キャパシタンスを最小化することができる。
【００３５】
請求項２に記載の発明によれば、ガスを酸化膜が囲み、半導体基板と酸化膜との間に窒化膜が形成されているので、基板へのガスの拡散が防止される。従って、半導体基板の特性の維持に効果的である。
【００３６】
請求項３に記載の発明によれば、トレンチ内にガスが封止された隔離構造を形成するようにしたので、従来例のように化学機械的鏡面研磨工程を用いる必要がなくコストの増加を抑制することができるとともに、研磨粒子が発生しないので収率の低下を防止することができる。更に、従来のように酸化物あるいは窒化物をトレンチに埋め込むことなく、ガスをトレンチ内に封止するようにしているので、高集積化によりボイドが発生するのを防止することができ、隔離特性及び信頼性に優れた半導体素子の隔離構造を提供することができる。
【００３７】
請求項４に記載の発明によれば、トレンチ内の基板上に窒化膜を形成することにより、非晶質物質層をガスに置換する際にガスが基板に拡散することを効果的に防止することができる。更に、窒化膜上に半導体層を形成し、後続の非晶質炭素をガスに置換する工程で半導体層を酸化させることにより窒化膜上に酸化膜を容易に形成することができる。
【００３８】
請求項５に記載の発明によれば、半導体層の全面に物理気相蒸着法で非晶質物質層を形成することにより基板自体のストレス及び汚染を効果的に防止することができる。更に、トレンチの５０〜８０％程度の深さに非晶質物質層を残した後、７００℃の温度及び酸素雰囲気で非晶質物質層をガスに置換させることにより、優れた隔離特性を有する隔離構造を容易に得ることができる。
【００３９】
請求項６に記載の発明によれば、ガスとしての二酸化炭素ガスの誘電定数は１であり、その誘電定数は従来のように隔離構造形成時に用いられた酸化膜（例えばＵＳＧ）よりも誘電定数が低いので、寄生キャパシタンスを最小化することができる。
【図面の簡単な説明】
【図１】ａ、ｂは、従来の半導体素子の隔離構造形成工程を示す断面図。
【図２】ａ、ｂは、図１に続く従来の半導体素子の隔離構造形成工程を示す断面図。
【図３】本発明の一実施の形態の半導体素子の隔離構造の断面構造図。
【図４】ａ〜ｃは、本発明の一実施の形態の半導体素子の隔離構造形成工程を示す断面図。
【図５】ａ〜ｃは、図４に続く半導体素子の隔離構造形成工程を示す断面図。
【図６】ａ〜ｃは、図５に続く半導体素子の隔離構造形成工程を示す断面図。
【図７】ａ〜ｃは、図６に続く半導体素子の隔離構造形成工程を示す断面図。
【符号の説明】
１１、２１…半導体基板
１２、２４…トレンチ
１３、２２…第１絶縁膜
１４、２３…第２絶縁膜
１５、２９…ガス
２５…第３絶縁膜
２６…半導体層
２７…非晶質物質層
２８…第４絶縁膜
３０…酸化膜
Claims (6)
- 半導体基板に形成されたトレンチと、
前記トレンチ内の前記半導体基板の表面に形成された第１絶縁膜と、
前記第１絶縁膜の表面に形成され、中空部を有する第２絶縁膜と、
前記第２絶縁膜の中空部に存在する二酸化炭素ガスとを備えることを特徴とする半導体素子の隔離構造。 - 前記第１、第２絶縁膜はそれぞれ窒化膜、酸化膜で形成されることを特徴とする請求項１記載の半導体素子の隔離構造。
- 半導体基板上に第１及び第２絶縁膜を形成する工程と、
前記第１、第２絶縁膜の一部を選択的に除去して隔離領域を区画する工程と、 前記隔離領域における前記半導体基板を食刻してトレンチを形成する工程と、 前記トレンチ及び前記第２絶縁膜の表面に第３絶縁膜を形成し、前記第３絶縁膜の表面に半導体層を形成する工程と、
前記トレンチ内における前記半導体層上に非晶質炭素からなる非晶質物質層を形成する工程と、
前記非晶質物質層を含む基板の全面に第４絶縁膜を形成する工程と、
前記非晶質物質層をガスに置換するとともに、前記半導体層を酸化させて酸化膜を形成する工程と、
前記トレンチの頂部よりも高い位置に存在する第４絶縁膜、酸化膜、第３、第２、第１絶縁膜を選択的に除去する工程とを備えることを特徴とする半導体素子の隔離構造形成方法。 - 前記第３絶縁膜は窒化膜で形成し、半導体層はアンドープドポリシリコンで形成することを特徴とする請求項３記載の半導体素子の隔離構造方法。
- 前記非晶質物質層をガスに置換するとともに、前記半導体層を酸化させて酸化膜を形成する工程は、
前記半導体層の全面に物理気相蒸着法で非晶質物質層を形成する工程と、
反応性イオン食刻法を用いて前記非晶質物質層が前記トレンチの５０〜８０％程度の深さに残るように前記非晶質物質層の一部を除去する工程と、
７００℃以上の酸素雰囲気で前記非晶質物質層をガスに置換するとともに、半導体層を酸化させる工程とを備えることを特徴とする請求項３記載の半導体素子の隔離構造領域形成方法。 - 前記ガスは二酸化炭素ガスであることを特徴とする請求項３記載の半導体素子の隔離構造形成方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019970068563A KR100244299B1 (ko) | 1997-12-13 | 1997-12-13 | 반도체소자의 격리영역 및 그 형성방법 |
| KR68563/1997 | 1997-12-13 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH11233619A JPH11233619A (ja) | 1999-08-27 |
| JP3844896B2 true JP3844896B2 (ja) | 2006-11-15 |
Family
ID=19527275
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP33910098A Expired - Fee Related JP3844896B2 (ja) | 1997-12-13 | 1998-11-30 | 半導体素子の隔離構造及びその形成方法 |
Country Status (3)
| Country | Link |
|---|---|
| JP (1) | JP3844896B2 (ja) |
| KR (1) | KR100244299B1 (ja) |
| DE (1) | DE19856805B4 (ja) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100313523B1 (ko) * | 1999-10-09 | 2001-11-15 | 김영환 | 반도체 장치의 분리구조 형성방법 |
| DE10157785A1 (de) * | 2001-11-27 | 2003-06-12 | Austriamicrocsystems Ag Schlos | Isolationsgraben für eine intergrierte Schaltung und Verfahren zu dessen Herstellung |
| JP5112620B2 (ja) | 2005-05-31 | 2013-01-09 | オンセミコンダクター・トレーディング・リミテッド | 化合物半導体装置 |
| JP2006351694A (ja) * | 2005-06-14 | 2006-12-28 | Fujitsu Ltd | 半導体装置およびその製造方法 |
| KR100900230B1 (ko) * | 2006-12-29 | 2009-05-29 | 주식회사 하이닉스반도체 | 반도체 소자의 소자분리막 형성방법 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5447884A (en) * | 1994-06-29 | 1995-09-05 | International Business Machines Corporation | Shallow trench isolation with thin nitride liner |
| DE69533773D1 (de) * | 1995-03-31 | 2004-12-23 | Cons Ric Microelettronica | Verfahren zur Herstellung von Isolationsgraben |
-
1997
- 1997-12-13 KR KR1019970068563A patent/KR100244299B1/ko not_active IP Right Cessation
-
1998
- 1998-11-30 JP JP33910098A patent/JP3844896B2/ja not_active Expired - Fee Related
- 1998-12-09 DE DE19856805A patent/DE19856805B4/de not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| DE19856805A1 (de) | 1999-06-24 |
| JPH11233619A (ja) | 1999-08-27 |
| KR100244299B1 (ko) | 2000-03-02 |
| DE19856805B4 (de) | 2005-11-03 |
| KR19990049593A (ko) | 1999-07-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100253079B1 (ko) | 반도체 장치의 트렌치 격리 형성 방법 | |
| US6660613B2 (en) | Method and device for forming an STI type isolation in a semiconductor device | |
| US6277709B1 (en) | Method of forming shallow trench isolation structure | |
| US20050287764A1 (en) | Method of fabricating shallow trench isolation by ultra-thin simox processing | |
| JPH104136A (ja) | 半導体装置の素子分離膜の形成方法 | |
| US20020127818A1 (en) | Recess-free trench isolation structure and method of forming the same | |
| KR100251280B1 (ko) | 샐로우 트랜치 아이솔레이션 방법 | |
| JPH09181170A (ja) | 素子分離膜形成方法 | |
| JPH11176924A (ja) | 半導体装置のトレンチ素子分離方法 | |
| KR20020042251A (ko) | 반도체 소자의 분리구조 제조방법 | |
| KR20020043279A (ko) | 반도체 소자의 분리영역 제조방법 | |
| JP3130511B2 (ja) | 半導体パワー集積回路の素子隔離構造及びその形成方法 | |
| JP3844896B2 (ja) | 半導体素子の隔離構造及びその形成方法 | |
| US6124184A (en) | Method for forming isolation region of semiconductor device | |
| US6211021B1 (en) | Method for forming a borderless contact | |
| US6391739B1 (en) | Process of eliminating a shallow trench isolation divot | |
| US20060030136A1 (en) | Method of fabricating a gate oxide layer | |
| US6344374B1 (en) | Method of fabricating insulators for isolating electronic devices | |
| JPH0729971A (ja) | 半導体装置の製造方法 | |
| KR20000044560A (ko) | 반도체 소자의 트렌치형 소자 분리막 형성방법 | |
| KR20030052663A (ko) | 반도체소자의 분리 방법 | |
| JPH08264634A (ja) | 半導体装置における分離形成方法 | |
| KR100653704B1 (ko) | 반도체 소자의 트렌치 소자분리 방법 및 그에 의해 제조된트렌치 소자분리 구조 | |
| KR19990057375A (ko) | 반도체 소자의 소자분리막 형성방법 | |
| TW432591B (en) | Manufacturing method for trench isolation |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20041209 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20041214 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050309 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060801 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060817 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090825 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100825 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100825 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110825 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120825 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130825 Year of fee payment: 7 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| R371 | Transfer withdrawn |
Free format text: JAPANESE INTERMEDIATE CODE: R371 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |