JP3844896B2 - 半導体素子の隔離構造及びその形成方法 - Google Patents

半導体素子の隔離構造及びその形成方法 Download PDF

Info

Publication number
JP3844896B2
JP3844896B2 JP33910098A JP33910098A JP3844896B2 JP 3844896 B2 JP3844896 B2 JP 3844896B2 JP 33910098 A JP33910098 A JP 33910098A JP 33910098 A JP33910098 A JP 33910098A JP 3844896 B2 JP3844896 B2 JP 3844896B2
Authority
JP
Japan
Prior art keywords
forming
insulating film
trench
semiconductor
film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP33910098A
Other languages
English (en)
Other versions
JPH11233619A (ja
Inventor
コァン グ ナ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
Hynix Semiconductor Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hynix Semiconductor Inc filed Critical Hynix Semiconductor Inc
Publication of JPH11233619A publication Critical patent/JPH11233619A/ja
Application granted granted Critical
Publication of JP3844896B2 publication Critical patent/JP3844896B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76Making of isolation regions between components
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76Making of isolation regions between components
    • H01L21/764Air gaps
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76Making of isolation regions between components
    • H01L21/762Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
    • H01L21/76229Concurrent filling of a plurality of trenches having a different trench shape or dimension, e.g. rectangular and V-shaped trenches, wide and narrow trenches, shallow and deep trenches
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76Making of isolation regions between components
    • H01L21/762Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
    • H01L21/76232Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials of trenches having a shape other than rectangular or V-shape, e.g. rounded corners, oblique or rounded trench walls

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Element Separation (AREA)

Description

【0001】
【発明の属する技術分野】
本発明は、半導体素子の隔離構造に関し、特に隔離特性に優れ、ボイドの発生を防止するに適したSTI(Shallow Trench Isolation)タイプの半導体素子の隔離構造及びその形成方法に関する。
【0002】
【従来の技術】
半導体素子の高集積化に伴い、素子隔離領域(field region)及び素子形成領域としての活性領域(active region)のサイズを縮小する方法が提案されている。一般的な素子隔離構造の形成技術としてはLOCOS(Local Oxidation of Silicon)工程が多く使用されている。このLOCOS工程を用いることにより隔離構造形成工程が簡単で且つ再現性が優秀であるという利点がある。しかしながら、素子が次第に高集積化されるに従って、LOCOS工程により形成された隔離酸化膜のエッジ部にバーズビーク(bird's beak)が発生する。このバーズビークは活性領域に侵入して活性領域の面積が縮小されるという問題がある。従って、64MB級以上のDRAM(Dynamic Random Access Memory)にはLOCOS工程を適用するのが困難である。
【0003】
そこで、バーズビークの生成を防止するかバーズビークを除去して隔離領域を縮小し且つ活性領域を増大する等の改良LOCOS(advanced LOCOS)工程が提案されている。そして、この改良LOCOS工程が64MB又は256MB級DRAMの製造工程で用いられていた。しかし、この改良LOCOS工程を用いた場合、0.2μm2以下のセル領域が要求されるギガ(GIGA)級以上のDRAMでは、隔離領域の占める面積が大きいという問題点がある。又、LOCOS工程でフィールド酸化膜がシリコン基板との界面に形成された場合、シリコン基板の濃度がフィールド酸化膜と結合して低くなり、漏洩電流が発生するという問題点がある。このため、ギガDRAM級以上においては、隔離膜の厚さの調節が容易で且つ隔離効果を高め得るトレンチ(trench)を用いた隔離構造形成方法が提案されている。
【0004】
以下、従来の半導体素子の隔離構造形成方法を添付図面に基づき説明する。
図1a、図1b、図2a、図2bは従来の半導体素子の隔離構造形成工程を示す断面図である。
【0005】
まず、図1aに示すように、半導体基板1上に酸化膜2、窒化膜3を順次に形成する。次いで、窒化膜3及び酸化膜2を選択的にパターニング(フォトリソグラフィ工程+食刻工程)して隔離領域を区画する。次いで、パターニングされた窒化膜3をマスクとして用いて半導体基板1を所定の深さに食刻してトレンチ4を形成する。この際、トレンチ4は、半導体素子間を分離するための隔離領域(field region)に形成され、STI構造の隔離膜を形成するために使用される。
【0006】
図1bに示すように、トレンチ4内における露出された半導体基板1の表面及び窒化膜3の表面にライニング酸化膜(lining oxide)5を形成する。この際、ライニング酸化膜5は、半導体基板1にトレンチ4を形成するための食刻工程中に発生した半導体基板1の損傷を回復するために形成される。
【0007】
図2aに示すように、トレンチ4を含むライニング酸化膜5の全面に高密度プラズマ(HDP: High Density Plasma)装置を用いて、隔離膜として使用されるUSG(Undoped Silicate Glass)層6を形成する。
【0008】
図2bに示すように、研磨工程でUSG層6を研磨してトレンチ4内のみに残る隔離膜6aを形成する。この後、窒化膜3を除去する。この際、研磨は化学機械的鏡面研磨(CMP: Chemical Mechanical Polishing)工程を利用する。
【0009】
【発明が解決しようとする課題】
従来の半導体素子の隔離膜形成方法においては以下の問題点があった。
(1)化学機械的鏡面研磨工程を用いて隔離膜6aを形成する際に、半導体基板1の全面に均一な研磨工程を施し難い。更に、化学機械的鏡面研磨法を用いるため、コストが増加するとともに、研磨粒子の発生が防止できないので、収率が低下する。
【0010】
(2)ライニング酸化膜5の形成工程において、高密度プラズマ装置を用いてトレンチ4に詰める物質(例えばUSG)が形成される。このため、高密度プラズマ装置から発生する金属イオンのためにトレンチ4内の基板1が汚染されたりプラズマダメージを受けたりする等の問題点が発生する。
【0011】
(3)特に256MB級以上のDRAMにおいてSTI構造の隔離膜を形成する際、縦横比が増加する。このため、酸化物又は窒化物をトレンチ4内に埋め込むときにボイドが発生する可能性が高い。このため、隔離膜としての信頼度が低下する。
【0012】
本発明はこのような問題点を解決するためになされたもので、その目的とするところは、隔離特性及び信頼度が向上された半導体素子の隔離構造及びその形成方法を提供することにある。
【0013】
【課題を解決するための手段】
上記の目的を達成するために請求項1に記載の半導体素子の隔離構造は、半導体基板に形成されたトレンチと、前記トレンチ内の前記半導体基板の表面に形成された第1絶縁膜と、前記第1絶縁膜の表面に形成され、中空部を有する第2絶縁膜と、前記第2絶縁膜の中空部に存在する二酸化炭素ガスとを備えることを要旨とする。
【0014】
請求項2に記載の発明は、請求項1記載の半導体素子の隔離構造において前記第1、第2絶縁膜はそれぞれ窒化膜、酸化膜で形成されることを要旨とする
【0015】
請求項に記載の半導体素子の隔離構造形成方法は、半導体基板上に第1及び第2絶縁膜を形成する工程と、前記第1、第2絶縁膜を選択的に除去して隔離領域を区画する工程と、前記隔離領域における前記半導体基板を食刻してトレンチを形成する工程と、前記トレンチ及び前記第2絶縁膜の表面に第3絶縁膜を形成し、前記第3絶縁膜の表面に半導体層を形成する工程と、前記トレンチ内における前記半導体層上に非晶質炭素からなる非晶質物質層を形成する工程と、前記非晶質物質層を含む基板の全面に第4絶縁膜を形成する工程と、前記非晶質物質層をガスに置換するとともに、前記半導体層を酸化させて酸化膜を形成する工程と、そして前記トレンチの頂部よりも高い位置に存在する第4絶縁膜、酸化膜、第3、第2、第1絶縁膜を選択的に除去する工程とを備える。
【0016】
請求項に記載の発明は、請求項記載の半導体素子の隔離構造形成方法において、前記第3絶縁膜は窒化膜で形成し、半導体層はアンドープドポリシリコンで形成することを要旨とする。
【0017】
請求項に記載の発明は、請求項記載の半導体素子の隔離構造方法において、前記非晶質物質層をガスに置換するとともに、前記半導体層を酸化させて酸化膜を形成する工程が、前記半導体層の全面に物理気相蒸着法で非晶質物質層を形成する工程と、反応性イオン食刻法を用いて前記非晶質物質層が前記トレンチの50〜80%程度の深さに残るように前記非晶質物質層の一部を除去する工程と、700℃以上の酸素雰囲気で前記非晶質物質層をガスに置換するとともに、半導体層を酸化させる工程とを備えることを要旨とする。
【0018】
請求項に記載の発明は、請求項記載の半導体素子の隔離構造方法において、前記ガスは二酸化炭素ガスであることを要旨とする。
【0019】
【発明の実施の形態】
以下、本発明の一実施の形態の半導体素子の隔離構造及びその形成方法を添付図面に基づき説明する。
【0020】
図3は一実施の形態の半導体素子の隔離構造の断面構造図である。
半導体素子の隔離構造は、半導体基板11に形成されたトレンチ12と、トレンチ12内における半導体基板11の表面に形成された第1絶縁膜13と、第1絶縁膜12の表面に形成され、中空部を有する第2絶縁膜14と、第2絶縁膜14の中空部に存在するガス15とを含む。
【0021】
この際、第1、第2絶縁膜13、14はそれぞれそれぞれ1000Å以下の厚さを有する窒化膜である。そして、ガス15は二酸化炭素ガスである。中空状の第2絶縁膜14の上面はトレンチ12の頂部と同じ高さにある。
【0022】
図4a〜図4c、図5a〜図5c、図6a〜図6c、図7a〜図7cは一実施形態の半導体素子の隔離構造形成工程の断面図である。
まず、図4aに示すように、半導体基板21上に第1、第2絶縁膜22、23を順次に形成する。その後、第2、第1絶縁膜23、22を選択的にパターニング(フォトリソグラフィ工程+食刻工程)して隔離領域を区画する。次いで、パターニングされた第2絶縁膜23をマスクとして用いて半導体基板21を所定の深さに食刻してトレンチ24を形成する。この際、トレンチ24は、半導体素子間を分離するための隔離領域(field region)に形成され、STI(Shallow Trench Isolation)構造の隔離膜を形成するために使用される。第1、第2絶縁膜22、23はそれぞれ酸化膜、窒化膜からなる。
【0023】
図4bに示すように、トレンチ24内に露出された半導体基板21の表面及び第1及び第2絶縁膜22、23の表面に第3絶縁膜25を形成する。この際、第3絶縁膜25は第2絶縁膜23と同じ物質、例えば窒化物からなる。そして、第3絶縁膜25は1000Å以下の厚さに形成される。
【0024】
図4cに示すように、第3絶縁膜25の表面に半導体層26を形成する。この際、半導体層26はアンドープドポリシリコンからなり、1000Å以下の厚さに形成される。
【0025】
図5aに示すように、トレンチ24を含む半導体層26の全面に非晶質物質層27を形成する。この際、非晶質物質層27は非晶質炭素からなり、10000Å以下の厚さに形成される。非晶質物質層27は物理気相蒸着法(PVD: Physical Vapor Deposition)のスパッタリング(sputtering)工程で形成される。
【0026】
図5bに示すように、反応性イオン食刻法を用いたエッチバック工程で非晶質物質層27の上部を食刻により除去して非晶質物質層27の一部がトレンチ24の下部のみに残るようにする。この際、トレンチ24の深さを100とするとき、50〜80の深さに非晶質物質層27の一部が残るように非晶質物質層27の上部を食刻により除去する。
【0027】
図5cに示すように、非晶質物質層27を含む半導体層26の全面に第4絶縁膜28を形成する。この際、第4絶縁膜28はUSG(Undoped Silicate Glass)、PETEOS(Plasma Enhanced Tetra-Ethyl-Ortho-Silicate)又はHLD(High temperature Low pressure Dielectric)酸化膜からなり、2000〜5000Å程度の厚さを有する。又、第4絶縁膜28は化学気相蒸着法(CVD; Chemical Vapor Deposition)又は物理気相蒸着法(PVD; Physical Vapor Deposition)を用いたスパッタリングで形成される。
【0028】
図6aに示すように、非晶質物質層27を酸素(O2)雰囲気中で熱処理してガス29に置換させる。この際、アンドープドポリシリコン層の半導体層26が酸化されて酸化膜30が形成される。熱処理は700℃以上で行われることが好ましい。窒化膜からなる第3絶縁膜25は、熱処理時にガス29が半導体基板21へ拡散されるのを防止する。
【0029】
ガス29は、非晶質炭素(C)が酸素(O2)と反応して置換された二酸化炭素CO2である。すなわち、一般的に隔離膜形成時に使用される酸化膜の誘電定数は2〜2.5であるのに比べて、二酸化炭素からなるガス29の誘電定数は1である。従って、ガス29を用いることにより、寄生キャパシタンス等に対して安定性のある隔離膜を提供することができる。酸素(O2)雰囲気の炉で上記した反応が進行する際、テストパターンの上面又はスクライブレーンの上面から少なくとも10Å以上(好ましくは50Å以上)の酸化膜が成長したとき非晶質炭素が炭素ガスに置換されたものと評価される。上記した乾式酸化法の外に、湿式法(2H2Oを用いた)でも非晶質炭素を炭素ガスに置換可能である。
【0030】
図6bに示すように、第4絶縁膜28の全面に感光膜PRを塗布した後、露光及び現像工程で感光膜PRを選択的にパターニングしてトレンチ24の上方及びトレンチ24の両側に隣接する第4絶縁膜28の一部上のみに残る感光膜PRを形成する。
【0031】
図6cに示すように、パターニングされた感光膜PRをマスクとして用いて食刻工程で第4絶縁膜28及び酸化膜30の一部を選択的に除去する。この際、第4絶縁膜28と酸化膜30とは食刻選択比が同一である酸化物なので、同じ食刻ガス又は溶液を利用して順次に除去することができる。
【0032】
図7aに示すように、第3、第2絶縁膜25、23を湿式食刻法で除去する。この場合、第3、第2絶縁膜25、23は窒化膜で形成されているので同時に除去できる。
【0033】
図7bに示すように、感光膜PRを除去する。
図7cに示すように、トレンチ24の頂部よりも高い位置にある第1絶縁膜22、酸化膜30、及び第4絶縁膜28を選択的に除去する。これにより、残った酸化膜30及び第4絶縁膜28によりガス29がトレンチ24内に封止される。この際、第1絶縁膜22、酸化膜30、及び第4絶縁膜28は同じ食刻選択比を有するシリコン酸化膜SiO2である。従って、反応性イオン食刻法におけるエッチバック工程、或いはフッ酸HFやNH4F等の湿式溶液を用いて、半導体基板21を損傷することなく第1絶縁膜22、酸化膜30、及び第4絶縁膜28を選択的に除去することができる。
【0034】
【発明の効果】
上述したように、本発明は次の効果を奏する。
請求項1に記載の発明によれば、ガスを含むことにより隔離構造の誘電定数が低くなり、高集積化するほど発生し易いボイドの問題が解決される。従って、隔離特性に優れ、かつ信頼度高い半導体素子の隔離構造を提供することができる。又、ガスとして用いる二酸化炭素ガスの誘電定数が1であるので、隔離領域の寄生キャパシタンスを最小化することができる。
【0035】
請求項2に記載の発明によれば、ガスを酸化膜が囲み、半導体基板と酸化膜との間に窒化膜が形成されているので、基板へのガスの拡散が防止される。従って、半導体基板の特性の維持に効果的である。
【0036】
求項に記載の発明によれば、トレンチ内にガスが封止された隔離構造を形成するようにしたので、従来例のように化学機械的鏡面研磨工程を用いる必要がなくコストの増加を抑制することができるとともに、研磨粒子が発生しないので収率の低下を防止することができる。更に、従来のように酸化物あるいは窒化物をトレンチに埋め込むことなく、ガスをトレンチ内に封止するようにしているので、高集積化によりボイドが発生するのを防止することができ、隔離特性及び信頼性に優れた半導体素子の隔離構造を提供することができる。
【0037】
請求項に記載の発明によれば、トレンチ内の基板上に窒化膜を形成することにより、非晶質物質層をガスに置換する際にガスが基板に拡散することを効果的に防止することができる。更に、窒化膜上に半導体層を形成し、後続の非晶質炭素をガスに置換する工程で半導体層を酸化させることにより窒化膜上に酸化膜を容易に形成することができる。
【0038】
請求項に記載の発明によれば、半導体層の全面に物理気相蒸着法で非晶質物質層を形成することにより基板自体のストレス及び汚染を効果的に防止することができる。更に、トレンチの50〜80%程度の深さに非晶質物質層を残した後、700℃の温度及び酸素雰囲気で非晶質物質層をガスに置換させることにより、優れた隔離特性を有する隔離構造を容易に得ることができる。
【0039】
請求項に記載の発明によれば、ガスとしての二酸化炭素ガスの誘電定数は1であり、その誘電定数は従来のように隔離構造形成時に用いられた酸化膜(例えばUSG)よりも誘電定数が低いので、寄生キャパシタンスを最小化することができる。
【図面の簡単な説明】
【図1】a、bは、従来の半導体素子の隔離構造形成工程を示す断面図。
【図2】a、bは、図1に続く従来の半導体素子の隔離構造形成工程を示す断面図。
【図3】本発明の一実施の形態の半導体素子の隔離構造の断面構造図。
【図4】a〜cは、本発明の一実施の形態の半導体素子の隔離構造形成工程を示す断面図。
【図5】a〜cは、図4に続く半導体素子の隔離構造形成工程を示す断面図。
【図6】a〜cは、図5に続く半導体素子の隔離構造形成工程を示す断面図。
【図7】a〜cは、図6に続く半導体素子の隔離構造形成工程を示す断面図。
【符号の説明】
11、21…半導体基板
12、24…トレンチ
13、22…第1絶縁膜
14、23…第2絶縁膜
15、29…ガス
25…第3絶縁膜
26…半導体層
27…非晶質物質層
28…第4絶縁膜
30…酸化膜

Claims (6)

  1. 導体基板に形成されたトレンチと、
    前記トレンチ内の前記半導体基板の表面に形成された第1絶縁膜と、
    前記第1絶縁膜の表面に形成され、中空部を有する第2絶縁膜と、
    前記第2絶縁膜の中空部に存在する二酸化炭素ガスとを備えることを特徴とする半導体素子の隔離構造。
  2. 前記第1、第2絶縁膜はそれぞれ窒化膜、酸化膜で形成されることを特徴とする請求項1記載の半導体素子の隔離構造。
  3. 半導体基板上に第1及び第2絶縁膜を形成する工程と、
    前記第1、第2絶縁膜の一部を選択的に除去して隔離領域を区画する工程と、 前記隔離領域における前記半導体基板を食刻してトレンチを形成する工程と、 前記トレンチ及び前記第2絶縁膜の表面に第3絶縁膜を形成し、前記第3絶縁膜の表面に半導体層を形成する工程と、
    前記トレンチ内における前記半導体層上に非晶質炭素からなる非晶質物質層を形成する工程と、
    前記非晶質物質層を含む基板の全面に第4絶縁膜を形成する工程と、
    前記非晶質物質層をガスに置換するとともに、前記半導体層を酸化させて酸化膜を形成する工程と、
    前記トレンチの頂部よりも高い位置に存在する第4絶縁膜、酸化膜、第3、第2、第1絶縁膜を選択的に除去する工程とを備えることを特徴とする半導体素子の隔離構造形成方法。
  4. 記第3絶縁膜は窒化膜で形成し、半導体層はアンドープドポリシリコンで形成することを特徴とする請求項3記載の半導体素子の隔離構造方法。
  5. 前記非晶質物質層をガスに置換するとともに、前記半導体層を酸化させて酸化膜を形成する工程は、
    前記半導体層の全面に物理気相蒸着法で非晶質物質層を形成する工程と、
    反応性イオン食刻法を用いて前記非晶質物質層が前記トレンチの50〜80%程度の深さに残るように前記非晶質物質層の一部を除去する工程と、
    700℃以上の酸素雰囲気で前記非晶質物質層をガスに置換するとともに、半導体層を酸化させる工程とを備えることを特徴とする請求項3記載の半導体素子の隔離構造領域形成方法。
  6. 前記ガスは二酸化炭素ガスであることを特徴とする請求項3記載の半導体素子の隔離構造形成方法。
JP33910098A 1997-12-13 1998-11-30 半導体素子の隔離構造及びその形成方法 Expired - Fee Related JP3844896B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1019970068563A KR100244299B1 (ko) 1997-12-13 1997-12-13 반도체소자의 격리영역 및 그 형성방법
KR68563/1997 1997-12-13

Publications (2)

Publication Number Publication Date
JPH11233619A JPH11233619A (ja) 1999-08-27
JP3844896B2 true JP3844896B2 (ja) 2006-11-15

Family

ID=19527275

Family Applications (1)

Application Number Title Priority Date Filing Date
JP33910098A Expired - Fee Related JP3844896B2 (ja) 1997-12-13 1998-11-30 半導体素子の隔離構造及びその形成方法

Country Status (3)

Country Link
JP (1) JP3844896B2 (ja)
KR (1) KR100244299B1 (ja)
DE (1) DE19856805B4 (ja)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100313523B1 (ko) * 1999-10-09 2001-11-15 김영환 반도체 장치의 분리구조 형성방법
DE10157785A1 (de) * 2001-11-27 2003-06-12 Austriamicrocsystems Ag Schlos Isolationsgraben für eine intergrierte Schaltung und Verfahren zu dessen Herstellung
JP5112620B2 (ja) 2005-05-31 2013-01-09 オンセミコンダクター・トレーディング・リミテッド 化合物半導体装置
JP2006351694A (ja) * 2005-06-14 2006-12-28 Fujitsu Ltd 半導体装置およびその製造方法
KR100900230B1 (ko) * 2006-12-29 2009-05-29 주식회사 하이닉스반도체 반도체 소자의 소자분리막 형성방법

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5447884A (en) * 1994-06-29 1995-09-05 International Business Machines Corporation Shallow trench isolation with thin nitride liner
DE69533773D1 (de) * 1995-03-31 2004-12-23 Cons Ric Microelettronica Verfahren zur Herstellung von Isolationsgraben

Also Published As

Publication number Publication date
DE19856805A1 (de) 1999-06-24
JPH11233619A (ja) 1999-08-27
KR100244299B1 (ko) 2000-03-02
DE19856805B4 (de) 2005-11-03
KR19990049593A (ko) 1999-07-05

Similar Documents

Publication Publication Date Title
KR100253079B1 (ko) 반도체 장치의 트렌치 격리 형성 방법
US6660613B2 (en) Method and device for forming an STI type isolation in a semiconductor device
US6277709B1 (en) Method of forming shallow trench isolation structure
US20050287764A1 (en) Method of fabricating shallow trench isolation by ultra-thin simox processing
JPH104136A (ja) 半導体装置の素子分離膜の形成方法
US20020127818A1 (en) Recess-free trench isolation structure and method of forming the same
KR100251280B1 (ko) 샐로우 트랜치 아이솔레이션 방법
JPH09181170A (ja) 素子分離膜形成方法
JPH11176924A (ja) 半導体装置のトレンチ素子分離方法
KR20020042251A (ko) 반도체 소자의 분리구조 제조방법
KR20020043279A (ko) 반도체 소자의 분리영역 제조방법
JP3130511B2 (ja) 半導体パワー集積回路の素子隔離構造及びその形成方法
JP3844896B2 (ja) 半導体素子の隔離構造及びその形成方法
US6124184A (en) Method for forming isolation region of semiconductor device
US6211021B1 (en) Method for forming a borderless contact
US6391739B1 (en) Process of eliminating a shallow trench isolation divot
US20060030136A1 (en) Method of fabricating a gate oxide layer
US6344374B1 (en) Method of fabricating insulators for isolating electronic devices
JPH0729971A (ja) 半導体装置の製造方法
KR20000044560A (ko) 반도체 소자의 트렌치형 소자 분리막 형성방법
KR20030052663A (ko) 반도체소자의 분리 방법
JPH08264634A (ja) 半導体装置における分離形成方法
KR100653704B1 (ko) 반도체 소자의 트렌치 소자분리 방법 및 그에 의해 제조된트렌치 소자분리 구조
KR19990057375A (ko) 반도체 소자의 소자분리막 형성방법
TW432591B (en) Manufacturing method for trench isolation

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20041209

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20041214

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050309

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20060801

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20060817

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090825

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100825

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100825

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110825

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120825

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130825

Year of fee payment: 7

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

R371 Transfer withdrawn

Free format text: JAPANESE INTERMEDIATE CODE: R371

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees