KR20020043279A - 반도체 소자의 분리영역 제조방법 - Google Patents

Abstract

본 발명은, 반도체 소자의 전기적인 특성을 안정화하여 소자의 신뢰성을 향상시킬 수 있는 반도체 소자의 분리영역을 제조하는 방법을 제공한다. 본 발명은 반도체 기판의 소자분리영역에 대응하는 위치에 트렌치를 형성하는 공정과; 상기 트렌치내에 절연막을 형성하는 공정과; 상기 반도체 기판 및 상기 절연막 내에 질소이온을 상기 반도체 기판의 표면에 대해 수직 입사각으로 주입하는 공정을 포함하는 반도체 소자의 분리영역 제조방법을 제공한다.

Description

반도체 소자의 분리영역 제조방법{FABRICATION METHOD OF ISOLATION REGION FOR SEMICONDUCTOR DEVICES}

본발명은 반도체 소자의 제조방법에 관한 것으로, 특히 반도체 소자의 분리영역의 제조방법에 관한 것이다.

종래 반도체 소자의 분리 영역의 제조방법은 국소산화법(LOCOS; local oxidation of silicon)을 주로 이용하였으나, 상기 국소산화법은 그 특유의 버즈 ·비크 발생으로 인하여 소자의 집적도를 향상시키는데 한계가 있었다. 따라서 최근 더욱 집적화된 반도체 소자를 제조하기 위한 소자 분리방법으로서 반도체 기판내에 트렌치 또는 그루브를 형성하고, 그 안에 절연물을 채우는 셜로우 트렌치 분리(STI; shallow trench isolation) 또는 프로파일드 그루브 분리(PGI ; profiled groove isolation)법등이 개발되었으며 현재 상용화되고 있는 대부분의 디램(DRAM; dynamic random access memory) 소자는 STI 또는 PGI를 채택하여 제조되고 있다.

그러나 STI 또는 PGI와 같이 반도체 기판을 식각하여 소자분리 영역을 제조하는 방법은 다음과 같은 문제점이 있었다. 즉, 반도체 기판에 도핑되어 있는 붕소 이온이 소자 분리영역내로 편석되어 소자분리영역과 반도체 기판과의 계면 근방의 반도체 기판내의 불순물 농도가 낮아져, 상기 계면을 따라 반도체 기판내에 공핍층이 형성된다. 상기 공핍층은 미소한 전압이 인가되어도 쉽게 반전층으로 전환된다. 따라서 소자분리영역을 사이에 두고 이격되어 있는 소자들이 상기 소자분리영역과 반도체 기판의 계면을 따라 형성된 반전층에 의해 전기적으로 도통하게 되는 문제점이 있다. 따라서 반도체 소자가 오동작하게 되는 문제점이 있었다.

따라서 소자분리영역과 반도체 기판과의 계면을 따라 반도체 기판내에 공핍층이 형성되는 것을 방지하기 위해 다양한 방법들이 고안되고 있다. 그와 같은 고안중에는 반도체 기판내에 트렌치를 형성한 후 트렌치내부의 벽면을 따라 반도체 기판내에 붕소 이온을 과잉 도핑하는 방법이 있다. 또다른 방법으로는, 트렌치 내부의 벽면을 따라 반도체 기판내에 질소 이온을 주입하거나 또는 반도체 기판의 표면애 얇은 질소막을 형성함으로써 반도체 기판내의 붕소 이온이 소자 분리 영역내로 확산하는 것을 방지하는 확산방지막을 형성하는 방법이 있다.

도1a 내지 도1f는 상기의 고안들중 질소이온을 경사이온주입법으로 트렌치의 측벽을 따라 반도체 기판내에 이온주입하는 방법을 이용한 종래 STI 제조방법을 설명하면 다음과 같다.

먼저 도1a에 도시된 바와 같이 반도체 기판(100)의 상면에 패드산화막(101)과 질화막(102)를 순차적으로 형성한다.

다음으로, 도1b에 도시된 바와 같이 상기 질화막(102)의 상면에 포토레지스트 패턴(103)을 형성한 다음 상기 포토레지스트 패턴(103)을 마스크로하여 상기 질화막(102)과 상기 패드 산화막(101)을 순차적으로 식각하여 반도체 기판(100)의 상면을 부분적으로 노출시킨다.

다음으로 도1c에 도시한 바와 같이 상기 반도체 기판(100)의 노출된 부분을 식각하여 트렌치(104)를 형성한다.

다음으로, 도1d에 도시한 바와 같이 상기 트렌치(104)의 측벽을 따라 상기 반도체기판(100)내에 질소 이온을 주입한다. 상기 질소 이온주입은 경사진 트렌치(104)의 벽면을 따라 주입하기 위해, 반도체 기판의 수직 방향으로부터 쎄타(θ)의 기울기를 갖는 경사각 이온주입법을 이용하여 주입한다. 따라서 트렌치(104)의 벽면 전체를 따라 질소 이온이 주입된다.

다음으로 도1e에 도시한 바와 같이 상기 트렌치(104) 내벽 및 저면의 반도체 기판(100)의 표면에 희생산화막(105)을 형성한다. 또한, 상기 트렌치(104) 내부 및 상기 질화막(102)의 상면 전체에 산화막(106)을 형성한다. 도1e에서 도면부호 110으로 표시된 부분은 소자분리 공정을 완료한 후 제조될 소스/드레인이 형성될 영역이다.

다음으로 도1f에 도시한 바와 같이 상기 반도체 기판(100)의 상면이 드러나도록 상기 질화막(102) 및 상기 산화막(106)을 화학기계연마법으로 제거하여 반도체 기판(100)의 표면을 평탄화함으로써 STI법에 의한 반도체 소자의 분리구조의 제조방법을 완료한다.

그러나 상기와 같은 종래의 반도체 소자 분리 방법은 다음과 같은 문제점이 있었다. 즉, 질소 이온을 경사이온주입하여 트렌치 측벽의 반도체 기판내에 주입함으로서 붕소 이온의 편석을 방지하는 잇점은 있으나, 상기 질소 이온이 도2에 도시한 바와 같이 반도체 기판 표면 근방에 형성된 소스/드레인 영역이 형성될 영역(110)에 주입되어, 소스 영역 및/또는 드레인 영역이 저항을 증가시키는 문제점이 있었다.

본발명은 상기와 같은 문제점에 비추어 안출된 것으로, 반도체 소자의 전기적인 특성을 안정화하여 소자의 신뢰성을 향상시킬 수 있는 반도체 소자의 분리영역 제조방법을 제공한다.

본 발명은 상기와 같은 문제점에 비추어 안출된 것으로, STI구조의 소자분리구조를 갖는 반도체 소자의 제조에 있어서, 붕소이온의 편석을 방지하기 위한 질소이온 주입 공정시, 소스/드레인이 형성될 영역인 반도체 기판의 표면근방에는 질소 이온이 주입되지 않도록, 반도체 기판내에 질소이온을 수직 입사시키는 방법을 이용한 반도체 소자의 분리영역 제조방법을 제공한다.

상기와 같은 목적을 달성하기 위하여 본 발명은, 반도체 기판에 트렌치를 형성하는 공정과; 상기 트렌치 내부에 산화막을 채우는 공정과; 상기 반도체 기판의 표면에 수직인 방향으로 상기 반도체 기판 및 상기 산화막내에 질소이온을 주입하는 공정을 포함하는 반도체 소자의 분리영역 제조방법을 제공한다.

상기 질소이온을 주입하는 공정은, 상기 트렌치 깊이의 약 1/2 깊이의 상기 반도체 기판 및 상기 산화막내에 상기 질소이온을 주입하는 것을 특징으로 하는 반도체 소자의 분리영역 제조방법을 제공한다.

도 1a내지 도 1f는 종래기술에 따른 반도체 소자의 분리구조 제조방법을 설명하는 도면이다.

도 2a 내지 도2f는 본 발명에 따른 반도체 소자의 분리구조 제조방법을 설명하는 도면이다.

***** 도면부호의 설명 *****

100 : 반도체 기판101 : 패드산화막

102 : 질화막 103 : 포토레지스트 패턴

104 : 트렌치 105 : 희생산화막

106 : 산화막 110 : 소스/드레인 형성 영역

200 : 반도체 기판201 : 패드 산화막

202 : 질화막 203 : 트렌치

204 : 희생산화막205 : 절연막

200a : 질소이온주입층

본발명의 반도체 소자 분리구조의 제조방법을 첨부된 도면을 참조하여 설명하면 다음과 같다.

먼저, 도2a에 도시한 바와 같이, 반도체 기판(200)위에 패드 산화막(201)을 형성한다. 상기 패드 산화막(201)은 열산화법에 의해 실리콘 기판을 산화함으로써 형성할 수도 있고, 화학기상증착법을 이용하여 증착할 수도 있다. 다음으로, 상기 패드 산화막(201) 위에 실리콘 질화막(202)을 증착 한다. 다음으로, 상기 실리콘 질화막(202)의 상면에 포토레지스트 패턴(미도시)을 형성한 다음, 상기 포토레지스트 패턴을 마스크로 하여 상기 실리콘 질화막(202) 및 희생 산화막(201)을 선택적으로 식각함으로써, 소자 분리 영역에 상응하는 부위의 반도체 기판(200)의 상면을 노출시킨다.

다음으로, 도2b에 도시한 바와 같이, 상기 노출된 부위의 반도체 기판(200)을 식각하여 반도체 기판(200)내에 트렌치(203)를 형성한다.

다음으로 도2c에 도시한 바와 같이 트렌치(203)를 형성하기 위한 식각 공정 및 이온주입 공정에 의해 손상된 반도체 기판(200)의 표면의 손상을 복구(또는 회복)하기 위하여 1050℃, O₂분위기에서 어닐링하여 트렌치(203)내부의 반도체 기판(200)의 표면에 약 50~200Å 이하의 열산화막(205)을 형성한다. 상기 열산화막(205)는 또한 희생 산화막이라고도 한다.

다음으로, 도2d에 도시된 바와 같이, 화학기상증착법(CVD; chemical vapor deposition)을 이용하여 트렌치(203)의 내부 및 상기 질화막(202)의 상면에 절연막(205)을 형성한다. 상기 절연막(205)은 실리콘 산화막으로 형성하는 것이 바람직하다.

다음으로, 도2e에 도시된 바와 같이, 상기 질화막(202)의 상면이 노출될때까지 상기 절연막(205)을 화학기계연마법으로 연마한다.

다음으로, 상기 반도체 기판(200) 및 상기 절연막(205) 내부에 질소이온을 직각 입사하여 반도체 기판(200) 및 상기 절연막(205)의 소정 깊이에 질소이온주입층(200a)을 형성한다. 이때 직각 입사란 상기 반도체 기판(200)의 표면에 수직인 방향으로 질소이온울 주입하는 것을 말한다. 또한 상기 질소 이온주입층(200a)은 후속하는 공정에서 형성될 소스/드레인 정션의 깊이 보다 더 깊은 곳에 위치하도록 형성하는 것이 바람직하다. 특히 트렌치의 깊이(h)-반도체 기판의 표면으로부터 트렌치의 저면까지의 길이-의 약 1/2 정도의 깊이 근방에 형성하는 것이 바람직하다.

다음으로 도2f에 도시한 바와 같이 상기 질화막(202) 및 패드산화막(201)을 화학기계연마 공정으로 제거함으로써 반도체 소자의 분리영역의 제조를 완료한다.

본발명에 따르면, 소스/드레인이 형성되는 반도체 기판의 표면근방에 질소이온이 주입되지 않도록 함으로써, 반도체 소자의 성능의 저하를 방지하는 효과가 있다.

Claims (7)

1. 반도체 기판에 트렌치를 형성하는 공정과;

   상기 트렌치내에 절연막을 형성하는 공정과;

   상기 반도체기판의 표면에 수직인 입사각을 갖는 수직 입사이온주입법을 이용하여 상기 반도체 기판 및 상기 절연막 내에 질소이온주입층을 형성하는 공정을 포함하는 반도체 소자의 분리영역 제조방법.
2. 제1항에 있어서, 상기 트렌치의 내벽면에 희생산화막을 형성하는 공정을 추가로 포함하는 것을 특징으로 하는 반도체 소자의 분리영역 제조방법.
3. 제2항에 있어서, 상기 희생산화막을 형성하는 공정은, 1050℃, O₂분위기에서 반도체 기판을 어닐링하는 공정인 것을 특징으로 하는 반도체 소자의 분리영역 제조방법.
4. 제1항에 있어서, 상기 트렌치내에 절연막을 채우는 공정은,

   상기 트렌치와 상기 반도체 기판상면에 산화막을 형성하는 공정과;

   상기 산화막을 화학기계연마하는 공정을 포함하는 것을 특징으로 하는 반도체 소자의 분리영역 제조방법.
5. 제4항에 있어서 상기 산화막을 형성하는 공정은 화학기상증착법인 것을 특징으로 하는 반도체 소자의 분리영역 제조방법.
6. 제1항에 있어서, 상기 트렌치를 형성하는 공정은,

   반도체 기판상에 패드 산화막을 형성하는 공정과;

   상기 패드산화막위에 실리콘 질화막을 형성하는 공정과;

   상기 실리콘 질화막위에 포토레지스트 패턴을 형성하는 공정과;

   상기 포토레지스트 패턴을 마스크로하여 실리콘 질화막, 패드 산화막을 식각 제거하고, 반도체 기판의 상면을 노출시키는 공정과;

   상기 노출된 부위의 상기 반도체 기판을 소정 깊이까지 식각하는 공정을 포함하는 것을 특징으로 하는 반도체 소자의 분리영역 제조방법.
7. 제1항에 있어서, 상기 질소이온주입층을 형성하는 공정은, 상기 트렌치 전체 깊이의 약 1/2의 깊이 근방에 형성하는 것을 특징으로 하는 반도체 소자의 분리영역 제조방법.