KR20000045299A - 반도체 소자의 제조방법 - Google Patents

반도체 소자의 제조방법 Download PDF

Info

Publication number
KR20000045299A
KR20000045299A KR1019980061857A KR19980061857A KR20000045299A KR 20000045299 A KR20000045299 A KR 20000045299A KR 1019980061857 A KR1019980061857 A KR 1019980061857A KR 19980061857 A KR19980061857 A KR 19980061857A KR 20000045299 A KR20000045299 A KR 20000045299A
Authority
KR
South Korea
Prior art keywords
film
trench
substrate
oxide film
etching
Prior art date
Application number
KR1019980061857A
Other languages
English (en)
Inventor
김정호
원대희
Original Assignee
김영환
현대전자산업 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김영환, 현대전자산업 주식회사 filed Critical 김영환
Priority to KR1019980061857A priority Critical patent/KR20000045299A/ko
Publication of KR20000045299A publication Critical patent/KR20000045299A/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H01L21/02208—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si
    • H01L21/02214—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound comprising silicon and oxygen
    • H01L21/02216—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound comprising silicon and oxygen the compound being a molecule comprising at least one silicon-oxygen bond and the compound having hydrogen or an organic group attached to the silicon or oxygen, e.g. a siloxane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/02255—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by thermal treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
    • H01L21/76237—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials introducing impurities in trench side or bottom walls, e.g. for forming channel stoppers or alter isolation behavior

Abstract

본 발명은 트렌치 기술을 이용한 소자분리막의 형성시 습식식각에 의한 소자분리막의 손실을 방지함과 동시에 이온주입에 대한 트렌치 측벽의 스트레스를 완화시킴으로써, 소자의 전기적 특성을 향상시킬 수 있는 반도체 소자의 제조방법을 제공한다.
본 발명에 따른 반도체 소자의 제조방법은 반도체 기판 상에 패드 산화막 및 질화막을 순차적으로 형성하는 단계; 질화막 및 패드산화막을 식각하여 기판의 비활성영역을 노출시키는 단계; 노출된 기판을 식각하여 소정 깊이의 트렌치를 형성하는 단계; 트렌치의 표면을 제 1 산화하여 트렌치 표면에 제 1 열산화막을 형성하는 단계; 제 1 열산화막을 제거하는 단계; 제 1 열산화막이 제거된 트렌치 표면을 제 2 산화하여 트렌치 표면에 제 2 열산화막을 형성하는 단계; 트렌치에 매립되도록 기판 전면에 절연막을 형성하는 단계; 절연막을 열처리하는 단계; 질화막이 노출될 때까지 절연막을 전면식각하는 단계; 질화막을 제거하는 단계; 기판 표면으로 돌출된 절연막을 식각하여 소자분리막을 형성함과 동시에 상기 기판을 평탄화하는 단계; 및, 소자분리막이 형성된 기판으로 질소이온을 주입하여 소자분리막 및 기판 내에 질소이온 주입층을 형성하는 단계를 포함한다.

Description

반도체 소자의 제조방법
본 발명은 반도체 소자의 제조방법에 관한 것으로, 특히 트렌치를 이용한 반도체 소자의 소자분리막 형성방법에 관한 것이다.
소자분리(ISOLATION) 기술이란 집적 소자를 구성하는 개별 소자를 전기적 및 구조적으로 서로 분리시켜, 각 소자가 인접한 소자의 간섭을 받지 않고 주어진 기능을 독자적으로 수행할 수 있도록 하는데 필요한 기능을 집적 소자 제조시 부여하는 기술이다. 이러한 소자분리 방법으로서 반도체 소자의 고집적화 및 고속화 영향에 대응하여, 트렌치(trench)를 이용한 이용한 소자분리 방법이 제시되었다.
도 1의 종래의 트렌치를 이용한 반도체 소자의 소자분리막 형성방법을 설명하기 위한 단면도이다.
도 1을 참조하면, 반도체 기판(10) 상에 패드 산화막(미도시) 및 질화막(미도시)을 순차적으로 증착하고, 기판(10)의 비활성영역이 노출되도록 질화막 및 패드산화막을 패터닝하여 소자분리용 마스크를 형성한다. 상기 마스크를 이용하여 노출된 기판(10)을 소정 깊이로 식각하여 트렌치를 형성하고, 트렌치에 매립되도록 기판 전면에 산화막을 형성한다. 그런 다음, 질화막이 노출될 때까지 산화막을 전면식각하고 질화막을 제거한 후, 기판(10)의 표면이 노출될 때까지 산화막을 전면식각하여 소자분리막(14A)을 형성한다.
그러나, 상기한 소자 분리막(14A)의 형성 후 진행되는 습식식각에 의해, 도 1에 도시된 바와 같이 소자 분리막(14A)의 가장자리 부분이 일부 손실된다. 즉, 웰공정 및 문턱전압조절을 위한 이온주입시 기판 상에 스크린 산화막이 형성되는데, 이러한 스크린 산화막 제거를 위한 습식식각시 소자분리막(14A)의 손실이 야기된다. 이러한 소자분리막(14A)의 손실은 이후 게이트 형성시 소자의 단락을 유발시킬 뿐만 아니라, 전계집중 현상등을 야기시킨다. 또한, 상기한 스크린 산화막 및 게이트 산화막 형성을 위한 산화공정시 산소의 확산으로 인하여 트렌치 측벽의 스트레스가 증가되어 접합 누설전류가 야기됨으로써, 결국 소자의 전기적 특성이 저하된다.
따라서, 본 발명은 상기한 종래의 문제점을 해결하기 위한 것으로, 트렌치 기술을 이용한 소자분리막의 형성시 습식식각에 의한 소자분리막의 손실을 방지함과 동시에 이온주입에 대한 트렌치 측벽의 스트레스를 완화시킴으로써, 소자의 전기적 특성을 향상시킬 수 있는 반도체 소자의 제조방법을 제공함에 그 목적이 있다.
도 1은 종래의 반도체 소자의 제조방법을 설명하기 위한 단면도.
도 2a 내지 도 2d는 본 발명의 실시예에 따른 반도체 소자의 제조방법을 설명하기 위한 단면도.
도 3a 및 도 3b는 본 발명의 다른 실시예에 따른 반도체 소자의 제조방법을 설명하기 위한 단면도.
〔도면의 주요 부분에 대한 부호의 설명〕
20 : 반도체 기판 21 : 패드 산화막
22 : 질화막 23 : 트렌치
24 : 제 2 열산화막 25 : 절연막
25A : 소자분리막 26 : 질소이온주입층
상기 목적을 달성하기 위한 본 발명의 제 1 관점에 따른 반도체 소자의 제조방법은 반도체 기판 상에 패드 산화막 및 질화막을 순차적으로 형성하는 단계; 질화막 및 패드산화막을 식각하여 기판의 비활성영역을 노출시키는 단계; 노출된 기판을 식각하여 소정 깊이의 트렌치를 형성하는 단계; 트렌치의 표면을 제 1 산화하여 트렌치 표면에 제 1 열산화막을 형성하는 단계; 제 1 열산화막을 제거하는 단계; 제 1 열산화막이 제거된 트렌치 표면을 제 2 산화하여 트렌치 표면에 제 2 열산화막을 형성하는 단계; 트렌치에 매립되도록 기판 전면에 절연막을 형성하는 단계; 절연막을 열처리하는 단계; 질화막이 노출될 때까지 절연막을 전면식각하는 단계; 질화막을 제거하는 단계; 기판 표면으로 돌출된 절연막을 식각하여 소자분리막을 형성함과 동시에 상기 기판을 평탄화하는 단계; 및, 소자분리막이 형성된 기판으로 질소이온을 주입하여 소자분리막 및 기판 내에 질소이온 주입층을 형성하는 단계를 포함한다.
또한, 본 발명의 제 2 관점에 따른 반도체 소자의 제조방법은 반도체 기판 상에 패드 산화막 및 질화막을 순차적으로 형성하는 단계; 질화막 및 패드산화막을 식각하여 상기 기판의 비활성영역을 노출시키는 단계; 노출된 기판을 식각하여 소정 깊이의 트렌치를 형성하는 단계; 트렌치의 표면을 제 1 산화하여 트렌치 표면에 제 1 열산화막을 형성하는 단계; 제 1 열산화막을 제거하는 단계; 제 1 열산화막이 제거된 트렌치 표면을 제 2 산화하여 트렌치 표면에 제 2 열산화막을 형성하는 단계; 트렌치에 매립되도록 기판 전면에 절연막을 형성하는 단계; 절연막을 열처리하는 단계; 질화막이 노출될 때까지 절연막을 전면식각하는 단계; 절연막을 소정 두께만큼 제거하는 단계; 절연막으로 질소이온을 주입하여 소자분리막 및 기판 내에 질소이온 주입층을 형성하는 단계; 질화막을 제거하는 단계; 및, 기판 표면으로 돌출된 절연막을 식각하여 소자분리막을 형성함과 동시에 기판을 평탄화하는 단계를 포함한다.
이하, 첨부된 도면을 참조하여 본 발명의 실시예를 설명한다.
도 2a 내지 도 2d는 본 발명의 실시예에 따른 반도체 소자의 제조방법을 설명하기 위한 단면도이다.
도 2a를 참조하면, 실리콘을 함유한 반도체 기판(20) 상에 50 내지 200Å의 두께로 패드 산화막(21)을 형성하고, 그 상부에 1,000 내지 3,000Å의 두께로 질화막(22)을 형성한다. 여기서, 패드 산화막(21)은 질화막(22)으로 인한 스트레스를 완화시킨다. 그런 다음, 질화막(22) 및 패드 산화막(21)을 기판(20)의 비활성영역이 노출되도록 패터닝하고, 패터닝된 질화막(22) 및 패드 산화막(21)을 식각 마스크로하여 노출된 기판(20)을 1,500 내지 4,000Å의 깊이로 식각하여 트렌치(23)을 형성한다. 그런 다음, 식각후의 데미지를 제거하기 위하여 제 1 산화공정을 진행하여, 트렌치(23)의 표면에 50 내지 200Å의 두께로 제 1 열산화막(미도시)을 형성한다. 그리고 나서, 습식식각으로 상기 제 1 열산화막을 제거하고, 제 2 산화공정을 진행하여, 도 2b에 도시된 바와 같이, 트렌치(23)의 표면에 50 내지 200Å의 두께로 제 2 열산화막(24)을 형성한다. 여기서, 제 2 열산화막(24)은 이후 형성되는 매립용 절연막과 기판(20)의 실리콘 계면 사이의 트랩 발생을 방지한다. 또한, 제 1 및 제 2 산화공정은 건식 또는 습식산화로 진행한다.
도 2c를 참조하면, 제 2 열산화막(24)이 형성된 트렌치(23)에 매립되도록 기판 전면에 3,000 내지 8,000Å의 두께로 절연막(25)을 형성하고, 700 내지 1,100℃의 온도에서 열처리를 진행하여 절연막(25)의 밀도를 증가시킨다. 바람직하게, 절연막(25)은 HDP(High Density Plasma) 산화막 또는 TEOS 산화막으로 형성한다. 도 2d를 참조하면, 질화막(22)의 표면이 노출될 때까지 절연막(25)을 화학기계연마(Chemical Mechanical Polishing; CMP)로 전면식각하고, 습식식각으로 질화막(22)을 제거한다. 그리고 나서, 기판(20) 표면으로 돌출된 절연막(25)을 습식식각으로 제거하여, 기판 표면을 평탄화함과 동시에 소자분리막(25A)을 형성한다. 그런 다음, 이후 진행되는 습식식각시 소자분리막(25A) 가장자리의 손실을 방지하면서, 산화공정시 트렌치 측벽의 스트레스를 완화시키기 위하여, 기판으로 질소이온와 같은 불순물 이온을 자유투사거리(Rp)를 조절하여 이온주입하여, 소자분리막(25A) 및 기판(20) 표면에 질소이온 주입층(26)을 형성한다. 바람직하게, 이온주입은 자유투사거리(Rp)를 450 내지 550Å, 바람직하게 500Å의 깊이로 조정하여 진행한다.
한편, 상기한 방법과는 달리, 소자분리막에만 이온주입층을 선택적으로 형성할 수 있다. 즉, 트렌치(23)에 절연막(25)을 매립하는 공정(도 2c 참조) 이후에, 상기 실시예에서와 마찬가지로, 질화막(22)이 노출될 때까지 CMP로 절연막(25)을 전면식각한다. 그리고 나서, 도 3a에 도시된 바와 같이, 절연막(25)을 200 내지 500Å두께만큼 습식식각으로 제거하고, 기판으로 질소이온와 같은 불순물 이온을 자유튜사거리(Rp)를 조절하여 이온주입하여, 절연막(25) 내에 질소이온 주입층(26)을 형성한다. 바람직하게, 이온주입은 질소이온이 기판(20)의 표면높이까지 주입되도록 진행한다. 그런 다음, 도 3b에 도시된 바와 같이, 습식식각으로 질화막(22)을 제거하고, 기판(20) 표면으로 돌출된 절연막(25)을 습식식각으로 제거하여. 기판 표면을 평탄화함과 동시에 소자분리막(25A)을 형성한다.
상기한 본 발명에 의하면, 소자분리막 내에 질소이온 주입층을 형성함으로써, 이후 진행되는 습식식각시 소자분리막 가장자리의 손실이 방지되고, 또한 트렌치 측벽의 스트레스가 완화된다. 이에 따라, 게이트 형성시 소자의 단락현상이 방지됨과 더불어 전계집중 현상 및 접합 누설전류가 방지되어, 결국 소자의 전기적 특성이 향상된다.
또한, 본 발명은 상기 실시예에 한정되지 않고, 본 발명의 기술적 요지를 벗어나지 않는 범위내에서 다양하게 변형시켜 실시할 수 있다.

Claims (15)

  1. 반도체 기판 상에 패드 산화막 및 질화막을 순차적으로 형성하는 단계;
    상기 질화막 및 패드산화막을 식각하여 상기 기판의 비활성영역을 노출시키는 단계;
    상기 노출된 기판을 식각하여 소정 깊이의 트렌치를 형성하는 단계;
    상기 트렌치에 매립되도록 상기 기판 전면에 절연막을 형성하는 단계;
    상기 질화막이 노출될 때까지 상기 절연막을 전면식각하는 단계;
    상기 질화막을 제거하는 단계;
    상기 기판 표면으로 돌출된 절연막을 식각하여 소자분리막을 형성함과 동시에 상기 기판을 평탄화하는 단계; 및,
    상기 소자분리막이 형성된 기판으로 질소이온을 주입하여 상기 소자분리막 및 기판 내에 질소이온 주입층을 형성하는 단계를 포함하는 것을 특징으로 하는 반도체 소자의 제조방법.
  2. 제 1 항에 있어서, 상기 트렌치의 깊이는 1,500 내지 4,000Å인 것을 특징으로 하는 반도체 소자의 제조방법.
  3. 제 1 항에 있어서, 상기 트렌치를 형성하는 단계와 상기 절연막을 형성하는 단계 사이에,
    상기 트렌치의 표면을 제 1 산화하여 상기 트렌치 표면에 제 1 열산화막을 형성하는 단계;
    상기 제 1 열산화막을 제거하는 단계; 및,
    상기 제 1 열산화막이 제거된 상기 트렌치 표면을 제 2 산화하여 상기 트렌치 표면에 제 2 열산화막을 형성하는 단계를 포함하는 것을 특징으로 하는 반도체 소자의 제조방법.
  4. 제 1 항에 있어서, 상기 절연막은 HDP 산화막 또는 TEOS 산화막으로 형성하는 것을 특징으로 하는 반도체 소자의 제조방법.
  5. 제 1 항에 있어서, 상기 절연막을 형성하는 단계와 상기 절연막을 전면식각하는 단계 사이에, 상기 절연막을 열처리하는 단계를 포함하는 것을 특징으로 하는 반도체 소자의 제조방법.
  6. 제 5 항에 있어서, 상기 열처리는 700 내지 1,100℃의 온도에서 진행하는 것을 특징으로 하는 반도체 소자의 제조방법.
  7. 제 1 항에 있어서, 상기 이온주입은 자유투사거리를 450 내지 550Å으로 조절하여 진행하는 것을 특징으로 하는 반도체 소자의 제조방법.
  8. 반도체 기판 상에 패드 산화막 및 질화막을 순차적으로 형성하는 단계;
    상기 질화막 및 패드산화막을 식각하여 상기 기판의 비활성영역을 노출시키는 단계;
    상기 노출된 기판을 식각하여 소정 깊이의 트렌치를 형성하는 단계;
    상기 트렌치에 매립되도록 상기 기판 전면에 절연막을 형성하는 단계;
    상기 질화막이 노출될 때까지 상기 절연막을 전면식각하는 단계;
    상기 절연막을 소정 두께만큼 제거하는 단계;
    상기 절연막으로 질소이온을 주입하여 상기 소자분리막 및 기판 내에 질소이온 주입층을 형성하는 단계;
    상기 질화막을 제거하는 단계; 및,
    상기 기판 표면으로 돌출된 절연막을 식각하여 소자분리막을 형성함과 동시에 상기 기판을 평탄화하는 단계를 포함하는 것을 특징으로 하는 반도체 소자의 제조방법.
  9. 제 8 항에 있어서, 상기 트렌치의 깊이는 1,500 내지 4,000Å인 것을 특징으로 하는 반도체 소자의 제조방법.
  10. 제 8 항에 있어서, 상기 트렌치를 형성하는 단계와 상기 절연막을 형성하는 단계 사이에,
    상기 트렌치의 표면을 제 1 산화하여 상기 트렌치 표면에 제 1 열산화막을 형성하는 단계;
    상기 제 1 열산화막을 제거하는 단계; 및,
    상기 제 1 열산화막이 제거된 상기 트렌치 표면을 제 2 산화하여 상기 트렌치 표면에 제 2 열산화막을 형성하는 단계를 포함하는 것을 특징으로 하는 반도체 소자의 제조방법.
  11. 제 8 항에 있어서, 상기 절연막은 HDP 산화막 또는 TEOS 산화막으로 형성하는 것을 특징으로 하는 반도체 소자의 제조방법.
  12. 제 8 항에 있어서, 상기 절연막을 형성하는 단계와 상기 절연막을 전면식각하는 단계 사이에, 상기 절연막을 열처리하는 단계를 포함하는 것을 특징으로 하는 반도체 소자의 제조방법.
  13. 제 12 항에 있어서, 상기 열처리는 700 내지 1,100℃의 온도에서 진행하는 것을 특징으로 하는 반도체 소자의 제조방법.
  14. 제 8 항에 있어서, 상기 절연막은 습식식각으로 200 내지 500Å의 두께만큼 제거하는 것을 특징으로 하는 반도체 소자의 제조방법.
  15. 제 8 항에 있어서, 상기 이온주입은 상기 질소이온이 상기 기판의 표면높이까지 주입되도록 진행하는 것을 특징으로 하는 반도체 소자의 제조방법.
KR1019980061857A 1998-12-30 1998-12-30 반도체 소자의 제조방법 KR20000045299A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019980061857A KR20000045299A (ko) 1998-12-30 1998-12-30 반도체 소자의 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019980061857A KR20000045299A (ko) 1998-12-30 1998-12-30 반도체 소자의 제조방법

Publications (1)

Publication Number Publication Date
KR20000045299A true KR20000045299A (ko) 2000-07-15

Family

ID=19568554

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019980061857A KR20000045299A (ko) 1998-12-30 1998-12-30 반도체 소자의 제조방법

Country Status (1)

Country Link
KR (1) KR20000045299A (ko)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100421911B1 (ko) * 2001-09-20 2004-03-11 주식회사 하이닉스반도체 반도체 소자의 격리 영역 형성 방법
KR100455726B1 (ko) * 2002-03-26 2004-11-06 주식회사 하이닉스반도체 반도체 소자의 소자분리막 형성방법
KR100473732B1 (ko) * 2002-10-24 2005-03-10 매그나칩 반도체 유한회사 반도체 소자의 소자분리막 형성방법
KR100917106B1 (ko) * 2002-12-14 2009-09-15 매그나칩 반도체 유한회사 반도체 소자의 소자 분리막 형성 방법

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100421911B1 (ko) * 2001-09-20 2004-03-11 주식회사 하이닉스반도체 반도체 소자의 격리 영역 형성 방법
KR100455726B1 (ko) * 2002-03-26 2004-11-06 주식회사 하이닉스반도체 반도체 소자의 소자분리막 형성방법
KR100473732B1 (ko) * 2002-10-24 2005-03-10 매그나칩 반도체 유한회사 반도체 소자의 소자분리막 형성방법
KR100917106B1 (ko) * 2002-12-14 2009-09-15 매그나칩 반도체 유한회사 반도체 소자의 소자 분리막 형성 방법

Similar Documents

Publication Publication Date Title
KR100540850B1 (ko) 얕은트렌치절연물을포함하는집적회로소자
KR100226488B1 (ko) 반도체 소자 격리구조 및 그 형성방법
US6784042B2 (en) Integration process on a SOI substrate of a semiconductor device comprising at least a dielectrically isolated well
KR19990055121A (ko) 반도체 소자 제조 방법
KR100379336B1 (ko) 반도체 소자의 분리영역 제조방법
US6271147B1 (en) Methods of forming trench isolation regions using spin-on material
KR20000045299A (ko) 반도체 소자의 제조방법
US6344374B1 (en) Method of fabricating insulators for isolating electronic devices
KR20010065186A (ko) 플래쉬 메모리 소자의 제조방법
KR0144244B1 (ko) 반도체장치의 소자격리구조 및 소자격리방법
KR100672769B1 (ko) 반도체 소자의 소자분리막 형성 방법
KR100274978B1 (ko) 반도체 소자 분리를 위한 얕은 트랜치 제조 방법
KR100779398B1 (ko) 반도체 소자의 소자 분리막 형성 방법
KR20030050199A (ko) 반도체 소자의 소자 분리막 형성 방법
KR20010001206A (ko) 반도체 소자 분리를 위한 얕은 트렌치 제조 방법
KR100460043B1 (ko) 반도체장치의 소자분리막 형성방법
KR100672768B1 (ko) 반도체 소자의 소자분리막 형성 방법
KR20010003615A (ko) 반도체 소자의 트렌치형 소자분리막 형성방법
KR100519517B1 (ko) 반도체 소자의 소자 분리막 형성 방법
KR100390895B1 (ko) 반도체 장치의 소자 분리막의 형성 방법
KR100209927B1 (ko) 반도체 소자의 소자 분리막 형성방법
KR100876792B1 (ko) 반도체 소자의 소자 분리막 형성 방법
KR19980026090A (ko) 반도체 소자의 트렌치 소자 분리 방법
KR20010061041A (ko) 반도체소자의 소자분리막 형성방법
KR20030001179A (ko) 반도체 소자의 소자 격리층 형성 방법

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination