KR100876792B1 - 반도체 소자의 소자 분리막 형성 방법 - Google Patents

반도체 소자의 소자 분리막 형성 방법 Download PDF

Info

Publication number
KR100876792B1
KR100876792B1 KR1020020084037A KR20020084037A KR100876792B1 KR 100876792 B1 KR100876792 B1 KR 100876792B1 KR 1020020084037 A KR1020020084037 A KR 1020020084037A KR 20020084037 A KR20020084037 A KR 20020084037A KR 100876792 B1 KR100876792 B1 KR 100876792B1
Authority
KR
South Korea
Prior art keywords
film
oxide film
nitride film
forming
device isolation
Prior art date
Application number
KR1020020084037A
Other languages
English (en)
Other versions
KR20040057340A (ko
Inventor
김재영
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020020084037A priority Critical patent/KR100876792B1/ko
Publication of KR20040057340A publication Critical patent/KR20040057340A/ko
Application granted granted Critical
Publication of KR100876792B1 publication Critical patent/KR100876792B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
    • H01L21/76232—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials of trenches having a shape other than rectangular or V-shape, e.g. rounded corners, oblique or rounded trench walls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Element Separation (AREA)

Abstract

본 발명은 소자 분리막이 형성된 트렌치의 바닥의 중심부가 돌출되도록 하여 소자 분리 특성을 개선시키며 접합 캐패시턴스를 감소시키고 접합 공핍을 증가시켜 소자의 특성을 개선하는 반도체 소자의 소자 분리막 제조 방법에 관한 것이다. 본 발명에 따른 반도체 소자의 소자 분리막 형성 방법은 반도체 기판 상부에 버퍼 산화막과 질화막의 적층 구조를 형성하고, 상기 버퍼 산화막 및 상기 질화막을 선택 식각하여 상기 반도체 기판의 소자 분리 영역으로 예정된 부분을 노출시키는 개구부를 형성하는 단계와, 상기 질화막의 상부로 돌출되며 상기 개구부를 매립하는 산화막을 형성하는 단계와, 상기 질화막을 마스크로 상기 산화막 및 상기 반도체 기판을 이방성 식각하여 바닥의 중심부가 돌출된 트렌치를 형성하는 단계와, 상기 트렌치를 매립하는 절연막을 형성하는 단계와, 상기 질화막 및 버퍼 산화막을 제거하는 단계를 포함한다.

Description

반도체 소자의 소자 분리막 형성 방법{METHOD FOR FORMING DEVICE ISOLATION FILM OF SEMICONDUCTOR DEVICE}
도 1a 내지 도 1d는 종래 기술에 따른 반도체 소자의 소자 분리막 향성 방법을 도시한 단면도들.
도 2a 내지 도 2g는 본 발명에 따른 반도체 소자의 소자 분리막 형성 방법을 도시한 단면도들.
본 발명은 반도체 소자의 소자 분리막 형성 방법에 관한 것으로, 특히 소자 분리막이 형성된 트렌치의 바닥의 중심부가 돌출되도록 하여 소자 분리 특성을 개선시키며 접합 캐패시턴스를 감소시키고 접합 공핍을 증가시켜 소자의 특성을 개선하는 반도체 소자의 소자 분리막 제조 방법에 관한 것이다.
반도체 소자의 집적도가 증가함에 따라 소자 분리막의 소자 분리 특성을 향상시키기 위하여, 소자 분리막의 깊이를 더 깊게 하거나 소자 분리 이온 주입을 실시하였다.
이러한 종래 기술에 따른 반도체 소자의 소자 분리막 형성 방법은 도 1a 내 지 도 1d를 참조하여 설명하면 다음과 같다.
도 1a 내지 도 1d는 종래 기술에 따른 반도체 소자의 소자 분리막 형성 방법을 도시한 단면도들이다. 도 1a 내지 도 1d를 참조하면, 반도체 기판(10) 상부에 버퍼 산화막(20) 및 질화막(30)을 순차적으로 형성한 후 질화막(30)과 버퍼 산화막(20) 및 반도체 기판(10)을 식각하여 트렌치(40)를 형성한다. 그 다음에, 트렌치(40)를 매립하는 절연막(50)을 상기 구조물의 전면에 형성하고 절연막(50)을 평탄화 식각하여 질화막(30)을 노출시킨 후 질화막(30) 및 버퍼 산화막(20)을 제거하여 소자 분리막(60)을 형성한다.
이와 같은 종래 기술에 따른 반도체 소자의 소자 분리막 형성 방법은 소자 분리 특성을 개선하기 위하여 트렌치를 더 깊게 식각하는데 이 경우 절연막의 매립 특성으로 인하여 보이드가 발생하며, 소자 분리 특성 개선을 위하여 이온 주입을 실시하는 경우 접합 캐패시턴스가 증가하게 되어 소자의 동작 속도가 감소하며, 접합 공핍이 감소하게 되어 전계가 증가하고 이에 따른 랫치-업(latc-up) 및 ESD 특성의 저하가 발생한다는 문제가 있다.
본 발명은 상기 문제점을 해결하기 위하여, 소자 분리막이 형성된 트렌치의 바닥의 중심부가 돌출되도록 하여 소자 분리 특성을 향상시키고 이에 따른 소자 분리 특성을 위한 이온 주입을 감소시켜 접합 캐패시턴스를 감소시키고 접합 공핍을 방지하는 반도체 소자의 소자 분리막 형성 방법을 제공하는 것을 그 목적으로 한다.
본 발명에 따른 반도체 소자의 소자 분리막 형성 방법은 반도체 기판 상부에 버퍼 산화막과 질화막의 적층 구조를 형성하고, 상기 버퍼 산화막 및 상기 질화막을 선택 식각하여 상기 반도체 기판의 소자 분리 영역으로 예정된 부분을 노출시키는 개구부를 형성하는 단계와, 상기 질화막의 상부로 돌출되며 상기 개구부를 매립하는 산화막을 형성하는 단계와, 상기 질화막을 마스크로 상기 산화막 및 상기 반도체 기판을 이방성 식각하여 바닥의 중심부가 돌출된 트렌치를 형성하는 단계와, 상기 트렌치를 매립하는 절연막을 형성하는 단계와, 상기 질화막 및 버퍼 산화막을 제거하는 단계를 포함하는 것을 특징으로 한다.
이하에서는, 본 발명에 따른 반도체 소자의 소자 분리막 형성 방법을 첨부된 도면을 참조하여 상세하게 설명한다.
도 2a 내지 도 2g는 본 발명에 따른 반도체 소자의 소자 분리막 형성 방법을 도시한 단면도들이다. 도 2a 내지 도 2g를 참조하면, 반도체 기판(100) 상부에 버퍼 산화막(110) 및 질화막(120)을 순차적으로 형성한 후 질화막(120) 및 버퍼 산화막(110)을 식각하여 소자 분리 영역으로 예정된 부분을 노출시키는 개구부(130)를 형성한다. 여기서, 버퍼 산화막(110)은 약 800℃의 온도에서 수행되는 건식 산화 공정을 이용하여 50 내지 100Å의 두께로 형성하는 것이 바람직하며, 질화막(120)의 두께는 3000Å 이상인 것이 바람직하다.
다음에는, 개구부(130)를 매립하는 산화막(미도시)을 상기 구조물의 전면에 형성하고 평탄화 공정을 수행하여 질화막(120)을 노출시킨 후 질화막(120)을 소정 두께 식각하여 산화막(140)이 돌출되도록 한다. 여기서, 개구부(130)를 매립하는 산화막(미도시)의 두께는 6000Å 이상으로 하고 질화막(120)은 약 1500Å만큼 비등방성 식각하는 것이 바람직하다.
그 다음에, 산화막(140)을 소정 두께 등방성 식각한다. 여기서, 산화막(140)은 2000Å만큼 등방성 식각하는 것이 바람직하며, 상기 등방성 식각 공정에 의하여 도 2d에 도시된 바와 같이 모서리가 둥근 산화막(145)이 형성된다.
다음에는, 질화막(120)을 마스크로 산화막(145) 및 반도체 기판(100)을 이방성 식각하여 트렌치(150)를 형성한다. 이 때, 모서리가 둥근 산화막(145)으로 인하여 트렌치(150)는 바닥의 중심부가 돌출되게 된다.
그 다음에, 트렌치(150)를 매립하는 절연막(160)을 상기 구조물의 전면에 형성하고 절연막(160)을 평탄화 식각하여 질화막(120)을 노출시킨 후 질화막(120) 및 버퍼 산화막(110)을 제거하여 반도체 소자의 소자 분리막(170)을 형성한다.
본 발명에 따른 반도체 소자의 소자 분리막 형성 방법은 소자 분리막이 형성된 트렌치의 바닥의 중심부가 돌출되도록 하여 소자 분리 특성을 향상시키며, 이에 따른 소자 분리 특성을 위한 이온 주입을 감소시켜 접합 캐패시턴스를 감소시키고 소자의 동작 속도 및 안정성을 확보하며, 접합 공핍을 증가시켜 전계를 감소시키고 ESD 특성을 향상시키는 효과가 있다.

Claims (9)

  1. 반도체 기판 상부에 버퍼 산화막과 질화막의 적층 구조를 형성하고, 상기 버퍼 산화막 및 상기 질화막을 선택 식각하여 상기 반도체 기판의 소자 분리 영역으로 예정된 부분을 노출시키는 개구부를 형성하는 단계;
    상기 질화막의 상부로 돌출되며 상기 개구부를 매립하는 산화막을 형성하는 단계;
    상기 질화막을 마스크로 상기 산화막 및 상기 반도체 기판을 이방성 식각하여 바닥의 중심부가 돌출된 트렌치를 형성하는 단계;
    상기 트렌치를 매립하는 절연막을 형성하는 단계;
    상기 질화막 및 버퍼 산화막을 제거하는 단계
    를 포함하는 것을 특징으로 하는 반도체 소자의 소자 분리막 형성 방법.
  2. 제 1 항에 있어서,
    상기 버퍼 산화막은 건식 산화 공정을 이용하여 형성하는 것을 특징으로 하는 반도체 소자의 소자 분리막 형성 방법.
  3. 제 2 항에 있어서,
    상기 건식 산화 공정은 800℃의 온도에서 수행되는 것을 특징으로 하는 반도 체 소자의 소자 분리막 형성 방법.
  4. 제 1 항에 있어서,
    상기 절연막을 평탄화하여 상기 질화막을 노출시키는 단계를 더 포함하는 것을 특징으로 하는 반도체 소자의 소자 분리막 형성 방법.
  5. 제 1 항에 있어서,
    상기 산화막을 형성하는 단계는
    상기 개구부를 매립하는 산화막을 형성하는 단계;
    평탄화 공정을 수행하여 상기 질화막을 노출시키는 단계; 및
    상기 질화막을 식각하여 상기 산화막을 돌출시키는 단계를 포함하는 것을 특징으로 하는 반도체 소자의 소자 분리막 형성 방법.
  6. 제 5 항에 있어서,
    상기 질화막을 식각하여 상기 산화막을 돌출시키는 단계는 상기 질화막을 1500Å만큼 비등방성 식각하는 단계인 것을 특징으로 하는 반도체 소자의 소자 분리막 형성 방법.
  7. 제 1 항에 있어서,
    상기 산화막을 등방성 식각하는 단계를 더 포함하는 것을 특징으로 하는 반도체 소자의 소자 분리막 형성 방법.
  8. 제 7 항에 있어서,
    상기 산화막을 등방성 식각하는 단계는 상기 산화막을 2000Å만큼 등방성 식각하는 단계인 것을 특징으로 하는 반도체 소자의 소자 분리막 형성 방법.
  9. 삭제
KR1020020084037A 2002-12-26 2002-12-26 반도체 소자의 소자 분리막 형성 방법 KR100876792B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020020084037A KR100876792B1 (ko) 2002-12-26 2002-12-26 반도체 소자의 소자 분리막 형성 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020020084037A KR100876792B1 (ko) 2002-12-26 2002-12-26 반도체 소자의 소자 분리막 형성 방법

Publications (2)

Publication Number Publication Date
KR20040057340A KR20040057340A (ko) 2004-07-02
KR100876792B1 true KR100876792B1 (ko) 2009-01-07

Family

ID=37349931

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020020084037A KR100876792B1 (ko) 2002-12-26 2002-12-26 반도체 소자의 소자 분리막 형성 방법

Country Status (1)

Country Link
KR (1) KR100876792B1 (ko)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR970053485A (ko) * 1995-12-30 1997-07-31 김주용 반도체 소자의 트랜치형 필드 산화막의 형성방법
KR19980038870A (ko) * 1996-11-27 1998-08-17 김영환 반도체 디바이스의 소자 분리막 형성 방법
KR19990058297A (ko) * 1997-12-30 1999-07-15 김규현 반도체 소자 분리를 위한 트랜치 구조 및 그 형성방법
KR19990058450A (ko) * 1997-12-30 1999-07-15 김영환 반도체 장치의 필드 절연막 형성방법

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR970053485A (ko) * 1995-12-30 1997-07-31 김주용 반도체 소자의 트랜치형 필드 산화막의 형성방법
KR19980038870A (ko) * 1996-11-27 1998-08-17 김영환 반도체 디바이스의 소자 분리막 형성 방법
KR19990058297A (ko) * 1997-12-30 1999-07-15 김규현 반도체 소자 분리를 위한 트랜치 구조 및 그 형성방법
KR19990058450A (ko) * 1997-12-30 1999-07-15 김영환 반도체 장치의 필드 절연막 형성방법

Also Published As

Publication number Publication date
KR20040057340A (ko) 2004-07-02

Similar Documents

Publication Publication Date Title
KR100745917B1 (ko) 반도체 소자의 제조 방법
KR100845103B1 (ko) 반도체소자의 제조방법
US6191000B1 (en) Shallow trench isolation method used in a semiconductor wafer
KR0161430B1 (ko) 스페이서를 이용한 트렌치 형성방법
KR100561514B1 (ko) 반도체 소자 제조 방법
KR100876792B1 (ko) 반도체 소자의 소자 분리막 형성 방법
KR100756774B1 (ko) 반도체소자의 제조방법
KR100831671B1 (ko) 반도체 소자의 소자 분리막 형성 방법
KR20000045299A (ko) 반도체 소자의 제조방법
KR20060101947A (ko) 반도체 소자의 형성방법
KR100403317B1 (ko) 반도체소자의 제조방법
KR100470160B1 (ko) 반도체 소자의 소자분리막 형성 방법
KR100519517B1 (ko) 반도체 소자의 소자 분리막 형성 방법
KR100415440B1 (ko) 반도체 소자의 소자 분리막 및 몸체 접지 형성 방법
KR100607762B1 (ko) 반도체 소자의 셀로우 트렌치 분리막 형성 방법
KR100524916B1 (ko) 반도체 집적회로의 트렌치 소자분리방법
KR20040002241A (ko) 반도체소자의 소자분리막 형성방법
KR100460043B1 (ko) 반도체장치의 소자분리막 형성방법
KR100312987B1 (ko) 반도체소자의소자분리막제조방법
KR101006510B1 (ko) 반도체소자의 소자분리막 형성방법
KR20010003615A (ko) 반도체 소자의 트렌치형 소자분리막 형성방법
KR20040059998A (ko) 반도체 장치의 소자 분리막 형성방법
KR100902489B1 (ko) 반도체 소자의 아이솔레이션막 형성방법
KR100567027B1 (ko) 얕은 트렌치 아이솔레이션 구조를 사용하는 소자에서 험프특성을 최소화하는 방법
KR20010110007A (ko) 반도체소자의 트렌치 소자분리 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee