KR100831671B1 - 반도체 소자의 소자 분리막 형성 방법 - Google Patents

반도체 소자의 소자 분리막 형성 방법 Download PDF

Info

Publication number
KR100831671B1
KR100831671B1 KR1020010079847A KR20010079847A KR100831671B1 KR 100831671 B1 KR100831671 B1 KR 100831671B1 KR 1020010079847 A KR1020010079847 A KR 1020010079847A KR 20010079847 A KR20010079847 A KR 20010079847A KR 100831671 B1 KR100831671 B1 KR 100831671B1
Authority
KR
South Korea
Prior art keywords
film
silicon substrate
etching
oxide film
pad
Prior art date
Application number
KR1020010079847A
Other languages
English (en)
Other versions
KR20030049604A (ko
Inventor
김동현
최봉호
이인노
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020010079847A priority Critical patent/KR100831671B1/ko
Publication of KR20030049604A publication Critical patent/KR20030049604A/ko
Application granted granted Critical
Publication of KR100831671B1 publication Critical patent/KR100831671B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
    • H01L21/76232—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials of trenches having a shape other than rectangular or V-shape, e.g. rounded corners, oblique or rounded trench walls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H01L21/0214—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC the material being a silicon oxynitride, e.g. SiON or SiON:H
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching

Abstract

본 발명은 패드 질화막 및 패드 산화막 식각후 실리콘 기판 트렌치 전에 플루오린 계열의 가스를 이용하여 인위적인 폴리머 스페이서를 형성한 후 트렌치 식각을 실시함으로써 후속 습식 세정 공정시 산화막 손실에 의한 모트 발생을 방지하여 후속 게이트 식각시 잔류물 발생을 억제하여 반도체 소자의 수율을 향상시킬 수 있는 이점이 있다.
모트, STI, 폴리머 스페이서, 플루오린, 습식 세정

Description

반도체 소자의 소자 분리막 형성 방법{METHOD FOR FORMING ISOLATION OF SEMICONDUCTOR DEVICE}
도1a 내지 도1b는 종래 기술에 의한 트렌치 형성 공정을 나타낸 간략도이다.
도2a 내지 도2i는 본 발명에 의한 반도체 소자의 소자 분리막 형성 공정을 나타낸 제 1 실시예이다.
도3a 내지 도3i는 본 발명에 의한 반도체 소자의 소자 분리막 형성 공정을 나타낸 제 2 실시예이다.
- 도면의 주요부분에 대한 부호의 설명 -
20 : 실리콘 기판 21 : 패드 산화막
22 : 패드 질화막 23 : 포토레지스트 패턴
24 : 포리머 스페이서 25 : 산화막
26 : SiOxNy A : 모트
본 발명은 패드 질화막 및 패드 산화막 식각후 실리콘 기판 트렌치 전에 플루오린 계열의 가스를 이용하여 인위적인 폴리머 스페이서를 형성한 후 트렌치 식각을 실시함으로써 후속 습식 세정 공정시 산화막 손실에 의한 모트 발생을 방지할 수 있는 반도체 소자의 소자 분리막 형성 방법에 관한 것이다.
일반적으로, 실리콘기판 상에 트렌지스터와 커패시터등을 형성하기 위하여 실리콘기판에는 전기적으로 통전이 가능한 활성영역과 전기적으로 통전되는 것을 방지하고 소자를 서로 분리하도록 하는 소자분리영역을 형성하게 된다.
이와 같이, 실리콘기판에 일정한 깊이를 갖는 트렌치를 형성하고서 이 트렌치에 매립산화막을 증착시킨 후 화학기계적연마공정으로 매립산화막의 불필요한 부분을 식각하므로 소자분리영역을 실리콘 기판에 형성시키는 STI(Shallow Trench Isolation)공정이 최근에 많이 이용되고 있다.
종래의 반도체장치에서 트렌치를 형성하여 소자분리막을 형성하는 상태를 개략적으로 설명하면, 실리콘 기판 상에 소정의 두께를 갖고서 절연을 하도록 패드산화막을 적층하고, 그 위에 상,하층간에 보호 역할을 하는 질화막을 적층하고서, 그 위에 감광막을 도포하여서 식각공정을 통하여 트렌치를 형성한다.
그리고, 상기 트렌치 내에 갭필링(Gap Filling)공정으로 갭필링산화막을 충전시킨 후에 식각으로 불필요한 부분을 제거하여 소자분리막을 형성하게 되는 것이다.
도1a 내지 도1b는 종래 기술에 의한 트렌치 형성 공정을 나타낸 간략도이다.
도1a에 도시된 바와 같이 패드 질화막(미도시함) 제거후 습식 세정을 진행하면 패드산화막(11)이 제거되어 도1b에 도시된 바와 습식 세정에 의한 등방성 식각 특성에 의해 후속 게이트 산화막 증착전에 트랜지스터의 주변에 모트(A)가 발생하게 된다.
이러한 모트(A)는 일반적으로 게이트 식각시 잔류물을 유발하여 소자의 수율을 저하시키거나 소자의 신뢰성을 저하시키는 문제점이 있었다.
본 발명은 상기와 같은 문제점을 해결하기 위해 창작된 것으로서, 본 발명의 목적은 패드 질화막 및 패드 산화막 식각후 실리콘 기판 트렌치 전에 플루오린 계열의 가스를 이용하여 인위적인 폴리머 스페이서를 형성한 후 트렌치 식각을 실시함으로써 후속 습식 세정 공정시 산화막 손실에 의한 모트 발생을 방지할 수 있는 반도체 소자의 소자 분리막 형성 방법을 제공하는 것이다.
상기와 같은 목적을 실현하기 위한 본 발명은 실리콘 기판 상부에 패드 산화막 및 패드 질화막을 증착한 후 STI을 형성하기 위한 포토레지스트 패턴을 형성하는 단계와, 상기 포토레지스트 패턴을 마스크로 패드 질화막 및 패드 산화막을 식각하는 단계와, 상기 실리콘 기판을 식각해 패드 질화막 측벽에 폴리머 스페이서를 형성하는 단계와, 상기 포토레지스트 패턴 및 폴리머 스페이서를 마스크로 실리콘 기판 트렌치 식각을 실시하는 단계와, 상기 포토레지스트 패턴 및 폴리머 스페이서를 O2 플라즈마를 이용하여 제거한 후 셀간 절연을 위한 산화막을 증착하는 단계와, 상기 산화막을 CMP 또는 에치백 공정을 실시하여 분리시킨 후 인산을 이용하여 패드 질화막 제거하는 단계와, 상기 패드 질화막이 제거된 결과물 상에 이온 주입과 세정공정을 진행하여 패드 산화막을 제거하는 단계를 포함하는 것을 특징으로 하는 반도체 소자의 소자 분리막 형성 방법에 관한 것이다.
이때, 상기 패드 질화막 및 패드 산화막을 식각하는 공정은 플루오린계 가스를 이용하여 식각하고, 상기 실리콘 기판을 식각하여 폴리머 스페이서를 형성하는 단계는 CxFy, x=1~5, y=2~8을 이용하는 것을 특징으로 한다.
또한, 상기 폴리머 스페이서 제거시 O2, N2 또는 황산 용액 중 하나를 이용하여 제거하는 것을 특징으로 한다.
이하, 본 발명의 바람직한 실시예를 첨부된 도면을 참조하여 설명한다. 또한 본 실시예는 본 발명의 권리범위를 한정하는 것은 아니고, 단지 예시로 제시된 것이며 종래 구성과 동일한 부분은 동일한 부호 및 명칭을 사용한다.
도2a 내지 도2i는 본 발명의 제1 실시예에 의한 반도체 소자의 소자분리막 형성공정을 나타낸 도면들이다.
먼저, 도2a에 도시된 바와 같이 실리콘 기판(20) 상부에 패드 산화막(21) 및 패드 질화막(22)을 증착한 후 STI(Shallow Trench Isolation)을 형성하기 위한 포토레지스트 패턴(23)을 형성한 다음, 도2b에 도시된 바와 같이 포토레지스트 패턴(23)을 마스크로 패드 질화막(22) 및 패드 산화막(21)을 식각한다.
이어서, 도2c에 도시된 바와 같이 C-F 계열의 가스를 이용하여 실리콘 기판(20)을 식각하면 포토레지스트 패턴(23), 패드 질화막(22) 및 패드 산화막(21)의 측벽에 폴리머 스페이서(24)가 형성된다.
도2d에 도시된 바와 같이 포토레지스트 패턴(23) 및 폴리머 스페이서(24)를 마스크로 노출된 실리콘 기판(20)을 식각하여 트렌치를 형성한다.
이어서, 도2e에 도시된 바와 같이 O2 플라즈마를 이용하여 포토레지스트 패턴 및 폴리머 스페이서를 제거한 후, 도2f에 도시된 바와 같이 셀간 절연을 위한 산화막(25)을 증착한다.
그런 다음, 도2g에 도시된 바와 같이 CMP 또는 에치백 공정을 실시하여 산화막(25)을 분리시킨 후, 도2h에 도시된 바와 같이 인산을 이용하여 패드 질화막을 제거한다.
이때, 인산 용액에 대한 산화막(25)과 패드 질화막의 식각 선택비의 차이로 인해 패드 질화막은 모두 제거되고, 산화막(25)은 후속 게이트 산화막 증착전에 제거되는 두께만큼만 남게 된다.
그런 다음, 소자 제조를 위한 이온 주입과 세정공정을 진행하여 패드 산화막을 제거하면, 모트의 발생이 없이 소자분리막이 완성된다.
도3은 본 발명의 제2 실시예에 의한 반도체 소자의 소자 분리막 형성 공정을 나타낸 도면이다.
실리콘 기판(30) 상부에 실리콘산화질화막(SiON)(31)을 증착한 후 패드 질화막(32)을 증착한다. 이어서, 패드 질화막(32) 위에, 소자분리막이 형성될 영역을 한정하는 포토레지스트 패턴(33)을 형성한다.
포토레지스트 패턴(33)을 마스크로 패드 질화막(32) 및 실리콘산화질화막(SiON, 31)을 식각한 다음, Br 계열의 가스를 이용하여 실리콘 기판(30)을 식각하여 포토레지스트 패턴(33), 패드 질화막(32) 및 실리콘산화질화막(31)의 측벽에 폴리머 스페이서(34)가 형성되도록 한다. 이후의 공정은 제1 실시예의 경우와 동일하게 진행한다. 즉, 포토레지스트 패턴(33) 및 폴리머 스페이서(34)를 마스크로 실리콘 기판(30)을 식각하여 트렌치를 형성한 다음, O2 플라즈마를 이용하여 포토레지스트 패턴 및 폴리머 스페이서를 제거하고, 상기 트렌치를 산화막으로 매립하여 소자분리막을 형성한다. 상기 트렌치를 산화막으로 매립하여 평탄화하는 공정 등은 제1 실시예와 동일하므로 그 설명을 생략한다.
삭제
삭제
삭제
삭제
상기한 바와 같이 본 발명은 패드 질화막 및 패드 산화막 식각후 실리콘 기판 트렌치 전에 플루오린 계열의 가스를 이용하여 인위적인 폴리머 스페이서를 형 성한 후 트렌치 식각을 실시함으로써 후속 습식 세정 공정시 산화막 손실에 의한 모트 발생을 방지하여 후속 게이트 식각시 잔류물 발생을 억제하여 반도체 소자의 수율을 향상시킬 수 있는 이점이 있다.
또한, 모트 발생에 따른 기생 액티브 면적이 없어져 소자의 전기적 특성 및 신뢰성을 향상시킬 수 있는 이점이 있다.

Claims (6)

  1. 실리콘 기판 상부에 패드 산화막 및 패드 질화막을 형성하는 단계;
    상기 패드 질화막 및 패드 산화막을 패터닝하여 소자분리영역의 실리콘 기판을 노출시키는 단계;
    CxFy 가스를 사용하여 노출된 상기 실리콘 기판의 표면을 식각하여 상기 패드 질화막 및 패드 산화막의 측벽에 폴리머 스페이서를 형성하는 단계;
    상기 실리콘 기판의 노출된 영역을 식각하여 트렌치를 형성하는 단계;
    상기 폴리머 스페이서를 제거하는 단계; 및
    상기 트렌치를 절연막으로 매립하여 소자분리막을 형성하는 단계를 포함하는 것을 특징으로 하는 반도체 소자의 소자분리막 형성방법.
  2. 제1항에 있어서, 상기 패드 질화막 및 패드 산화막을 패터닝하는 공정은 플루오린계 가스를 이용하여 식각하는 것을 특징으로 하는 반도체 소자의 소자분리막 형성방법.
  3. 제1항에 있어서, 상기 실리콘 기판의 표면을 식각하여 폴리머 스페이서를 형성하는 단계에서, x=1~5, y=2~8인 것을 특징으로 하는 반도체 소자의 소자분리막 형성방법.
  4. 제1항에 있어서, 상기 폴리머 스페이서 제거시 O2, N2 또는 황산 용액 중 하나를 이용하여 제거하는 것을 특징으로 하는 반도체 소자의 소자 분리막 형성 방법.
  5. 실리콘 기판 상부에 실리콘산화질화막(SiON) 및 패드 질화막을 형성하는 단계;
    상기 패드 질화막 및 실리콘산화질화막(SiON)을 패터닝하여 소자분리영역의 실리콘 기판을 노출시키는 단계;
    CxFy 가스를 사용하여 노출된 상기 실리콘 기판의 표면을 식각하여 상기 패드 질화막 및 실리콘산화질화막(SiON)의 측벽에 폴리머 스페이서를 형성하는 단계;
    상기 실리콘 기판의 노출된 영역을 식각하여 트렌치를 형성하는 단계;
    상기 폴리머 스페이서를 제거하는 단계; 및
    상기 트렌치를 절연막으로 매립하여 소자분리막을 형성하는 단계를 포함하는 것을 특징으로 하는 반도체 소자의 소자분리막 형성방법.
  6. 삭제
KR1020010079847A 2001-12-15 2001-12-15 반도체 소자의 소자 분리막 형성 방법 KR100831671B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020010079847A KR100831671B1 (ko) 2001-12-15 2001-12-15 반도체 소자의 소자 분리막 형성 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020010079847A KR100831671B1 (ko) 2001-12-15 2001-12-15 반도체 소자의 소자 분리막 형성 방법

Publications (2)

Publication Number Publication Date
KR20030049604A KR20030049604A (ko) 2003-06-25
KR100831671B1 true KR100831671B1 (ko) 2008-05-22

Family

ID=29575401

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020010079847A KR100831671B1 (ko) 2001-12-15 2001-12-15 반도체 소자의 소자 분리막 형성 방법

Country Status (1)

Country Link
KR (1) KR100831671B1 (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100972693B1 (ko) * 2003-06-25 2010-07-27 주식회사 하이닉스반도체 반도체 소자의 소자 분리막 형성 방법
KR101026474B1 (ko) * 2003-12-10 2011-04-01 매그나칩 반도체 유한회사 반도체 소자의 소자분리막 형성방법

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR980006052A (ko) * 1996-06-26 1998-03-30 김광호 반도체장치의 소자분리 방법
US5801083A (en) * 1997-10-20 1998-09-01 Chartered Semiconductor Manufacturing, Ltd. Use of polymer spacers for the fabrication of shallow trench isolation regions with rounded top corners
KR0176196B1 (ko) * 1996-02-22 1999-04-15 김광호 반도체 장치의 로코스 소자분리 방법
KR100203894B1 (ko) * 1995-12-08 1999-06-15 김영환 반도체 소자의 소자분리막 제조방법

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100203894B1 (ko) * 1995-12-08 1999-06-15 김영환 반도체 소자의 소자분리막 제조방법
KR0176196B1 (ko) * 1996-02-22 1999-04-15 김광호 반도체 장치의 로코스 소자분리 방법
KR980006052A (ko) * 1996-06-26 1998-03-30 김광호 반도체장치의 소자분리 방법
US5801083A (en) * 1997-10-20 1998-09-01 Chartered Semiconductor Manufacturing, Ltd. Use of polymer spacers for the fabrication of shallow trench isolation regions with rounded top corners

Also Published As

Publication number Publication date
KR20030049604A (ko) 2003-06-25

Similar Documents

Publication Publication Date Title
KR100480897B1 (ko) 반도체소자의 소자분리막 형성방법
KR100845103B1 (ko) 반도체소자의 제조방법
KR100831671B1 (ko) 반도체 소자의 소자 분리막 형성 방법
KR100842508B1 (ko) 반도체 소자의 소자 분리막 제조 방법
KR100756774B1 (ko) 반도체소자의 제조방법
KR100861290B1 (ko) 반도체 소자의 소자분리막 형성방법
KR20000044885A (ko) 반도체 소자의 소자 분리막 형성 방법
KR100479980B1 (ko) 반도체 소자의 셀로우 트렌치 분리막 형성 방법
KR100408863B1 (ko) 반도체 소자의 게이트 산화막 형성 방법
KR100470198B1 (ko) 반도체 소자의 셀로우 트렌치 분리막 형성 방법
KR100486875B1 (ko) 반도체 소자의 소자 분리막 및 그 형성 방법
KR20040059998A (ko) 반도체 장치의 소자 분리막 형성방법
KR100607762B1 (ko) 반도체 소자의 셀로우 트렌치 분리막 형성 방법
KR20000051689A (ko) 반도체 소자 분리를 위한 얕은 트렌치 제조 방법
KR100519517B1 (ko) 반도체 소자의 소자 분리막 형성 방법
KR100474863B1 (ko) 반도체 소자의 소자 분리막 형성 방법
KR100587597B1 (ko) 반도체 소자의 소자분리막 형성방법
KR100312987B1 (ko) 반도체소자의소자분리막제조방법
KR100700283B1 (ko) 반도체소자의 소자분리용 트랜치 형성방법
KR100984853B1 (ko) 반도체 소자의 소자분리막 형성방법
KR100701404B1 (ko) 폴리머를 이용한 반도체 소자의 트랜치 아이솔레이션 방법
KR100876792B1 (ko) 반도체 소자의 소자 분리막 형성 방법
KR20040021371A (ko) 반도체 소자의 셀로우 트렌치 분리막 형성 방법
KR20000051041A (ko) 반도체 집적회로의 트렌치 소자분리방법
KR20010061012A (ko) 반도체소자의 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E90F Notification of reason for final refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20110429

Year of fee payment: 4

LAPS Lapse due to unpaid annual fee