KR100470198B1 - 반도체 소자의 셀로우 트렌치 분리막 형성 방법 - Google Patents
반도체 소자의 셀로우 트렌치 분리막 형성 방법 Download PDFInfo
- Publication number
- KR100470198B1 KR100470198B1 KR10-2002-0086737A KR20020086737A KR100470198B1 KR 100470198 B1 KR100470198 B1 KR 100470198B1 KR 20020086737 A KR20020086737 A KR 20020086737A KR 100470198 B1 KR100470198 B1 KR 100470198B1
- Authority
- KR
- South Korea
- Prior art keywords
- trench
- silicon substrate
- etching
- forming
- nitride film
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 32
- 239000004065 semiconductor Substances 0.000 title claims abstract description 12
- 238000002955 isolation Methods 0.000 title abstract description 19
- 238000005530 etching Methods 0.000 claims abstract description 32
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 22
- 229910052710 silicon Inorganic materials 0.000 claims description 22
- 239000010703 silicon Substances 0.000 claims description 22
- 150000004767 nitrides Chemical class 0.000 claims description 21
- 239000000758 substrate Substances 0.000 claims description 21
- 239000000463 material Substances 0.000 claims description 8
- 238000000059 patterning Methods 0.000 claims description 4
- 238000001020 plasma etching Methods 0.000 claims description 4
- 238000000151 deposition Methods 0.000 claims description 2
- 238000010030 laminating Methods 0.000 claims description 2
- 230000003647 oxidation Effects 0.000 abstract description 7
- 238000007254 oxidation reaction Methods 0.000 abstract description 7
- 229920002120 photoresistant polymer Polymers 0.000 description 22
- 238000004140 cleaning Methods 0.000 description 4
- 238000000926 separation method Methods 0.000 description 4
- 238000001312 dry etching Methods 0.000 description 3
- 230000003628 erosive effect Effects 0.000 description 3
- 239000012212 insulator Substances 0.000 description 3
- 239000012528 membrane Substances 0.000 description 3
- 238000001039 wet etching Methods 0.000 description 3
- 238000005468 ion implantation Methods 0.000 description 2
- 238000005498 polishing Methods 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- 229910015844 BCl3 Inorganic materials 0.000 description 1
- XPDWGBQVDMORPB-UHFFFAOYSA-N Fluoroform Chemical compound FC(F)F XPDWGBQVDMORPB-UHFFFAOYSA-N 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005429 filling process Methods 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- FAQYAMRNWDIXMY-UHFFFAOYSA-N trichloroborane Chemical compound ClB(Cl)Cl FAQYAMRNWDIXMY-UHFFFAOYSA-N 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
- H01L21/76232—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials of trenches having a shape other than rectangular or V-shape, e.g. rounded corners, oblique or rounded trench walls
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
- H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
- H01L21/3065—Plasma etching; Reactive-ion etching
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Plasma & Fusion (AREA)
- Element Separation (AREA)
Abstract
본 발명은 반도체 소자의 셀로우 트렌치 분리막 형성 방법에 관한 것으로, 트렌치의 상부 모서리 부분을 라운딩되게 형성하며 트렌치 분리막이 트렌치의 라운딩 된 모서리 부분을 커버하는 영역을 확보함으로써, 누설 전류의 발생을 방지하며 STI 영역의 식각을 위한 패턴 형성시 미스얼라인에 대한 마진을 충분히 갖도록 하여 이후 게이트 산화 공정 및 폴리 식각 공정에서 잔류물에 의한 전기적 쇼트의 발생 우려가 해소되도록 한 이점이 있다.
Description
본 발명은 반도체 소자의 셀로우 트렌치 분리막 형성 방법에 관한 것으로, 더욱 상세하게는 트렌치의 상부 모서리 부분을 라운딩되게 형성하며 트렌치 분리막이 트렌치의 라운딩 된 모서리 부분을 커버하는 영역을 확보하도록 한 반도체 소자의 셀로우 트렌치 분리막 형성 방법에 관한 것이다.
주지와 같이, 반도체 소자에는 트랜지스터(transistor), 캐패시터(capacitor) 등의 단위 소자로 된 셀들이 반도체 소자의 용량에 따라 한정된 면적내에 다수개가 집적되는데, 이러한 셀들은 서로 독립적인 동작 특성을 위하여 전기적인 격리가 필요하다.
따라서, 이러한 셀들간의 전기적인 격리를 위한 방편으로서, 실리콘 기판을 리세스(recess)하고 필드 산화막을 성장시키는 실리콘 부분 산화(LOCal Oxidation of Silicon; LOCOS)와, 웨이퍼(wafer)를 수직방향으로 식각하여 절연 물질로 매립하는 셀로우 트렌치 분리(Shallow Trench Isolation; STI)가 잘 알려져 있다.
이 중에서 STI는 반응성 이온 식각(Reactive Ion Etching ; RIE)이나 플라즈마 식각과 같은 건식 식각 기술을 사용하여 좁고 깊은 트렌치를 만들고, 그 속에 절연막을 채우는 방법으로 실리콘 웨이퍼에 트렌치를 만들어 절연물을 집어넣기 때문에 버즈 비크와 관련된 문제가 없어진다. 또한 절연막이 채워진 트렌치는 표면을 평탄하게 하므로 소자 분리 영역이 차지하는 면적이 작아서 미세화에 유리한 방법이다.
이와 같이, 소자 활성 영역의 확보 측면에서 유리한 STI는 접합 누설 전류면에서도 LOCOS에 비해 향상된 특성을 보이고 있다.
도 1a 내지 도 1g는 종래 기술에 따른 반도체 소자의 셀로우 트렌치 분리막 형성 방법을 설명하기 위한 소자의 단면도이다.
도 1a를 참조하면, 소자간 분리를 위한 트렌치를 형성하고자 하는 실리콘 기판(11)상에 산화막(13)을 형성하며, 산화막(13)상에 질화막(15)을 적층한다. 그 위에 식각 마스크로서 사용할 물질인 포토레지스트를 도포하여 포토레지스트층(17)을 형성한 후 포토레지스트층(17)을 패터닝하여 식각하고자 하는 부분을 노출시키는 포토레지스트 패턴을 형성한다.
도 1b를 참조하면, 포토레지스트층(17)을 식각 마스크로 하여 질화막(15)과산화막(13)을 실리콘 기판(11)이 노출될 때까지 선택적으로 건식 식각하며, 실리콘 기판(11)의 노출 부분을 소정 두께로 건식 식각하여 트렌치(T)를 형성한다.
도 1c를 참조하면, 포토레지스트층(17)을 제거한 후 세정 공정을 수행한다.
도 1d를 참조하면, STI 라이너 산화(Liner Oxidation) 공정을 수행, 즉 열공정을 통해 트렌치(T)의 표면을 성장시켜 트렌치 라이너 산화막(19)을 형성하며, 트렌치(T)를 포함한 구조물 전면에 트렌치 충진(trench filling) 물질을 증착하여 트렌치 분리막(21)을 형성한다.
도 1e를 참조하면, 트렌치 분리막(21)이 형성된 전체 구조물 위에 식각 마스크로서 사용할 물질인 포토레지스트를 도포하여 포토레지스트층(23)을 형성한 후 포토레지스트층(23)을 패터닝하여 트렌치 영역을 제외한 활성화 영역을 노출시키는 역 트렌치 패턴을 형성한다.
도 1f를 참조하면, 포토레지스트층(23)을 식각 마스크로 하여 트렌치 분리막(21)을 질화막(15)이 노출될 때까지 선택적으로 건식 식각한다.
도 1g를 참조하면, 트렌치 분리막(21)에 대하여 화학적기계적연마(CMP) 공정을 수행하여 트렌치(T)의 상부 영역에 존재하는 트렌치 분리막(21)을 제거하며, 질화막(15)을 습식 식각하여 제거하고, 이온 주입 등의 여러 공정을 거친 후 게이트 산화막을 성장시키기 전 사전 세정 공정을 진행한다.
한편, 근래에는 반도체 장치의 집적도가 높아지면서 기판 상에 형성되는 패턴들의 단차가 커지고 패턴들 간의 간격도 매우 좁아졌다. 이에 도 1c 및 도 1d에 나타낸 바와 같이 트렌치의 상부 모서리 부분이 보통 각이 지게 되므로 트렌치 내부에 절연물을 채우는 갭필(Gap Fill) 과정에서 절연물이 잘 채워지지 않으며 누설 전류가 발생할 가능성이 높다.
아울러, 역 트렌치 패턴 형성시에 패턴이 정확하게 얼라인(Align)되면 문제가 없지만 약간의 미스얼라인(Misalign)이 발생될 우려가 있으며, 이에 트렌치 영역을 제외한 활성화 영역을 노출시키는 식각 공정에서 도 1g와 같이 STI 침식 현상이 발생하여 이후 게이트 산화 공정 및 폴리 식각 공정에서 잔류물이 남게되어 전기적 쇼트를 유발하여 제품의 치명적 손실을 발생시킬 수 있었다. 즉 종래의 기술은 STI 영역의 얼라인 마진이 없어 약간의 패턴 미스얼라인 발생으로도 STI 코너 부분에서 트렌치 분리막의 침식 현상이 발생하는 문제점이 있었다.
본 발명은 이와 같은 종래의 문제점을 해결하기 위하여 제안한 것으로, 그 목적하는 바는 트렌치의 상부 모서리 부분을 라운딩되게 형성하며 트렌치 분리막이 트렌치의 라운딩 된 모서리 부분을 커버하는 영역을 확보함으로써, 누설 전류의 발생을 방지하며 STI 영역의 식각을 위한 패턴 형성시 미스얼라인에 대한 마진을 충분히 갖도록 하여 이후 게이트 산화 공정 및 폴리 식각 공정에서 잔류물에 의한 전기적 쇼트의 발생 우려가 해소되도록 하는 데 그 목적이 있다.
이와 같은 목적을 실현하기 위한 본 발명에 따른 반도체 소자의 트렌치 형성 방법은, 실리콘 기판상에 산화막과 질화막을 적층한 후 그 위에 식각 마스크를 도포하여 패터닝하는 단계와, 상기 식각 마스크를 이용하여 상기 질화막과 산화막을 상기 실리콘 기판이 노출될 때까지 선택적으로 이방성 식각하는 단계와, 상기 식각마스크를 이용하여 상기 질화막과 산화막을 등방성 식각하여 상기 질화막의 측면으로도 식각이 이루어지도록 하며, 상기 질화막이 등방성 식각되는 동안 상기 실리콘 기판도 리세스되어 상기 실리콘 기판의 노출 부위에 모서리 부분이 라운딩 된 상부 트렌치를 형성하는 단계와, 상기 식각 마스크를 이용하여 상기 실리콘 기판의 상기 상부 트렌치 영역을 소정 두께로 건식 식각하여 완전한 트렌치를 형성하는 단계와, 상기 트렌치를 포함한 구조물 전면에 트렌치 충진 물질을 증착하여 상기 트렌치의 라운딩 된 모서리 부분을 커버하는 트렌치 분리막을 형성하는 단계를 포함한다.
도 1a 내지 도 1g는 종래 기술에 따른 반도체 소자의 셀로우 트렌치 분리막 형성 방법을 설명하기 위한 소자의 단면도,
도 2a 내지 도 2h는 본 발명에 따른 반도체 소자의 셀로우 트렌치 분리막 형성 방법을 설명하기 위한 소자의 단면도.
본 발명의 실시예로는 다수개가 존재할 수 있으며, 이하에서는 첨부한 도면을 참조하여 바람직한 실시예에 대하여 상세히 설명하기로 한다. 이 실시예를 통해 본 발명의 목적, 특징 및 이점들을 보다 잘 이해할 수 있게 된다.
도 2a 내지 도 2h는 본 발명에 따른 반도체 소자의 셀로우 트렌치 분리막 형성 방법을 설명하기 위한 소자의 단면도이다.
도 2a를 참조하면, 소자간 분리를 위한 트렌치를 형성하고자 하는 실리콘 기판(101)상에 산화막(103)을 형성하며, 산화막(103)상에 질화막(105)을 적층한다. 그 위에 식각 마스크로서 사용할 물질인 포토레지스트를 도포하여 포토레지스트층(107)을 형성한 후 포토레지스트층(107)을 패터닝하여 식각하고자 하는 부분을 노출시키는 포토레지스트 패턴을 형성한다.
도 2b를 참조하면, 포토레지스트층(107)을 식각 마스크로 하여 질화막(105)과 산화막(103)을 실리콘 기판(101)이 노출될 때까지 선택적으로 건식 식각한다.이때 CF4/CHF3/O2 등의 가스를 이용하여 이방성 식각 특성을 갖도록 한다.
도 2c를 참조하면, 포토레지스트층(107)을 식각 마스크로 하고 등방성 식각 특성이 강한 SF6/C2F6/O2 조합의 가스를 사용하여 질화막(105)과 산화막(103)을 플라즈마 식각한다. 바람직하기로는 SF6 0∼150cc, C2F6 0∼50cc, O2 0∼50cc 사이의 가스량을 사용한다.
이때, 등방성 식각 특성에 의하여 질화막(105)의 측면으로도 식각이 이루어져 도 1b에 나타낸 바와 같은 종래 기술에 따른 트렌치와 비교할 때에 보다 넓은 폭을 갖게 된다. 아울러 측면의 질화막(105)이 등방성 식각되는 동안 바닥의 실리콘 기판(101)도 약간 리세스(Recess)되어 실리콘 기판(101)의 노출 부위에는 모서리 부분(R)이 라운딩 된 상부 트렌치(T')가 형성된다. 즉 실리콘 기판(101)의 모서리 부분이 SF6 가스와의 등방성 반응으로 인해 경사지게 식각되는 것이다.
도 2d를 참조하면, 포토레지스트층(107)을 식각 마스크로 하여 실리콘 기판(101)의 노출 부분, 즉 상부 트렌치(T')를 소정 두께로 건식 식각하여 완전한 트렌치(T2)를 형성한다. 이때 Cl2, BCl3, HBr 조합의 가스를 사용하여 경사(Taper) 식각 특성을 갖도록 한다.
도 2e를 참조하면, 포토레지스트층(107)을 제거한 후 세정 공정을 수행하며, STI 라이너 산화(Liner Oxidation) 공정을 수행, 즉 열공정을 통해 트렌치(T)의 표면을 성장시켜 트렌치 라이너 산화막(109)을 형성한다. 그리고 트렌치(T)를 포함한 구조물 전면에 트렌치 충진(trench filling) 물질을 증착하여 트렌치 분리막(111)을 형성한다. 여기서 본 발명에 따라 형성된 트렌치(T)는 입구의 폭이 넓고 상부모서리에 라운딩 영역을 포함하므로 트렌치 충진 공정을 용이하게 수행할 수 있다.
도 2f를 참조하면, 트렌치 분리막(111)이 형성된 전체 구조물 위에 식각 마스크로서 사용할 물질인 포토레지스트를 도포하여 포토레지스트층(113)을 형성한 후 포토레지스트층(113)을 패터닝하여 트렌치 영역을 제외한 활성화 영역을 노출시키는 역 트렌치 패턴을 형성한다.
도 2g를 참조하면, 포토레지스트층(113)을 식각 마스크로 하여 트렌치 분리막(111)을 질화막(105)이 노출될 때까지 선택적으로 건식 식각한다.
도 2h를 참조하면, 트렌치 분리막(111)에 대하여 화학적기계적연마(CMP) 공정을 수행하여 트렌치(T)의 상부 영역에 존재하는 트렌치 분리막(111)을 제거하며, 질화막(105)을 습식 식각하여 제거하고, 이온 주입 등의 여러 공정을 거친 후 게이트 산화막을 성장시키기 전 사전 세정 공정을 진행한다.
여기서, 도 2h에 나타낸 바와 같이 본 발명의 트렌치(T)는 입구의 폭이 넓어 트렌치 분리막(111)이 트렌치(T)의 라운딩 된 모서리 부분(R)을 커버하고 있음을 알 수 있다. 따라서 역 트렌치 패턴 형성시에 약간의 미스얼라인(Misalign)이 발생되더라도 트렌치 영역을 제외한 활성화 영역을 노출시키는 식각 공정에서 도 2h와 같이 STI 침식 현상이 발생되지 않는다. 즉 STI 영역의 식각을 위한 패턴 형성시 미스얼라인에 대한 마진을 충분히 가질 수 있다.
상기에서는 본 발명의 일 실시예에 국한하여 설명하였으나 본 발명의 기술이 당업자에 의하여 용이하게 변형 실시될 가능성이 자명하다. 이러한 변형된 실시예들은 본 발명의 특허청구범위에 기재된 기술사상에 포함된다고 하여야 할 것이다.
전술한 바와 같이 본 발명은 트렌치의 상부 모서리 부분이 라운딩되게 형성되므로 트렌치 갭필 공정을 용이하게 수행할 수 있으며 누설 전류의 발생을 방지할 수 있다.
아울러, 트렌치 분리막이 트렌치의 라운딩 된 모서리 부분을 커버하는 영역을 확보함으로써 STI 영역의 식각을 위한 패턴 형성시 미스얼라인에 대한 마진을 충분히 가질 수 있으며, 이후 게이트 산화 공정 및 폴리 식각 공정에서 잔류물에 의한 전기적 쇼트의 발생 우려가 해소되는 효과가 있다.
Claims (2)
- 실리콘 기판상에 산화막과 질화막을 적층한 후 그 위에 식각 마스크를 도포하여 패터닝하는 제 1 단계와,상기 식각 마스크를 이용하여 상기 질화막과 산화막을 상기 실리콘 기판이 노출될 때까지 선택적으로 이방성 식각하는 제 2 단계와,상기 식각 마스크를 이용하여 상기 질화막과 산화막을 등방성 식각하여 상기 질화막의 측면으로도 식각이 이루어지도록 하며, 상기 질화막이 등방성 식각되는 동안 상기 실리콘 기판도 리세스되어 상기 실리콘 기판의 노출 부위에 모서리 부분이 라운딩 된 상부 트렌치를 형성하는 제 3 단계와,상기 식각 마스크를 이용하여 상기 실리콘 기판의 상기 상부 트렌치 영역을 소정 두께로 건식 식각하여 완전한 트렌치를 형성하는 제 4 단계와,상기 트렌치를 포함한 구조물 전면에 트렌치 충진 물질을 증착하여 상기 트렌치의 라운딩 된 모서리 부분을 커버하는 트렌치 분리막을 형성하는 제 5 단계를 포함하는 반도체 소자의 셀로우 트렌치 분리막 형성 방법.
- 제 1 항에 있어서,상기 제 3 단계는 SF6 0∼150cc/C2F6 0∼50cc/O2 0∼50cc 조합의 가스를 사용하여 상기 등방성 플라즈마 식각을 수행하는 것을 특징으로 한 반도체 소자의 셀로우 트렌치 분리막 형성 방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-2002-0086737A KR100470198B1 (ko) | 2002-12-30 | 2002-12-30 | 반도체 소자의 셀로우 트렌치 분리막 형성 방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-2002-0086737A KR100470198B1 (ko) | 2002-12-30 | 2002-12-30 | 반도체 소자의 셀로우 트렌치 분리막 형성 방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20040060198A KR20040060198A (ko) | 2004-07-06 |
| KR100470198B1 true KR100470198B1 (ko) | 2005-02-05 |
Family
ID=37352126
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR10-2002-0086737A KR100470198B1 (ko) | 2002-12-30 | 2002-12-30 | 반도체 소자의 셀로우 트렌치 분리막 형성 방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100470198B1 (ko) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN112086351A (zh) * | 2019-06-13 | 2020-12-15 | 芯恩（青岛）集成电路有限公司 | 沟槽刻蚀方法 |
-
2002
- 2002-12-30 KR KR10-2002-0086737A patent/KR100470198B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR20040060198A (ko) | 2004-07-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100480897B1 (ko) | 반도체소자의 소자분리막 형성방법 | |
| KR100289273B1 (ko) | 폴리실리콘 바이어스 전압 콘택을 갖는 반도체 소자 트렌치 절연구조 | |
| US5895254A (en) | Method of manufacturing shallow trench isolation structure | |
| US6297127B1 (en) | Self-aligned deep trench isolation to shallow trench isolation | |
| KR100195243B1 (ko) | 얕은 트랜치 분리를 이용한 반도체 장치의 제조방법 | |
| US20040245596A1 (en) | Semiconductor device having trench isolation | |
| KR100614655B1 (ko) | 반도체 장치의 소자분리막을 형성하는 방법 | |
| KR100470198B1 (ko) | 반도체 소자의 셀로우 트렌치 분리막 형성 방법 | |
| JP2008186978A (ja) | 半導体装置の製造方法 | |
| KR100831671B1 (ko) | 반도체 소자의 소자 분리막 형성 방법 | |
| KR100451494B1 (ko) | 반도체소자의소자분리막형성방법 | |
| KR100289663B1 (ko) | 반도체 소자의 소자 분리막 형성방법 | |
| KR100584997B1 (ko) | 트렌치 구조의 캐패시터를 구비한 아날로그 반도체 소자및 그제조 방법 | |
| KR100289661B1 (ko) | 반도체 소자의 제조방법 | |
| KR100479980B1 (ko) | 반도체 소자의 셀로우 트렌치 분리막 형성 방법 | |
| KR100408863B1 (ko) | 반도체 소자의 게이트 산화막 형성 방법 | |
| KR100607762B1 (ko) | 반도체 소자의 셀로우 트렌치 분리막 형성 방법 | |
| KR100524459B1 (ko) | 반도체 소자의 트랜치 형성 방법 | |
| KR100486875B1 (ko) | 반도체 소자의 소자 분리막 및 그 형성 방법 | |
| KR20000051689A (ko) | 반도체 소자 분리를 위한 얕은 트렌치 제조 방법 | |
| KR20040021371A (ko) | 반도체 소자의 셀로우 트렌치 분리막 형성 방법 | |
| KR100451519B1 (ko) | 반도체소자의 소자분리막 형성방법 | |
| KR100480896B1 (ko) | 반도체소자의 소자분리막 형성방법 | |
| KR100881414B1 (ko) | 반도체 소자의 소자분리막 형성방법 | |
| KR100485518B1 (ko) | 셀로우 트렌치 소자분리막의 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20111220 Year of fee payment: 8 |
|
| LAPS | Lapse due to unpaid annual fee |