KR100486875B1 - 반도체 소자의 소자 분리막 및 그 형성 방법 - Google Patents

반도체 소자의 소자 분리막 및 그 형성 방법 Download PDF

Info

Publication number
KR100486875B1
KR100486875B1 KR10-2002-0085456A KR20020085456A KR100486875B1 KR 100486875 B1 KR100486875 B1 KR 100486875B1 KR 20020085456 A KR20020085456 A KR 20020085456A KR 100486875 B1 KR100486875 B1 KR 100486875B1
Authority
KR
South Korea
Prior art keywords
device isolation
forming
film
layer
gas
Prior art date
Application number
KR10-2002-0085456A
Other languages
English (en)
Other versions
KR20040058937A (ko
Inventor
손호민
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR10-2002-0085456A priority Critical patent/KR100486875B1/ko
Publication of KR20040058937A publication Critical patent/KR20040058937A/ko
Application granted granted Critical
Publication of KR100486875B1 publication Critical patent/KR100486875B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02057—Cleaning during device manufacture
    • H01L21/0206—Cleaning during device manufacture during, before or after processing of insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching

Abstract

본 발명은 반도체 소자의 소자 분리막 및 그 형성 방법에 관한 것으로, STI(Shallow Trench Isolation) 구조로 소자 분리막을 형성한 후 모우트(Moat)가 발생된 영역 상부의 소자 분리막 측벽에 절연막 스페이서를 형성하여 모우트가 노출되는 것을 방지함으로써, 모우트에 식각 찌꺼기가 잔류하는 것을 방지하여 공정의 신뢰성을 향상시키고 게이트 산화막이 얇게 형성되는 것을 방지하여 소자의 전기적 특성을 향상시킬 수 있는 반도체 소자의 소자 분리막 및 그 형성 방법이 개시된다.

Description

반도체 소자의 소자 분리막 및 그 형성 방법{Isolation layer in a semiconductor device and a method of forming the same}
본 발명은 반도체 소자의 소자 분리막 및 그 형성 방법에 관한 것으로, 특히 STI(Shallow Trench Isolation) 구조의 소자 분리막에서 모우트가 발생된 영역을 보완하여 모우트에 식각 잔류물이 잔류하거나 게이트 산화막이 얇게 형성되는 것을 방지할 수 있는 반도체 소자의 소자 분리막 및 그 형성 방법에 관한 것이다.
모든 반도체 소자에서는 각종 소자를 전기적으로 분리하기 위하여 소자 분리막을 형성한다. 종래에는 소자 분리막을 LOCOS(Local oxidation) 공정으로 형성하였으나, 이러한 경우 소자 분리막의 가장 자리에서 버즈 빅(Bird's beak)이 발생되어 소자의 전기적 특성 및 집적도를 저하시키는 문제점이 발생된다.
반도체 소자가 고집적화 되어감에 따라, 소자 분리막에 버즈 빅이 발생되는 것을 방지하면서 소자 분리막이 차지하는 면적을 최소화할 수 있도록 소자 분리막을 STI(Shallow Trench Isolation) 구조로 형성한다.
STI 구조의 소자 분리막을 형성하는 방법을 간략하게 설명하면 다음과 같다.
먼저, 반도체 기판 상부에 소자 분리 영역이 정의된 패드 산화막 및 패드 질화막의 적층 구조를 형성한 후 반도체 기판을 식각하여 소자 분리 영역에 트렌치를 형성한다. 트렌치가 형성되면 측벽 희생 산화(Side wall sacrifice oxidation) 공정으로 트렌치의 측벽 및 저면을 산화시켜 식각 손상을 보상한다. 이어서, 측벽 희생 산화 공정에 의해 형성된 측벽 희생 산화막을 제거한 후 트렌치의 측벽 및 저면에 측벽 산화막을 다시 형성한다. 이후, 얇은 라이너(Liner) 질화막을 형성하고 CVD법으로 얇은 라이너(Liner) 산화막을 순차적으로 형서한 후 산화물과 같은 절연물질로 트렌치를 매립한다. 계속해서, 후속 공정으로 패드 질화막을 제거할 때 인산을 이용한 세정 공정 시간(Dip time)이 길어지면 트렌치의 측벽에 형성된 얇은 산화막과 질화막에 식각 손상이 발생되므로, 백사이드(Backside)에 증착된 패드 질화막으로 먼저 제거하여 후속 공정으로 패드 질화막을 제거할 때 인산을 이용한 세정 공정 시간을 최대한 줄여 준다. 마지막으로, 화학적 기계적 연마 공정으로 평탄화 공정을 실시한 후 패드 질화막을 제거한다. 이로써, STI 구조의 소자 분리막이 형성된다.
상기의 방법으로 소자 분리막을 형성하는 경우가 현재로써는 가장 우수한 특성을 가지는 것으로 검증되고 있다. 예로써, 트렌치에 형성된 얇은 라이너 질화막과 라이너 산화막이 리프레시(Refresh)와 같은 동작 특성을 포함한 소자의 전기적 특성을 향상시킨다.
그러나, 상기의 방법으로 소자 분리막을 형성할 경우의 가장 큰 문제점은 패드 질화막을 제거하는 과정에서 소자 분리막의 상부 가장 자리가 식각되어 모우트(Moat)가 형성된다는 것이다. 도 1은 종래 기술에 따라 형성된 소자 분리막의 단면 셈 사진으로써, 소자 분리막(101)의 상부 모서리에 모우트(102)가 형성되는 것을 알 수 있다. 이렇게, 모우트(102)가 형성되면, 모우트(102)가 형성된 영역에 게이트 산화막(103)이 얇게 형성(103a)되어 누설 전류가 발생되거나, 식각 잔류물(도시되지 않음)이 모우트(102)에 잔류하여 폴리실리콘층을 패터닝하는 과정에서 패터닝 특성이 저하될 수 있다.
이를 방지하기 위하여, 패드 질화막 제거 시 세정 공정 시간을 단축시키기 위하여 백사이드(Backside) 질화막 식각 공정을 추가로 실시하지만, 세정 공정의 시간을 줄일 경우 패드 질화막이 완전히 제거되지 않아 게이트 산화막의 막질이 저하될 수 있다.
따라서, 본 발명은 상기의 문제점을 해결하기 위하여 STI(Shallow Trench Isolation) 구조로 소자 분리막을 형성한 후 모우트가 형성된 영역 상부의 소자 분리막 측벽에 절연막 스페이서를 형성하여 모우트가 노출되는 것을 방지함으로써, 모우트에 식각 찌꺼기가 잔류하는 것을 방지하여 공정의 신뢰성을 향상시키고 게이트 산화막이 얇게 형성되는 것을 방지하여 소자의 전기적 특성을 향상시킬 수 있는 반도체 소자의 소자 분리막 및 그 형성 방법을 제공하는데 그 목적이 있다.
그리고, 절연막 스페이스를 형성하는 과정에서 발생된 반도체 기판의 식각 손상을 고온의 SC-1 세정공정으로 제거함으로써 우수한 특성을 지닌 반도체 기판(액티브 영역)을 확보할 수 있다.
본 발명의 실시예에 따른 반도체 소자의 소자 분리막은 소자 분리 영역의 반도체 기판에 형성된 STI 구조의 소자 분리막 및 모우트가 발생된 영역 상부의 소자 분리막 측벽에 구비된 절연막 스페이서를 포함한다.
본 발명의 실시예에 따른 반도체 소자의 소자 분리막 형성 방법은 반도체 기판의 소자 분리 영역에 STI 구조의 소자 분리막을 형성하는 단계와, 전체 상부에 절연 물질층을 형성하는 단계와, 식각 공정으로 절연 물질층을 모우트가 발생된 영역 상부의 소자 분리막 측벽에만 잔류시켜 절연 물질층으로 이루어진 절연막 스페이서를 형성하는 단계를 포함한다.
상기에서, 소자 분리막은 고밀도 플라즈마 산화막으로 형성하며, 절연 물질층은 고온 산화막으로 형성할 수 있다. 여기서, 고온 산화막은 SiH4 및 N2O를 사용하거나 SiH4 및 DCS를 사용하여 LP-CVD법으로 형성할 수 있으며, LP-CVD법은 600 내지 850℃의 온도와 100 내지 1000mTorr의 압력에서 실시할 수 있다.
식각 공정은 CF4 가스, CHF3 가스 및 Ar 가스를 반응 가스로 사용하여 실시할 수 있다. CF4 가스의 공급 유량은 5 내지 30sccm으로 설정하고, CHF3 가스의 공급 유량은 20 내지 70sccm으로 설정하며, Ar 가스의 공급 유량은 100 내지 300sccm으로 설정할 수 있다. 또한, 식각 공정은 20 내지 50℃의 챔버 벽 온도와, -5 내지 10℃의 척 온도와, 100 내지 1000mTorr의 압력과 300 내지 700W의 RF 플라즈마 파워를 유지한 상태에서 실시할 수 있다.
그리고, 절연막 스페이서를 형성한 후, 반도체 기판 표면의 식각 손상을 제거하기 위하여 세정 공정을 실시할 수 있다. 이때, 세정 공정은 SC-1(NH4OH/H2O2/H2O) 용액을 사용하여 실시하여 2 내지 300초 동안 실시할 수 있다. 여기서, SC-1 용액은 20 내지 40%의 NH4OH를 탈이온수와 0.5:1 내지 2:1로 혼합한 용액을 사용할 수 있으며, 40 내지 90℃의 온도로 사용하는 것이 바람직하다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 설명하기로 한다. 그러나, 본 발명은 이하에서 개시되는 실시예에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 수 있으며, 단지 본 실시예는 본 발명의 개시가 완전하도록 하며 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이다. 한편, 도면상에서 동일 부호는 동일한 요소를 지칭한다.
도 2는 본 발명의 실시예에 따른 반도체 소자의 소자 분리막의 구성을 설명하기 위한 소자의 단면도이다.
도 2를 참조하면, 본 발명의 실시예에 따른 반도체 소자의 소자 분리막(210)은 반도체 기판(201)의 소자 분리 영역에 STI(Shallow Trench Isolation) 구조로 이루어지며, 모우트(211)가 발생된 영역 상부의 소자 분리막(210) 측벽에는 절연막 스페이서(213)가 구비되어 모우트(211)가 노출되는 것을 방지한다.
절연막 스페이서(213)로 모우트(211)가 노출되는 것을 방지함으로써, 모우트에 식각 찌꺼기가 잔류하는 것을 방지하여 공정의 신뢰성을 향상시키고 게이트 산화막이 얇게 형성되는 것을 방지하여 소자의 전기적 특성을 향상시킬 수 있다.
도면은 참조하여 도 2에 도시된 소자 분리막의 형성 방법을 설명하면 다음과 같다. 도 3a 내지 도 3f는 본 발명의 실시예에 따른 반도체 소자의 소자 분리막 형성 방법을 설명하기 위한 소자의 단면도들이다.
도 3a를 참조하면, 반도체 기판(301) 상에 패드 산화막(302) 및 패드 질화막(303)을 순차적으로 형성한다. 이어서, 패드 질화막(303) 상부에 포토레지스트를 도포한 후 노광 및 현상 공정을 실시하여 소자 분리막이 형성될 영역인 소자 분리 영역이 정의된 포토레지스트 패턴(304)을 형성한다. 이로써, 소자 분리막이 형성될 영역의 패드 질화막(303)이 노출된다.
도 3b를 참조하면, 식각 공정을 통해 소자 분리 영역의 패드 질화막(303)을 제거한 후 하부에 노출된 패드 산화막(302)을 순차적으로 제거한다. 이로써, 소자 분리 영역의 반도체 기판(301)이 노출된다. 이어서, 소자 분리 영역의 반도체 기판(301)을 소정 깊이까지 식각하여 트렌치(305)를 형성한다. 이후, 포토레지스트 패턴(도 3a의 304)을 제거한다.
도 3c를 참조하면, 산화 공정으로 트렌치(305)의 측면 및 저면을 포함한 전체 상부에 측벽 산화막(306)을 형성한 후, 그 상부에 라이너 질화막(307) 및 라이너 산화막(308)을 순차적으로 형성한다. 이어서, 측벽 산화막(306)의 식각 속도를 감소시키기 위한 열공정을 실시한 후 트렌치가 완전히 매립되도록 전체 상부에 제1 절연 물질층(309)을 형성한다. 이때, 제1 절연 물질층(309)은 고밀도 플라즈마(High Density Plasma; HDP) 산화막으로 형성하는 것이 바람직하다.
도 3d를 참조하면, 패드 질화막(도 3c의 303)이 노출될 때 까지 화학적 기계적 연마 공정을 실시하여 평탄화한 후 패드 질화막 및 패드 산화막(도 3c의 302)을 순차적으로 제거한다. 이로써, 절연 물질층(도 3c의 309)이 트렌치에만 잔류되며, 절연 물질층, 측벽 산화막(도 3c의 306), 라이너 질화막(도 3c의 307) 및 라이너 산화막(도 3c의 308)으로 이루어진 소자 분리막(310)이 형성된다. 한편, 패드 질화막은 BOE와 H3PO4의 혼합용액으로 제거하는 것이 가능하며, 패드 질화막을 제거하는 과정에서 소자 분리막(310)의 상부 가장자리가 일부 식각되어 모우트(311)가 발생된다.
도 3e를 참조하면, 모우트(311)를 포함한 전체 상부에 제2 절연 물질층(312)을 형성한다. 여기서, 제2 절연 물질층(312)은 고온 산화막(High Temperature Oxide)으로 이루어지며, SiH4 및 N2O를 사용하거나 SiH4 및 DCS(SiH2 Cl2)를 사용하여 LP-CVD법으로 형성할 수 있다. 이때, LP-CVD법은 600 내지 850℃의 온도와 100 내지 1000mTorr의 압력에서 실시한다.
도 3f를 참조하면, 식각 공정으로 제2 절연 물질층(도 3e의 312)을 모우트(311)가 발생된 영역 상부의 소자 분리막(310) 측벽에만 잔류시켜 제2 절연 물질층으로 이루어진 절연막 스페이서(313)를 형성한다. 절연막 스페이서(313)가 형성됨으로써, 모우트(311)는 노출되지 않는다. 여기서, 절연막 스페이서(313)는 건식 식각 공정으로 형성된다. 건식 식각 공정은 20 내지 50℃의 챔버 벽 온도와, -5 내지 10℃의 척(Chuck) 온도와, 100 내지 1000mTorr의 압력과 300 내지 700W의 RF 플라즈마 파워를 유지한 상태에서 CF4 가스, CHF3 가스 및 Ar 가스를 반응 가스로 사용하여 실시한다. 이때, CF4 가스의 공급 유량은 5 내지 30sccm으로 설정하고, CHF3 가스의 공급 유량은 20 내지 70sccm으로 설정하며, Ar 가스의 공급 유량은 100 내지 300sccm으로 설정한다.
절연막 스페이서(313)를 형성한 후에는 식각 공정에 의한 반도체 기판(301) 표면의 식각 손상을 보상하기 위하여 세정 공정을 실시할 수 있다. 여기서, 세정 공정은 식각 용액으로 SC-1(NH4OH/H2O2/H2O) 용액을 사용하여 실시할 수 있으며, 2 내지 300초 동안 실시한다. 이때, SC-1 용액은 20 내지 40%의 NH4OH를 탈이온수(De-Ionized water; H2O)와 0.5:1 내지 2:1로 혼합한 용액으로, 40 내지 90℃의 고온 상태로 사용한다. 이러한 고온의 SC-1 용액을 사용하면, 도 4에 나타난 바와 같이, 반도체 기판(301)의 식각률은 높은 반면, 고밀도 산화막으로 이루어진 소자 분리막(310)과 고온 산화막으로 이루어진 절연막 스페이서(311)에 대한 식각 선택률은 매우 낮기 때문에 소자 분리막(310)이나 절연막 스페이서(311)의 식각 손실 없이 반도체 기판(301)의 식각 손상층만을 선택적으로 제거할 수 있다.
이로써, 절연막 스페이서를 구비하여 모우트가 노출되지 않는 소자 분리막이 형성된다.
상술한 바와 같이, 본 발명은 절연막 스페이서로 모우트가 노출되는 것을 방지함으로써 모우트에 식각 찌꺼기가 잔류하는 것을 방지하여 후속 패터닝 공정을 포함한 반도체 소자의 제조 공정에 대한 신뢰성을 향상시키고 게이트 산화막이 얇게 형성되는 것을 방지하여 소자의 전기적 특성을 향상시킬 수 있다.
도 1은 종래 기술에 따라 형성된 소자 분리막의 단면 셈사진이다.
도 2는 본 발명의 실시예에 따른 반도체 소자의 소자 분리막의 구성을 설명하기 위한 소자의 단면도이다.
도 3a 내지 도 3f는 본 발명의 실시예에 따른 반도체 소자의 소자 분리막 형성 방법을 설명하기 위한 소자의 단면도들이다.
도 4는 도 3f에서 세정 공정 시 물질 종류에 따른 식각률의 차이를 나타낸 특성 그래프이다.
<도면의 주요 부분에 대한 부호의 설명>
201, 301 : 반도체 기판 302 : 패드 산화막
303 : 패드 질화막 304 : 포토레지스트 패턴
305 : 트렌치 306 : 측벽 산화막
307 : 라이너 질화막 308 : 라이너 산화막
309 : 제1 절연 물질층 210, 310 : 소자 분리막
211, 311 : 모우트 312 : 제2 절연 물질층
213, 313 : 절연막 스페이서

Claims (8)

  1. 패드 산화막, 패드 질화막의 적층구조로 이루어진 소자분리용 마스크를 이용하여 반도체 기판을 선택적으로 식각하여 트렌치를 형성하는 단계;
    상기 결과물 전면에 트렌치 매립용 절연막을 형성하고, 상기 패드 질화막이 노출될 때까지 평탄화 공정을 수행하여 상기 트렌치에 소자 분리막을 형성하는 단계;
    상기 패드 질화막, 패드 산화막을 제거하는 공정을 수행하고, 상기 공정을 통해 상기 소자 분리막의 상부 가장자리에 모우트가 발생되는 단계;
    상기 전체 구조 상부에 절연 물질층을 형성하는 단계;
    식각공정으로 상기 절연 물질층을 모우트가 발생된 영역 상부의 상기 소자 분리막 측벽에만 잔류시켜 상기 절연 물질층으로 이루어진 절연막 스페이서를 형성하는 단계; 및
    상기 절연막 스페이서 형성 후 상기 반도체 기판 표면의 식각 손상을 제거하기 위하여 세정공정을 실시하는 단계하는 것을 특징으로 하는 반도체 소자의 소자 분리막 형성 방법.
  2. 제 1 항에 있어서,
    상기 식각 공정은 CF4 가스, CHF3 가스 및 Ar 가스를 반응 가스로 사용하여 실시하는 것을 특징으로 하는 반도체 소자의 소자 분리막 형성 방법.
  3. 제 2 항에 있어서,
    상기 CF4 가스의 공급 유량은 5 내지 30sccm으로 설정하고, 상기 CHF3 가스의 공급 유량은 20 내지 70sccm으로 설정하며, 상기 Ar 가스의 공급 유량은 100 내지 300sccm으로 설정하는 것을 특징으로 하는 반도체 소자의 소자 분리막 형성 방법.
  4. 제 2 항에 있어서,
    상기 식각 공정은 20 내지 50℃의 챔버 벽 온도와, -5 내지 10℃의 척 온도와, 100 내지 1000mTorr의 압력과 300 내지 700W의 RF 플라즈마 파워를 유지한 상태에서 실시하는 것을 특징으로 하는 반도체 소자의 소자 분리막 형성 방법.
  5. 삭제
  6. 제 1 항에 있어서,
    상기 세정 공정은 SC-1(NH4OH/H2O2/H2O) 용액을 사용하여 실시하여 2 내지 300초 동안 실시하는 것을 특징으로 하는 반도체 소자의 소자 분리막 형성 방법.
  7. 제 6 항에 있어서,
    상기 SC-1 용액은 20 내지 40%의 NH4OH를 탈이온수와 0.5:1 내지 2:1로 혼합한 용액인 것을 특징으로 하는 반도체 소자의 소자 분리막 형성 방법.
  8. 제 6 항 또는 제 7 항에 있어서,
    상기 SC-1 용액은 40 내지 90℃의 온도로 사용하는 것을 특징으로 하는 반도체 소자의 소자 분리막 형성 방법.
KR10-2002-0085456A 2002-12-27 2002-12-27 반도체 소자의 소자 분리막 및 그 형성 방법 KR100486875B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR10-2002-0085456A KR100486875B1 (ko) 2002-12-27 2002-12-27 반도체 소자의 소자 분리막 및 그 형성 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-2002-0085456A KR100486875B1 (ko) 2002-12-27 2002-12-27 반도체 소자의 소자 분리막 및 그 형성 방법

Publications (2)

Publication Number Publication Date
KR20040058937A KR20040058937A (ko) 2004-07-05
KR100486875B1 true KR100486875B1 (ko) 2005-05-03

Family

ID=37350989

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2002-0085456A KR100486875B1 (ko) 2002-12-27 2002-12-27 반도체 소자의 소자 분리막 및 그 형성 방법

Country Status (1)

Country Link
KR (1) KR100486875B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100558040B1 (ko) * 2004-06-14 2006-03-07 주식회사 하이닉스반도체 모우트 제거를 위한 반도체소자의 제조 방법

Also Published As

Publication number Publication date
KR20040058937A (ko) 2004-07-05

Similar Documents

Publication Publication Date Title
KR100224700B1 (ko) 반도체장치의 소자분리방법
KR100590383B1 (ko) 반도체 소자의 소자분리막 형성방법
KR100478270B1 (ko) 에어갭을 갖는 셀로우 트렌치 소자 분리막 및 그 제조 방법
US7323394B2 (en) Method of producing element separation structure
KR100486875B1 (ko) 반도체 소자의 소자 분리막 및 그 형성 방법
KR20040059445A (ko) 반도체 소자의 트렌치형 소자분리막 형성방법
KR100831671B1 (ko) 반도체 소자의 소자 분리막 형성 방법
US7067390B2 (en) Method for forming isolation layer of semiconductor device
KR100455093B1 (ko) 반도체 소자의 소자 분리막 형성 방법
KR100950754B1 (ko) 반도체 소자의 소자분리 구조 형성방법
KR100295918B1 (ko) 선택적 에피택셜 성장에 의한 트렌치 소자 분리 방법
KR100561974B1 (ko) 반도체 소자의 제조방법
KR100455095B1 (ko) 반도체 소자의 소자 분리막 형성 방법
KR20080062560A (ko) 반도체 소자의 소자분리막 형성방법
KR100499409B1 (ko) 반도체소자의 소자분리막 형성방법
KR20040105980A (ko) 반도체 소자의 얕은 트랜치 소자분리막 형성방법
KR20050002512A (ko) 반도체 소자의 소자분리막 형성방법
KR20050118489A (ko) 반도체 소자의 소자분리 방법
KR20090011930A (ko) 반도체 소자의 소자분리막 형성방법
KR20050000056A (ko) 반도체 소자의 소자분리막 형성 방법
KR20080073035A (ko) 트렌치 매립 방법
KR20050002037A (ko) 반도체 소자의 소자분리막 형성 방법
KR20050012652A (ko) 반도체 소자의 소자분리막 형성방법
KR20040001228A (ko) 반도체 소자의 소자분리막 제조방법
KR20040004866A (ko) 반도체 소자의 트렌치형 소자분리막 형성방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20110325

Year of fee payment: 7

LAPS Lapse due to unpaid annual fee