KR20080062560A - 반도체 소자의 소자분리막 형성방법 - Google Patents

반도체 소자의 소자분리막 형성방법 Download PDF

Info

Publication number
KR20080062560A
KR20080062560A KR1020060138501A KR20060138501A KR20080062560A KR 20080062560 A KR20080062560 A KR 20080062560A KR 1020060138501 A KR1020060138501 A KR 1020060138501A KR 20060138501 A KR20060138501 A KR 20060138501A KR 20080062560 A KR20080062560 A KR 20080062560A
Authority
KR
South Korea
Prior art keywords
film
sod
hard mask
layer
forming
Prior art date
Application number
KR1020060138501A
Other languages
English (en)
Inventor
유철휘
박형순
신종한
박점용
김성준
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020060138501A priority Critical patent/KR20080062560A/ko
Publication of KR20080062560A publication Critical patent/KR20080062560A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/31051—Planarisation of the insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Element Separation (AREA)

Abstract

본 발명에 따른 반도체 소자의 소자분리막 형성방법은, 소자분리영역을 갖는 반도체기판 상에 상기 소자분리영역을 노출시키는 하드마스크막을 형성하는 단계와, 상기 하드마스크막을 식각마스크로 이용해서 노출된 반도체 기판의 소자분리영역을 식각하여 트렌치를 형성하는 단계와, 상기 하드마스크막을 포함한 트렌치가 매립되도록 제1SOD막을 형성하는 단계와, 상기 하드마스크막이 노출될때까지 제1SOD막을 전면 식각하는 단계와, 상기 리세스된 제1SOD막 및 하드마스크막 상에 제2SOD막을 형성하는 단계와, 상기 하드마스크막이 노출될 때까지 제2SOD막을 CMP 하는 단계와, 상기 노출된 하드마스크막을 제거하는 단계를 포함한다.

Description

반도체 소자의 소자분리막 형성방법{Method for forming isolation to semiconductor device}
도 1a 내지 도 1f는 본 발명의 실시예에 따른 반도체 소자의 소자분리막 형성방법을 설명하기 위한 공정별 단면도.
* 도면의 주요 부분에 대한 부호의 설명 *
100 : 반도체기판 102 : 패드산화막
104 : 패드질화막 106 : 하드마스크막
108 : 제1SOD막 110 : 제2SOD막
T : 트렌치
본 발명은 반도체 소자의 소자분리막 형성방법에 관한 것으로, 보다 자세하게는, STI(Shallow Trench Isolation) 공정시, 하드마스크막의 손실을 최소화시킬 수 있는 반도체 소자의 소자분리막 형성방법에 관한 것이다.
반도체 소자의 고집적화가 진행됨에 따라, 기판의 활성 영역을 정의하는 소자분리막의 형성시 상기 소자분리막을 형성하기 위한 트렌치를 매립하는 것이 어려 워지게 되었다. 이에, 상기 트렌치를 매립하는 방법으로 트렌치의 하단부를 매립특성이 우수한 SOD(Spin-On Dielectric)막으로 증착한 다음, 상기 SOD막 상에 상기 트렌치를 완전 매립하도록 HDP(High Density Plasma)막을 증착하여 상기 SOD막과 HDP막의 적층막으로 이루어진 소자분리막을 형성하는 방법이 제안된 바 있다.
상기 소자분리막을 SOD막과 HDP막의 적층막 구조로 형성하면, 종횡비가 큰 트렌치의 하단부를 매립특성이 우수한 SOD막으로 형성함으로써 보이드의 발생 없이 막을 매립할 수 있으며, 후속 공정시 노출되는 트렌치의 상단부를 식각속도가 비교적 느린 HDP막으로 형성함으로써 후속으로 수행되는 세정 공정시 유발되는 소자분리막의 신뢰성 열화를 방지할 수 있는 장점이 있다.
이하에서는, SOD막과 HDP막의 적층막으로 이루어진 종래의 소자분리막 형성방법을 간략하게 설명하도록 한다.
먼저, 활성 영역과 소자분리 영역을 갖는 반도체 기판 상에 상기 소자분리 영역을 노출시키는 하드마스크막을 형성한 후, 상기 하드마스크막에 의해 노출된 기판 부분을 식각하여 트렌치를 형성한다. 그 다음, 상기 트렌치를 매립하도록 SOD막을 증착하고 나서, 상기 SOD막이 형성된 기판 결과물에 대해 SOD막이 기판 표면 부분까지 제거되도록, 예컨데, 2500Å 정도의 두께만큼 제거되도록 습식 식각 공정을 수행한다. 상기 습식 식각 공정은 후속 세정 공정시 SOD막이 노출되는 것을 방지하게 위해 수행하는 것이다.
이어서, 상기 습식 식각 공정이 수행된 SOD막 상에 트렌치를 완전 매립하도록 HDP막을 증착한다. 다음으로, 상기 HDP막을 하드마스크막이 노출될 때까지 CMP(Chemical Mechanical Polishing)한 후, 하드마스크막을 제거하여 트렌치형 소자분리막을 형성한다.
그러나, 자세하게 도시하고 설명하지는 않았지만, 상술한 바와 같이 트렌치 내에 SOD막 형성 후 상기 SOD막을 습식 식각하여 트렌치 하부에 잔류시킨 다음, 상기 SOD막 상에 다시 HDP막을 증착하여 형성하는 방법은, 상기 SOD막의 사용으로 트렌치 내에 보이드(void)나 심(seam)의 발생을 방지할 수 있으나, SOD막 증착 후 상기 SOD막을 평탄화시키지 않고, 토폴로지(topology)의 차이를 그대로 유지한 채 바로 습식식각을 수행하기 때문에 상기 토폴로지에 따른 SOD막의 불균일이 발생하게 된다.
따라서, 상기 SOD막의 불균일로 인하여 후속의 식각공정이나 세정공정에서 HDP막과 상기 SOD막과의 노출되는 영역이 달라지게 되어, 상기 SOD막과 HDP막과의 식각비율 및 식각속도의 차이로 인하여 그에 따른 소자의 특성을 열화시키게 된다.
한편, 상기와 같은 SOD막의 불균일을 방지하기 위해 SOD막을 증착한 다음 기판 상에 잔류한 SOD막을 화학적기계연마(Chemical Mechanical Polishing : 이하, CMP) 공정을 통하여 균일하게 유지한 다음 습식식각 공정을 수행하게 되면, 후속의 HDP막에 대한 CMP 공정을 포함하여 전체 CMP 공정을 두 번 수행해야 하며, 상기 두 번의 CMP 공정 및 상기 CMP 공정에 사용되는 고선택비 슬러리의 영향으로 하드마스크막의 중앙 부분이 가장자리 부분보다 손실이 더 크게 발생하게 된다.
따라서, 상기와 같은 하드마스크막 중앙 부분의 손실로 인해 소자의 모트(moat) 발생 및 EFH(Effective Fox Height) 변화를 유발하게 되어, 그에 따른 반 도체 소자의 특성을 열화시키게 된다.
따라서, 본 발명은, 하드마스크막의 손실을 최소화할 수 있는 반도체 소자의 소자분리막 형성방법을 제공한다.
또한, 본 발명은 모트 발생 및 EFH 변화를 방지할 수 있는 반도체 소자의 소자분리막 형성방법을 제공한다.
게다가, 본 발명은 반도체 소자의 특성 열화를 방지할 수 있는 반도체 소자의 소자분리막 형성방법을 제공한다.
일 실시예에 있어서, 반도체 소자의 소자분리막 형성방법은, 소자분리영역을 갖는 반도체기판 상에 상기 소자분리영역을 노출시키는 하드마스크막을 형성하는 단계; 상기 하드마스크막을 식각마스크로 이용해서 노출된 반도체 기판의 소자분리영역을 식각하여 트렌치를 형성하는 단계; 상기 하드마스크막을 포함한 트렌치가 매립되도록 제1SOD막을 형성하는 단계; 상기 하드마스크막이 노출될때까지 제1SOD막을 전면 식각하는 단계; 상기 리세스된 제1SOD막 및 하드마스크막 상에 제2SOD막을 형성하는 단계; 상기 하드마스크막이 노출될 때까지 제2SOD막을 CMP 하는 단계; 및 상기 노출된 하드마스크막을 제거하는 단계;를 포함한다.
상기 제1SOD막을 전면 식각하는 단계는, 하드마스크막 상부와 제1SOD막 상부가 동일한 높이 또는 하드마스크막 상부에서 500Å이내의 두께를 갖도록 수행한다.
상기 트렌치를 형성하는 단계 후, 그리고, 상기 제1SOD막을 형성하는 단계 전, 상기 트렌치 표면 내에 측벽산화막을 형성하는 단계; 및 상기 측벽산화막 및 하드마스크막 상에 선형질화막 및 선형산화막을 차례로 형성하는 단계;를 더 포함한다.
상기 제1SOD막은, 4000∼7000Å의 두께를 갖는 PSZ(poly silazane) 물질인 것을 특징으로 한다.
상기 제1SOD막은, 300∼1000℃의 온도에서 O2, N2 및 H2O 중에서 어느 하나의 분위기로 어닐링(annealing)을 수행한다.
상기 제2SOD막은, 4000∼7000Å의 두께를 갖는 PSZ(poly silazane) 물질인 것을 특징으로 한다.
상기 제2SOD막은, 300∼1000℃의 온도에서 O2, N2 및 H2O 중에서 어느 하나의 분위기로 어닐링(annealing)을 수행한다.
상기 전면 식각은, 100∼2000 mTorr의 압력과 100∼1000 Watt로 10∼200 sccm의 CF4, SF6 및 NF3 또는 10∼1000 sccm의 O2 중에서 어느 하나의 분위기로 50∼200초 동안 수행한다.
상기 CMP는 염기성의 퓸드(fumed) 실리카 연마입자를 갖는 염기성의 산화물 슬러리를 이용하여 한 번의 단계로 수행한다.
상기 CMP는 세리아(ceria) 연마입자를 갖는 고선택비의 슬러리를 이용하여 두 번의 단계로 수행한다.
(실시예)
이하 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 상세하게 설명하 도록 한다.
본 발명은 소자분리영역의 트렌치 내에 제1SOD막을 형성하고, 상기 형성된 제1SOD막에 대해 전면식각을 수행한 다음, 상기 전면식각이 수행된 제1SOD막 상에 제2SOD막을 형성하고, 상기 제2SOD막을 CMP(Chemical Mechanical Polishing : 이하, CMP)하여 소자분리막을 형성한다.
이렇게 하면, 2번의 CMP 공정을 수행하는 STI(Shallow Trench Isolation) 공정에서의 CMP 공정을 1회로 단축할 수 있어, 그에 따른 종래에서와 같이 2번의 CMP 공정에서 발생하는 하드마스크막의 손실을 최대한 방지할 수 있다.
따라서, 상기와 같이 하드마스크막의 손실을 최대한 방지할 수 있음으로써, 그에 따른 모트(moat) 발생 및 EFH(Effective Fox Height)의 변화를 방지할 수 있다.
결국, 반도체 소자의 특성 열화를 방지할 수 있다.
자세하게, 도 1a 내지 도 1f는 본 발명의 실시예에 따른 반도체 소자의 소자분리막 형성방법을 설명하기 위한 공정별 단면도로서, 이를 설명하면 다음과 같다.
도 1a를 참조하면, 액티브 영역 및 소자분리영역을 갖는 반도체기판(100) 상에 패드질화막(102) 및 패드산화막(104)의 적층막으로 이루어진 하드마스크막(106)을 형성한다. 그런다음, 상기 하드마스크막(106) 상에 상기 하드마스크막(106)을 패터닝하기 위한 마스크패턴(도시안됨)을 형성한다. 여기서, 상기 패드질화막(102)은 1000∼3000Å 정도의 두께로 형성하도록 한다.
도 1b를 참조하면, 상기 하드마스크막(106) 상에 형성된 마스크패턴(도시안 됨)을 식각마스크로 이용하여 상기 하드마스크막(106)을 식각하여 기판(100)의 소자분리영역을 노출시킨다. 그런다음, 상기 노출된 기판(100)의 소자분리영역을 식각하여 1500∼2500Å 정도의 깊이를 갖는 트렌치(T)를 형성한다.
이어서, 상기 트렌치(T) 표면 내에 열 산화 공정을 거쳐 측벽산화막(도시안됨)을 형성하고, 상기 측벽산화막이 형성된 트렌치(T)를 포함한 기판(100) 전면 상에 선형질화막(도시안됨) 및 선형산화막(도시안됨)을 차례로 형성한다.
도 1c를 참조하면, 상기 선형산화막, 선형질화막 및 측벽산화막이 형성된 트렌치(T) 내에 상기 트렌치(T)를 완전히 매립하도록 제1SOD막(108)을 형성한다.
여기서, 상기 제1SOD막(108)은 4000∼7000Å 정도의 두께를 갖는 PSZ(poly silazane)과 같은 물질로 형성하도록 한다.
또한, 상기 제1SOD막(108)은 300∼1000℃ 정도의 온도에서 치밀화를 위해 O2, N2 및 H2O 분위기에서 어닐링(annealing)을 수행한다.
도 1d를 참조하면, 상기 트렌치(T) 내에 형성된 제1SOD막(108)에 대해 액티브 영역의 상부와 동일한 높이 또는 500Å 정도 이내의 범위가 될때까지 전면식각을 수행한다.
여기서, 상기 전면식각은 100∼2000 mTorr 정도의 압력과 100∼1000 Watt 정도의 전압으로 10∼200 sccm 정도의 CF4, SF6 및 NF3 또는 10∼1000 sccm 정도의 O2 분위기 중에서 어느 하나의 분위기로 50∼200초 동안 수행하도록 한다.
도 1e를 참조하면, 상기 전면식각이 이루어진 제1SOD막(108) 상에 제2SOD막(110)을 형성한다.
여기서, 상기 제2SOD막(110)은 제1SOD막(108)과 마찬가지로 4000∼7000Å 정도의 두께를 갖는 PSZ(poly silazane)과 같은 물질로 형성하도록 한다.
또한, 상기 제2SOD막(110)은 300∼1000℃ 정도의 온도에서 치밀화를 위해 O2, N2 및 H2O 분위기에서 어닐링을 수행한다.
도 1f를 참조하면, 상기 하드마스크막(106) 상에 잔류한 제2SOD막(110)을 상기 하드마스크막(106)이 노출될 때까지 CMP하여 제거하고, 이어서, 상기 노출된 하드마스크막(106)을 제거한다음 소자분리막을 형성한다.
이 경우, 본 발명은 소자분리막용 산화막인 SOD막의 CMP 및 상기 SOD막 상에 형성되는 HDP막의 CMP에 의한 총 2번의 CMP 공정을 거쳐 형성하는 종래의 반도체 소자의 소자분리막 형성방법과 달리, 트렌치 내에 SOD막 증착 후 CMP 대신 상기 SOD막에 대해 전면식각을 수행함으로써, 전체 STI(Shallow Trench Isolation) 공정에서의 CMP 공정을 1회로 단축할 수 있어, 그에 따른 종래에서와 같이 2번의 CMP 공정에서 발생하는 하드마스크막의 손실을 최대한 방지할 수 있다.
따라서, 상기와 같이 하드마스크막의 손실을 최대한 방지할 수 있음으로써, 그에 따른 모트(moat) 발생 및 EFH(Effective Fox Height)의 변화를 방지할 수 있다.
결국, 반도체 소자의 특성 열화를 방지할 수 있다.
이상, 여기에서는 본 발명을 특정 실시예에 관련하여 도시하고 설명하였지만, 본 발명이 그에 한정되는 것은 아니며, 이하의 특허청구의 범위는 본 발명의 정신과 분야를 이탈하지 않는 한도 내에서 본 발명이 다양하게 개조 및 변형될 수 있다는 것을 당업계에서 통상의 지식을 가진 자가 용이하게 알 수 있다.
이상에서와 같이 본 발명은, 트렌치 내에 SOD막 증착 후 상기 SOD막에 대해 전면식각을 수행함으로써, 2번의 CMP 공정을 거쳐 수행하는 STI(Shallow Trench Isolation) 공정에서의 CMP 공정을 1회로 단축할 수 있어, 그에 따른 종래에서와 같이 2번의 CMP 공정에서 발생하는 하드마스크막의 손실을 최소화시킬 수 있다.
따라서, 본 발명은 상기와 같이 하드마스크막의 손실을 최소화시킴으로써, 그에 따른 모트(moat) 발생 및 EFH(Effective Fox Height)의 변화를 방지할 수 있다.
결국, 본 발명은 반도체 소자의 특성 열화를 방지할 수 있다.

Claims (10)

  1. 소자분리영역을 갖는 반도체기판 상에 상기 소자분리영역을 노출시키는 하드마스크막을 형성하는 단계;
    상기 하드마스크막을 식각마스크로 이용해서 노출된 반도체 기판의 소자분리영역을 식각하여 트렌치를 형성하는 단계;
    상기 하드마스크막을 포함한 트렌치가 매립되도록 제1SOD막을 형성하는 단계;
    상기 하드마스크막이 노출될때까지 제1SOD막을 전면 식각하는 단계;
    상기 리세스된 제1SOD막 및 하드마스크막 상에 제2SOD막을 형성하는 단계;
    상기 하드마스크막이 노출될 때까지 제2SOD막을 CMP 하는 단계; 및
    상기 노출된 하드마스크막을 제거하는 단계;
    를 포함하는 반도체 소자의 소자분리막 형성방법.
  2. 제 1 항에 있어서,
    상기 제1SOD막을 전면 식각하는 단계는, 하드마스크막 상부와 제1SOD막 상부가 동일한 높이 또는 하드마스크막 상부에서 500Å이내의 두께를 갖도록 수행하는 것을 특징으로 하는 반도체 소자의 소자분리막 형성방법.
  3. 제 1 항에 있어서,
    상기 트렌치를 형성하는 단계 후, 그리고, 상기 제1SOD막을 형성하는 단계 전,
    상기 트렌치 표면 내에 측벽산화막을 형성하는 단계; 및
    상기 측벽산화막 및 하드마스크막 상에 선형질화막 및 선형산화막을 차례로 형성하는 단계;
    를 더 포함하는 것을 특징으로 하는 반도체 소자의 소자분리막 형성방법.
  4. 제 1 항에 있어서,
    상기 제1SOD막은, 4000∼7000Å의 두께를 갖는 PSZ(poly silazane) 물질인 것을 특징으로 하는 반도체 소자의 소자분리막 형성방법.
  5. 제 1 항에 있어서,
    상기 제1SOD막은, 300∼1000℃의 온도에서 O2, N2 및 H2O 중에서 어느 하나의 분위기로 어닐링(annealing)을 수행하는 것을 특징으로 하는 반도체 소자의 소자분리막 형성방법.
  6. 제 1 항에 있어서,
    상기 제2SOD막은, 4000∼7000Å의 두께를 갖는 PSZ(poly silazane) 물질인 것을 특징으로 하는 반도체 소자의 소자분리막 형성방법.
  7. 제 1 항에 있어서,
    상기 제2SOD막은, 300∼1000℃의 온도에서 O2, N2 및 H2O 중에서 어느 하나의 분위기로 어닐링(annealing)을 수행하는 것을 특징으로 하는 반도체 소자의 소자분리막 형성방법.
  8. 제 1 항에 있어서,
    상기 전면 식각은, 100∼2000 mTorr의 압력과 100∼1000 Watt로 10∼200 sccm의 CF4, SF6 및 NF3 또는 10∼1000 sccm의 O2 중에서 어느 하나의 분위기로 50∼200초 동안 수행하는 것을 특징으로 하는 반도체 소자의 소자분리막 형성방법.
  9. 제 1 항에 있어서,
    상기 CMP는 염기성의 퓸드(fumed) 실리카 연마입자를 갖는 염기성의 산화물 슬러리를 이용하여 한번의 단계로 수행하는 것을 특징으로 하는 반도체 소자의 소자분리막 형성방법.
  10. 제 1 항에 있어서,
    상기 CMP는 세리아(ceria) 연마입자를 갖는 고선택비의 슬러리를 이용하여 두번의 단계로 수행하는 것을 특징으로 하는 반도체 소자의 소자분리막 형성방법.
KR1020060138501A 2006-12-29 2006-12-29 반도체 소자의 소자분리막 형성방법 KR20080062560A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020060138501A KR20080062560A (ko) 2006-12-29 2006-12-29 반도체 소자의 소자분리막 형성방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060138501A KR20080062560A (ko) 2006-12-29 2006-12-29 반도체 소자의 소자분리막 형성방법

Publications (1)

Publication Number Publication Date
KR20080062560A true KR20080062560A (ko) 2008-07-03

Family

ID=39814682

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060138501A KR20080062560A (ko) 2006-12-29 2006-12-29 반도체 소자의 소자분리막 형성방법

Country Status (1)

Country Link
KR (1) KR20080062560A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9130013B2 (en) 2013-03-05 2015-09-08 SK Hynix Inc. Semiconductor device and method of manufacturing the same

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9130013B2 (en) 2013-03-05 2015-09-08 SK Hynix Inc. Semiconductor device and method of manufacturing the same

Similar Documents

Publication Publication Date Title
KR0151051B1 (ko) 반도체장치의 절연막 형성방법
KR100224700B1 (ko) 반도체장치의 소자분리방법
US5981402A (en) Method of fabricating shallow trench isolation
KR100475025B1 (ko) 반도체소자의 소자분리절연막 형성방법
KR20080062560A (ko) 반도체 소자의 소자분리막 형성방법
KR100835406B1 (ko) 반도체 소자의 소자 분리막 제조 방법
KR100979230B1 (ko) 반도체 소자의 얕은 트랜치 소자분리막 형성방법
KR100559042B1 (ko) 반도체 소자의 쉘로우 트렌치 소자분리막 형성 방법
KR100787762B1 (ko) 디봇 개선을 위한 반도체 소자 제조 방법
KR20010008560A (ko) 반도체소자의 소자분리막 형성방법
KR100402426B1 (ko) 반도체소자의 트렌치형 소자분리막 및 그 제조방법
KR100486875B1 (ko) 반도체 소자의 소자 분리막 및 그 형성 방법
KR100801724B1 (ko) 반도체 소자의 소자 분리막 형성 방법
KR100900244B1 (ko) 반도체 소자의 소자분리막 형성방법
KR20030052663A (ko) 반도체소자의 분리 방법
KR100561974B1 (ko) 반도체 소자의 제조방법
KR100567747B1 (ko) 반도체 소자의 소자분리막 형성방법
KR100950754B1 (ko) 반도체 소자의 소자분리 구조 형성방법
KR100430582B1 (ko) 반도체 소자의 제조 방법
KR20080062533A (ko) 반도체 소자의 소자분리막 형성방법
KR100944667B1 (ko) Ｓｔｉ 에지 모트 방지 방법
KR20090011930A (ko) 반도체 소자의 소자분리막 형성방법
KR20040105980A (ko) 반도체 소자의 얕은 트랜치 소자분리막 형성방법
KR20100078251A (ko) 반도체 소자의 제조방법
KR20040060417A (ko) 반도체소자의 소자분리방법

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination