KR20080062533A - 반도체 소자의 소자분리막 형성방법 - Google Patents

반도체 소자의 소자분리막 형성방법 Download PDF

Info

Publication number
KR20080062533A
KR20080062533A KR1020060138470A KR20060138470A KR20080062533A KR 20080062533 A KR20080062533 A KR 20080062533A KR 1020060138470 A KR1020060138470 A KR 1020060138470A KR 20060138470 A KR20060138470 A KR 20060138470A KR 20080062533 A KR20080062533 A KR 20080062533A
Authority
KR
South Korea
Prior art keywords
film
device isolation
semiconductor device
trench
forming
Prior art date
Application number
KR1020060138470A
Other languages
English (en)
Inventor
정종구
김형환
이훈
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020060138470A priority Critical patent/KR20080062533A/ko
Publication of KR20080062533A publication Critical patent/KR20080062533A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02282—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process liquid deposition, e.g. spin-coating, sol-gel techniques, spray coating

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Element Separation (AREA)

Abstract

본 발명에 따른 반도체 소자의 소자분리막 형성방법은, 소자분리영역 및 액티브영역을 갖는 반도체기판 상에 상기 소자분리영역을 노출시키는 하드마스크를 형성하는 단계와, 상기 노출된 소자분리영역을 식각하여 트렌치를 형성하는 단계와, 상기 트렌치를 포함한 반도체기판 표면상에 측벽산화막 및 선형질화막을 차례로 형성하는 단계와, 상기 선형질화막 및 측벽산화막이 형성된 트렌치를 완전히 매립하도록 절연막을 형성하는 단계와, 상기 절연막을 액티브영역의 표면 상에 일부 두께가 잔류되도록 CMP 하는 단계와, 상기 CMP된 산화막을 건식 식각하여 상기 트렌치 내에서 리세스 되도록 만드는 단계를 포함한다.

Description

반도체 소자의 소자분리막 형성방법{Method for forming isolation layer of semiconductor device}
도 1 및 도 2는 종래의 반도체 소자의 소자분리막 형성방법에 따른 문제점을 나타낸 사진.
도 3a 내지 도 3f는 본 발명의 실시예에 따른 반도체 소자의 소자분리막 형성방법을 설명하기 위한 공정별 단면도.
도 4는 본 발명의 실시예에 따른 반도체 소자의 소자분리막 형성방법에 의해 형성된 소자분리막을 나타낸 사진.
* 도면의 주요 부분에 대한 부호의 설명 *
300 : 반도체기판 302 : 패드산화막
304 : 패드질화막 306 : 하드마스크막
308 : 측벽산화막 310 : 선형질화막
312 : 절연막 T : 트렌치
본 발명은 반도체 소자의 소자분리막 형성방법에 관한 것으로, 보다 자세하 게는, 소자분리막용 산화막의 손실을 방지할 수 있는 반도체 소자의 소자분리막 형성방법에 관한 것이다.
반도체 소자의 고집적화가 진행됨에 따라, 기판의 활성 영역을 정의하는 소자분리막의 형성시 상기 소자분리막을 형성하기 위한 트렌치를 매립하는 것이 어려워지게 되었다. 이에, 상기 트렌치를 매립하는 방법으로 트렌치의 하단부를 매립특성이 우수한 SOD(Spin-On Dielectric)막으로 증착한 다음, 상기 SOD막 상에 상기 SOD 막보다 더 치밀하고 매립특성이 좋은 HDP(High Density Plasma)막을 상기 트렌치를 완전 매립하도록 증착하여 상기 SOD막과 HDP막의 적층막으로 이루어진 소자분리막을 형성하는 방법이 제안된 바 있다.
상기 소자분리막을 SOD막과 HDP막의 적층막 구조로 형성하면, 종횡비가 큰 트렌치의 하단부를 매립특성이 우수한 SOD막으로 형성함으로써 보이드의 발생 없이 막을 매립할 수 있으며, 후속 공정시 노출되는 트렌치의 상단부를 식각속도가 비교적 느린 HDP막으로 형성함으로써 후속으로 수행되는 세정 공정시 유발되는 소자분리막의 신뢰성 열화를 방지할 수 있는 장점이 있다.
이하에서는, SOD막과 HDP막의 적층막으로 이루어진 종래의 소자분리막 형성방법을 간략하게 설명하도록 한다.
먼저, 활성 영역과 소자분리 영역을 갖는 반도체 기판 상에 상기 소자분리 영역을 노출시키는 하드마스크막을 형성한 후, 상기 하드마스크막에 의해 노출된 기판 부분을 식각하여 트렌치를 형성한다. 그 다음, 상기 트렌치를 매립하도록 SOD막을 증착하고 나서, 상기 SOD막이 형성된 기판 결과물에 대해 SOD막이 기판 표면 부분까지 제거되도록, 예컨데, 2500Å 정도의 두께만큼 제거되도록 습식 식각 공정을 수행한다. 상기 습식 식각 공정은 후속 세정 공정시 SOD막이 노출되는 것을 방지하게 위해 수행하는 것이다.
이어서, 상기 습식 식각 공정이 수행된 SOD막 상에 트렌치를 완전 매립하도록 HDP막을 증착한다. 다음으로, 상기 HDP막을 하드마스크막이 노출될 때까지 CMP(Chemical Mechanical Polishing)한 후, 하드마스크막을 제거하여 트렌치형 소자분리막을 형성한다.
그러나, 주지한 바와 같이 소자분리막을 형성하는 방법은, 상기 SOD막을 증착시, 매립 특성을 향상시키기 위해 상기 SOD막 상에 PSZ(Poly silazane)과 같은 유기 화합물을 코팅시키고, 상기 코팅된 SDO막을 오븐에서 베이킹을 거쳐 어닐링 시키는 방법을 사용하고 있는데, 상기와 같이 베이킹 및 어닐링의 공정을 수행하여도 SOD막의 특성상 Si-N, Si-H, Si-C등과 같은 유기물질이 제대로 결합되지 않거나 치밀화가 제대로 이루어지지 않는다.
즉, 상기와 같이 치밀하지 않은 유기물질을 갖는 SOD막은 후속의 세정 공정진행시 그 식각 속도가 너무 빠르거나, 불균일한 식각 속도로 인해 매립특성이 감소시하게 된다.
또한, 상기 SOD막상에 매립특성을 향상시키기 위해 상기 SOD막보다 더 치밀한 HDP막과 같은 물질로 다시 증착한 다음 CMP공정을 수행하고 있는데, 이 경우, 상기 HDP막 제거시 습식식각 공정으로 인한 식각속도의 불균일에 의해서 야기 되는 문제점으로 후속 공정에서 도 1 및 도 2에 도시된 바와 같이 액티브 영역에 대해 어택(A)이 발생하거나, 소자분리막 내에 보이드(V)를 생성시켜 반도체 소자의 불량을 야기한다.
한편, 벌크 산화막 및 선형 질화막을 제거하고자 CMP 공정을 도입하고 있으나, 고가의 고선택성 슬러리의 사용으로 제조 비용의 증가를 초래하게 되고, 고 선택성 슬러리의 사용으로 인하여 페리지역의 소자분리막의 디싱(dishing)이 발생하여 소자분리막의 높이를 일정하게 제어하기 힘들게 된다.
따라서, 본 발명은 SOD막의 손실을 방지하고 매립특성을 향상시켜 반도체 소자의 불량을 방지할 수 있는 반도체 소자의 소자분리막 형성방법을 제공한다.
또한, 본 발명은 제조비용을 절감할 수 있는 반도체 소자의 소자분리막 형성방법을 제공한다.
일 실시예에 있어서, 반도체 소자의 소자분리막 형성방법은, 소자분리영역 및 액티브영역을 갖는 반도체기판 상에 상기 소자분리영역을 노출시키는 하드마스크를 형성하는 단계; 상기 노출된 소자분리영역을 식각하여 트렌치를 형성하는 단계; 상기 트렌치를 포함한 반도체기판 표면상에 측벽산화막 및 선형질화막을 차례로 형성하는 단계; 상기 선형질화막 및 측벽산화막이 형성된 트렌치를 완전히 매립하도록 절연막을 형성하는 단계; 상기 절연막을 액티브영역의 표면 상에 일부 두께가 잔류되도록 CMP 하는 단계; 및 상기 CMP된 산화막을 건식 식각하여 상기 트렌치 내에서 리세스 되도록 만드는 단계;를 포함한다.
상기 절연막은, SOD막인 것을 특징으로 한다.
상기 절연막은, CMP 공정 진행 후 500∼2000Å의 두께가 잔류되도록 한다.
상기 CMP 공정은, 실리카 연마제 및 슬러리를 사용하여 수행한다.
상기 실리카 연마제는, 50∼1000㎚의 크기를 갖는 콜로이달 형태 및 퓸드 형태의 SiO2로 이루어진다.
상기 실리카 연마제는, 1∼50 wt%의 농도를 갖는다.
상기 슬러리는, ph 5∼8의 범위를 갖는다.
상기 슬러리는, ph 조절제를 첨가하여 사용한다.
상기 ph 조절제는, 유기산 및 유기염으로 조절한다.
상기 CMP 공정은 1∼10psi의 압력과, 10∼100rpm의 연마속도로 수행한다.
상기 건식식각은, CH2F2, C2F6, C3F8, C4F8, C4F6 및 C5F8의 식각가스 중에서 적어도 어느 하나의 식각가스를 이용하여 수행한다.
(실시예)
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 상세하게 설명하도록 한다.
본 발명은 소자분리형성 영역 내에 SOD막 형성 후, 액티브 영역상에 일정량의 SOD막이 잔류할때까지 CMP 공정을 수행한 다음, 상기 잔류한 SOD막을 다시 건식식각으로 제거함과 아울러 상기 액티브영역이 노출되면 SAC 공정을 수행하여 소자분리막을 형성한다.
이렇게 하면, 2단계의 CMP 공정으로 SOD막을 제거하던 종래의 반도체 소자의 소자분리막 형성방법과 달리, 1단계의 CMP 공정만을 수행함으로써, 그에 따른 CMP 공정을 단순화시킬 수 있고, 제조비용을 절감할 수 있다.
또한, 액티브 영역 상에 일정량의 SOD막을 잔류시키고 상기 벌크 산화막 제거시 건식식각으로 수행함으로써, 고가의 CMP 공정대신 건식식각만으로 제거함으로써, 그에 따른 비용을 절감할 수 있다.
게다가, 상기와 같이 건식식각으로 벌크 산화막을 제거함으로써, 식각속도에 대한 식각불균일도를 감소시킬 수 있으며, CMP 공정 후의 지연 시간에 상관없이 일정한 식각속도를 유지하여 공정을 안정적으로 수행할 수 있다.
자세하게, 도 3a 내지 도 3g는 본 발명의 실시예에 따른 반도체 소자의 소자분리막을 형성하기 위한 공정별 단면도로서, 이를 설명하면 다음과 같다.
도 3a를 참조하면, 소자분리영역 및 액티브영역을 갖는 반도체기판(300) 상에 상기 소자분리영역을 노출시키는 하드마스크막(306)을 형성한다. 여기서, 상기 하드마스크막(306)은 패드질화막(302) 및 패드산화막(304)의 적층패턴으로 이루어진다.
도 3b를 참조하면, 상기 하드마스크막(306)을 마스크패턴으로 이용하여 노출된 소자분리영역을 식각하여 소자분리막이 형성될 트렌치(T)를 형성한다.
도 3c를 참조하면, 상기 소자분리영역에 형성된 트렌치(T)를 포함한 반도체기판(300) 표면상에 측벽산화막(308) 및 선형질화막(301)을 차례로 형성한다.
도 3d를 참조하면, 상기 측벽산화막(308) 및 선형질화막(310)이 형성된 트렌치(T) 내에 상기 트렌치(T)를 완전히 매립하도록 SOD막과 같은 물질로 이루어진 절 연막(312)을 형성한다.
도 3e를 참조하면, 상기 트렌치(T) 내에 매립된 절연막(312)을 상기 반도체기판(300)의 액티브 영역상에 잔류하도록 실리카 연마제 및 ph 조절제가 첨가된 슬러리를 사용하여 CMP에 의한 평탄화공정을 수행한다. 이때, 상기 CMP 공정은 1∼10psi 정도의 압력과, 10∼100 rpm 정도의 연마속도로 수행하도록 한다.
여기서, 상기 절연막(312)은 CMP 평탄화공정 후 상기 액티브영역 상에 500∼2000Å 정도의 두께가 잔류되도록 한다.
또한, 상기 실리카 연마제는 1∼50 wt% 정도의 농도를 갖고, 50∼1000nm의 크기를 갖으며, 콜로이달 형태 및 퓸드 형태의 SiO2로 형성하도록 한다.
게다가, 상기 슬러리는 ph 5∼8 정도의 범위를 갖으며, 유기산 및 유기염의 ph 조절제로 형성하도록 한다.
이렇게 하면, 2단계의 CMP 공정으로 절연막을 제거하던 종래의 반도체 소자의 소자분리막 형성방법과 달리, 1단계의 CMP 공정만을 수행함으로써, 그에 따른 CMP 공정을 단순화시킬 수 있고, 제조비용을 절감할 수 있다.
도 3f를 참조하면, 상기 액티브 영역 상에 잔류한 절연막(312)을 건식식각하여 제거한다.
이때, 상기 건식식각은 CH2F2, C2F6, C3F8, C4F8, C4F6 및 C5F8의 식각가스 중의 어느 하나의 식각가스를 이용하여 수행하도록 한다.
도 4는 본 발명의 실시예에 따른 반도체 소자의 소자분리막 형성방법에 의해 형성된 소자분리막을 나타낸 사진으로서, 반도체기판의 어택이나 소자분리막의 보 이드가 발생하지 않는 것을 확인할 수 있다.
결국, 본 발명은 2단계의 CMP 공정으로 SOD막을 제거하던 종래의 반도체 소자의 소자분리막 형성방법과 달리, 1단계의 CMP 공정만을 수행하여 반도체 소자의 소자분리막을 형성하여 소자분리막 형성시의 CMP 공정을 단순화시킴으로써, 그에 따른 반도체 소자의 제조비용을 절감할 수 있다.
또한, 본 발명은 액티브 영역 상에 일정량의 SOD막을 잔류시키고 상기 벌크 산화막 제거시 고가의 CMP 공정대신 건식식각만으로 제거함으로써, 그에 따른 비용을 절감할 수 있다.
게다가, 본 발명은 상기와 같이 건식식각으로 벌크 산화막을 제거함으로써, 식각속도에 대한 식각불균일도를 감소시킬 수 있으며, CMP 공정 후의 지연 시간에 상관없이 일정한 식각속도를 유지하여 공정을 안정적으로 수행할 수 있다.
이후, 도시하지는 않았지만, 공지된 후속의 공정을 진행하여 반도체 소자의 소자분리막을 형성한다.
이상, 여기에서는 본 발명을 특정 실시예에 관련하여 도시하고 설명하였지만, 본 발명이 그에 한정되는 것은 아니며, 이하의 특허청구의 범위는 본 발명의 정신과 분야를 이탈하지 않는 한도 내에서 본 발명이 다양하게 개조 및 변형될 수 있다는 것을 당업계에서 통상의 지식을 가진 자가 용이하게 알 수 있다.
이상에서와 같이 본 발명은, 소자분리막 형성을 위한 공정시 1단계의 CMP 공정만을 수행하여 소자분리막 형성시의 CMP 공정을 단순화시킴으로써, 그에 따른 반 도체 소자의 제조비용을 절감할 수 있다.
또한, 본 발명은 반도체기판의 액티브영역 상에 잔류한 벌크 산화막 제거시 고가의 CMP 공정대신 건식식각만으로 제거함으로써, 그에 따른 비용을 절감할 수 있다.
게다가, 본 발명은 상기와 같이 건식식각으로 벌크 산화막을 제거함으로써, 식각속도에 대한 식각불균일도를 감소시킬 수 있으며, CMP 공정 후의 지연 시간에 상관없이 일정한 식각속도를 유지하여 공정을 안정적으로 수행할 수 있다.

Claims (11)

  1. 소자분리영역 및 액티브영역을 갖는 반도체기판 상에 상기 소자분리영역을 노출시키는 하드마스크를 형성하는 단계;
    상기 노출된 소자분리영역을 식각하여 트렌치를 형성하는 단계;
    상기 트렌치를 포함한 반도체기판 표면상에 측벽산화막 및 선형질화막을 차례로 형성하는 단계;
    상기 선형질화막 및 측벽산화막이 형성된 트렌치를 완전히 매립하도록 절연막을 형성하는 단계;
    상기 절연막을 액티브영역의 표면 상에 일부 두께가 잔류되도록 CMP 하는 단계; 및
    상기 CMP된 산화막을 건식 식각하여 상기 트렌치 내에서 리세스 되도록 만드는 단계;
    를 포함하는 것을 특징으로 하는 반도체 소자의 소자분리막 형성방법.
  2. 제 1 항에 있어서
    상기 절연막은 SOD막인 것을 특징으로 하는 반도체 소자의 소자분리막 형성방법.
  3. 제 1 항에 있어서,
    상기 절연막은, CMP 공정 진행 후 500∼2000Å의 두께가 잔류되도록 하는 것을 특징으로 하는 반도체 소자의 소자분리막 형성방법.
  4. 제 1 항에 있어서,
    상기 CMP 공정은, 실리카 연마제 및 슬러리를 사용하여 수행하는 것을 특징으로 하는 반도체 소자의 소자분리막 형성방법.
  5. 제 4 항에 있어서,
    상기 실리카 연마제는, 50∼1000㎚의 크기를 갖는 콜로이달 형태 및 퓸드 형태의 SiO2로 이루어진 것을 특징으로 하는 반도체 소자의 소자분리막 형성방법.
  6. 제 4 항에 있어서,
    상기 실리카 연마제는, 1∼50 wt%의 농도를 갖는 것을 특징으로 하는 반도체 소자의 소자분리막 형성방법.
  7. 제 4 항에 있어서,
    상기 슬러리는, ph 4∼10의 범위를 갖는 것을 특징으로 하는 반도체 소자의 소자분리막 형성방법.
  8. 제 4 항에 있어서,
    상기 슬러리는, ph 조절제를 첨가하여 사용하는 것을 특징으로 하는 반도체 소자의 소자분리막 형성방법.
  9. 제 8 항에 있어서,
    상기 ph 조절제는, 유기산 및 유기염으로 조절하는 것을 특징으로 하는 반도체 소자의 소자분리막 형성방법.
  10. 제 1 항에 있어서,
    상기 CMP 공정은 1∼10psi의 압력과, 10∼100rpm의 연마속도로 수행하는 것을 특징으로 하는 반도체 소자의 소자분리막 형성방법.
  11. 제 1 항에 있어서,
    상기 건식식각은, CH2F2, C2F6, C3F8, C4F8, C4F6 및 C5F8의 식각가스 중에서 적어도 어느 하나의 식각가스를 이용하여 수행하는 것을 특징으로 하는 반도체 소자의 소자분리막 형성방법.
KR1020060138470A 2006-12-29 2006-12-29 반도체 소자의 소자분리막 형성방법 KR20080062533A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020060138470A KR20080062533A (ko) 2006-12-29 2006-12-29 반도체 소자의 소자분리막 형성방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060138470A KR20080062533A (ko) 2006-12-29 2006-12-29 반도체 소자의 소자분리막 형성방법

Publications (1)

Publication Number Publication Date
KR20080062533A true KR20080062533A (ko) 2008-07-03

Family

ID=39814657

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060138470A KR20080062533A (ko) 2006-12-29 2006-12-29 반도체 소자의 소자분리막 형성방법

Country Status (1)

Country Link
KR (1) KR20080062533A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2018034511A1 (ko) * 2016-08-18 2018-02-22 한국생산기술연구원 C4f8 가스 중합을 이용한 실리카 파이버 어레이용 그루브의 제조방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2018034511A1 (ko) * 2016-08-18 2018-02-22 한국생산기술연구원 C4f8 가스 중합을 이용한 실리카 파이버 어레이용 그루브의 제조방법

Similar Documents

Publication Publication Date Title
US20040169005A1 (en) Methods for forming a thin film on an integrated circuit including soft baking a silicon glass film
US7754561B2 (en) Method for fabricating isolation film in semiconductor device
KR100451518B1 (ko) 얕은 트렌치 소자분리 공정을 이용한 반도체 소자의소자분리방법
KR20080062533A (ko) 반도체 소자의 소자분리막 형성방법
KR100835406B1 (ko) 반도체 소자의 소자 분리막 제조 방법
KR100422959B1 (ko) 반도체소자의 소자분리절연막 형성방법
KR100632034B1 (ko) 반도체 소자의 소자 분리막 형성 방법
KR100912988B1 (ko) 반도체 소자의 제조 방법
KR100866142B1 (ko) 반도체 소자의 소자분리막 형성방법
KR20070049346A (ko) 반도체 소자의 소자분리막 형성방법
KR20090022227A (ko) 소자분리막 제조 방법
KR20080062560A (ko) 반도체 소자의 소자분리막 형성방법
KR100437541B1 (ko) 반도체소자의소자분리절연막형성방법
KR100650711B1 (ko) 화학적기계연마에서 발생하는 절연막의 마이크로 스크래치제거방법 및 이를 이용한 소자분리막 형성방법
KR100323868B1 (ko) 반도체소자의트랜치형소자분리막형성방법
KR100652288B1 (ko) 반도체 소자의 소자 분리막 제조 방법
KR100480625B1 (ko) 트렌치 소자분리막 형성방법 및 그 소자분리막을 구비하는반도체 소자
KR20060076587A (ko) 반도체 소자의 소자분리막 형성방법
KR100619395B1 (ko) 반도체 소자 제조 방법
KR101046376B1 (ko) 반도체 소자의 소자분리막 형성방법
KR100900244B1 (ko) 반도체 소자의 소자분리막 형성방법
KR100670746B1 (ko) 반도체소자의 소자분리막 형성 방법
KR100883135B1 (ko) 반도체 소자의 층간절연막 형성방법
KR20080062564A (ko) 반도체 소자의 소자분리막 형성방법
KR20040003649A (ko) 반도체소자의 평탄화방법

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination