KR100650711B1 - 화학적기계연마에서 발생하는 절연막의 마이크로 스크래치제거방법 및 이를 이용한 소자분리막 형성방법 - Google Patents

화학적기계연마에서 발생하는 절연막의 마이크로 스크래치제거방법 및 이를 이용한 소자분리막 형성방법 Download PDF

Info

Publication number
KR100650711B1
KR100650711B1 KR1020000036505A KR20000036505A KR100650711B1 KR 100650711 B1 KR100650711 B1 KR 100650711B1 KR 1020000036505 A KR1020000036505 A KR 1020000036505A KR 20000036505 A KR20000036505 A KR 20000036505A KR 100650711 B1 KR100650711 B1 KR 100650711B1
Authority
KR
South Korea
Prior art keywords
film
insulating film
micro
sog
polishing
Prior art date
Application number
KR1020000036505A
Other languages
English (en)
Other versions
KR20020002068A (ko
Inventor
이승진
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020000036505A priority Critical patent/KR100650711B1/ko
Publication of KR20020002068A publication Critical patent/KR20020002068A/ko
Application granted granted Critical
Publication of KR100650711B1 publication Critical patent/KR100650711B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02282—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process liquid deposition, e.g. spin-coating, sol-gel techniques, spray coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/31051—Planarisation of the insulating layers
    • H01L21/31053—Planarisation of the insulating layers involving a dielectric removal step

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Element Separation (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)

Abstract

본 발명은 화학적기계연마를 이용한 절연막의 연마에서 발생되는 마이크로 스크래치(micro scratch) 제거방법 및 이를 이용한 소자분리막 형성방법을 개시한다. 개시된 본 발명의 마이크로 스크래치 제거방법은, 화학적기계연마를 이용한 절연막의 연마에서 발생된 마이크로 스크래치를 제거하기 위한 마이크로 스크래치 제거방법으로서, 표면에 마이크로 스크래치가 발생된 절연막 상에 상기 마이크로 스크래치를 매립하도록 SOG막을 도포하는 제1단계와, 상기 도포된 SOG막을 경화시키는 제2단계와, 상기 경화된 SOG막을 상기 마이크로 스크래치 내에만 잔류되도록 에치백하는 제3단계를 포함하는 것을 특징으로 하며, 또한, 이를 이용한 소자분리막 형성방법은, 얕은 깊이의 트렌치가 구비된 반도체 기판을 제공하는 단계와, 상기 트렌치가 매립되도록 반도체 기판 상에 절연막을 증착하는 단계와, 상기 트렌치 내에만 절연막이 잔류되도록 화학적기계연마를 이용해서 상기 절연막을 연마하는 단계와, 상기 절연막의 연마시 발생된 마이크로 스크래치를 제거하기 위해 상기 연마된 절연막 상에 SOG막을 도포하는 단계와, 상기 도포된 SOG막을 경화시키는 단계와, 상기 경화된 SOG막을 마이크로 스크래치 내에만 잔류되도록 에치백하는 단계를 포함하는 것을 특징으로 한다.

Description

화학적기계연마에서 발생하는 절연막의 마이크로 스크래치 제거방법 및 이를 이용한 소자분리막 형성방법{METHOD FOR REMOVING MICRO SCRATCHING IN DIELECTRIC LAYER OCCURRING BY CHEMICAL MECHANICAL POLISHING AND METHOD FOR FORMING ISOLATION LAYER USING THE SAME}
도 1은 고밀도 플라즈마 산화막의 표면에서 마이크로 스크래치가 발생된 상태를 보여주는 단면도.
도 2a 내지 도 2d는 본 발명의 실시예에 따른 마이크로 스크래치 제거방법을 이용한 소자분리막 형성방법을 설명하기 위한 공정별 단면도.
(도면의 주요 부분에 대한 부호의 설명)
1 : 반도체 기판 2 : 질화막
3 : 트렌치 4 : HDP-산화막
5 : 마이크로 스크래치 6 : SOG막
10,10a : 소자분리막
본 발명은 화학적기계연마를 이용한 절연막의 평탄화 방법에 관한 것으로, 특히, 화학적기계연마를 이용한 절연막의 연마에서 발생되는 마이크로 스크래치 (micro scratch) 제거방법 및 이를 이용한 소자분리막 형성방법에 관한 것이다.
반도체 소자의 집적도가 증가함에 따라, 리소그라피 공정의 요구 조건에 부합하기 위해서, 화학적기계연마(Chemical Mechanical Polishing : 이하, CMP)를 이용한 층간절연막의 평탄화가 필수적으로 되었다. 이러한 CMP는 용제, 즉, 슬러리 (slurry)에 의한 화학 반응과 연마 패드(pad)에 의한 기계적 가공이 동시에 수행되는 평탄화 공정으로서, 기존의 BPSG 리플로우, 또는, SOG 에치백 등으로 평탄화시킬 수 없는 넓은 영역의 글로벌 평탄화가 가능한 잇점과, 그리고, 저온 평탄화가 가능한 잇점을 갖는다.
한편, 집적회로의 제조시, 패턴들 사이의 간격이 작은 경우, 예를들어, 간격이 0.3㎛ 이하인 경우에는 공간 매립에 어려움이 있다. 따라서, 종래에는 화학기상증착(Chemical Vapor Deposition) 방식에 의한 절연막, 특히, 공간 매립 특성이 우수한 고밀도 플라즈마(High Density Plasma) 화학기상증착 방식에 의한 산화막(이하, "HDP-산화막"이라 칭함)을 층간절연막으로 이용함으로써, 상기한 공간 매립의 어려움을 해결하고 있다.
그러나, 전술한 HDP-산화막은 막 자체의 고유한 특성으로 인하여, 그 증착 후에는 반듯이 CMP 공정을 통해 그 표면 평탄화가 수반되어야 하는데, 이 과정에서 표면에 마이크로 스크래치(micto scratch)가 발생하게 되고, 그 결과로, 상기 마이크로 스크래치에 의해서 소자 특성 및 제조수율이 저하되는 문제점이 있다.
자세하게, HDP-산화막에 대한 CMP를 이용한 평탄화는 슬러리의 화학작용에 의해서 상기 HDP-산화막 표면에서의 Si-O-Si 화학적 결합이 Si-OH 결합으로 변화되고, 동시에, 연마패드의 기계적인 마찰에 의해서 국부적으로 벗겨지는 것에 의한 결과이다. 그런데, 이러한 CMP 공정이 진행되는 동안, HDP-산화막에 대한 화학반응 및 기계적인 마찰력의 인가가 균일하지 못하기 때문에 상기 HDP-산화막의 표면에는 마이크로 스크래치가 발생하게 되며, 이러한 마이크로 스크래치에 의해서, 결국, 소자 특성 및 제조수율이 감소된다.
예를들어, STI(Shallow Tranch Isolation) 공정을 위해 절연막으로서 HDP-산화막이 적용되고, 아울러, CMP 공정이 적용된 경우, 도 1에 도시된 바와 같이, 트렌치(3)에 매립된 HDP-산화막(4)의 표면에 마이크로 스크래치(5)가 발생된 상태로 후속 공정인 게이트 형성 공정이 수행되면, 상기 마이크로 스크래치(10)에 의해서 누설 전류가 발생됨으로써 트랜지스터 형성에 손실을 미치게 된다.
특히, 이러한 마이크로 스크래치는 초기 공정에서는 검출되지 않고, 후속 공정이 진행됨에 따라서 검출되는 결함이므로, 소자 특성 및 그 제조수율의 저하를 초래하게 된다. 도 1에서 미설명된 도면부호 1은 반도체 기판, 2는 질화막을 나타낸다.
따라서, 본 발명은 상기와 같은 문제점을 해결하기 위하여 안출된 것으로서, CMP를 이용한 절연막의 연마에서 발생하는 마이크로 스크래치를 제거하기 위한 마이크로 스크래치 제거방법을 제공하는데, 그 목적이 있다.
또한, 본 발명은 상기와 같은 문제점을 해결하기 위하여 안출된 것으로서, 마이크로 스크래치 제거방법을 이용한 소자분리막 형성방법을 제공하는데, 그 다른 목적이 있다.
상기와 같은 목적을 달성하기 위한 본 발명의 마이크로 스크래치 제거방법은, 화학적기계연마를 이용한 절연막의 연마에서 발생된 마이크로 스크래치를 제거하기 위한 마이크로 스크래치 제거방법으로서, 표면에 마이크로 스크래치가 발생된 절연막 상에 상기 마이크로 스크래치를 매립하도록 SOG막을 도포하는 제1단계; 상기 도포된 SOG막을 경화시키는 제2단계; 및 상기 경화된 SOG막을 상기 마이크로 스크래치 내에만 잔류되도록 에치백하는 제3단계;를 포함하는 것을 특징으로 한다.
또한, 상기와 같은 다른 목적을 달성하기 위한 본 발명의 소자분리막 형성방법은, 얕은 깊이의 트렌치가 구비된 반도체 기판을 제공하는 단계; 상기 트렌치가 매립되도록 반도체 기판 상에 절연막을 증착하는 단계; 상기 트렌치 내에만 절연막이 잔류되도록 화학적기계연마를 이용해서 상기 절연막을 연마하는 단계; 상기 절연막의 연마시 발생된 마이크로 스크래치를 제거하기 위해 상기 연마된 절연막 상에 SOG막을 도포하는 단계; 상기 도포된 SOG막을 경화시키는 단계; 및 상기 경화된 SOG막을 마이크로 스크래치 내에만 잔류되도록 에치백하는 단계;를 포함하는 것을 특징으로 한다.
본 발명에 따르면, 절연막에 대한 CMP를 행한 후, SOG막의 도포 및 경화를 행하고, 그리고나서, 경화된 SOG막을 에치백함으로써, 상기 CMP에서 발생된 절연막 표면의 마이크로 스크래치를 SOG막의 매립을 통해서 제거할 수 있으며, 그래서, 소자 특성 및 제조수율을 향상시킬 수 있다.
(실시예)
이하, 첨부된 도면에 의거하여 본 발명의 바람직한 실시예를 보다 상세하게 설명하도록 한다.
본 발명은 CVD 방식에 의해 형성된 절연막, 바람직하게는, HDP-산화막에 대한 CMP의 결과로 발생된 상기 HDP-산화막 표면에서의 마이크로 스크래치를 제거하기 위해서, 우선, 상기 마이크로 스크래치가 매립되도록, HDP-산화막 상에 유기 또는 무기 SOG막을 도포한 후, 이를 경화시키고, 그런다음, 상기 경화된 SOG막을 에치백하는 것을 통해서 상기 HDP-산화막 표면에서의 마이크로 스크래치를 제거한다.
여기서, 상기 SOG막에 대한 에치백은 CF4, CHF3, 또는, C2F6 등의 가스를 이용한 건식 식각 공정으로 행함이 바람직하다.
이 경우, 비록 HDP-산화막의 표면에 마이크로 스크래치가 발생되더라도, 이를 SOG막의 매립을 통해 제거할 수 있기 때문에, 후속 공정, 예컨데, 게이트 형성 공정에서 누설 전류의 발생에 기인하여 트랜지스터의 손상을 방지할 수 있으며, 그래서, 소자 특성 및 제조수율을 확보할 수 있다.
도 2a 내지 도 2d는 전술한 마이크로 스크래치 제거방법을 이용한 소자분리막 형성방법을 설명하기 위한 단면도로서, 이를 설명하면 다음과 같다.
먼저, 도 2a에 도시된 바와 같이, 반도체 기판(1) 상에 식각 저지막으로서 질화막(2)을 증착한 상태에서, 소자분리막이 형성될 반도체 기판 부분이 노출되도록, 공지된 방법으로 상기 질화막(2)을 패터닝하고, 이어서, 노출된 반도체 기판 부부의 소정 두께를 식각하여 얕은 깊이의 트렌치(3)를 형성한다. 그런다음, 상기 트렌치(3)가 매립되도록, 상기 결과물 상에 PE-CVD 또는 AP-CVD와 같은 CVD 방식에 의한 절연막, 바람직하게는, HDP-산화막을 증착하고, 상기 질화막(2)이 노출될 때까지, CMP 공정으로 상기 HDP-산화막을 연마하여 소자분리막(10)을 형성한다. 이때, 소자분리막(10)의 표면, 즉, 트렌치(3) 내에 매립된 HDP-산화막(4)의 표면에는 마이크로 스크래치(5)가 발생된다.
다음으로, 상기한 마이크로 스크래치(5)를 제거하기 위해서, 도 2b에 도시된 바와 같이, 우선, 상기 결과물 상에 상기 마이크로 스크래치(5)를 매립하도록 SOG막(6)을 도포하고, 이를 단단하게 경화시킨다. 그런다음, 도 2c에 도시된 바와 같이, 경화된 SOG막(6)을 CF4, CHF3, 또는, C2F6 등의 가스를 이용한 건식 식각 공정으로 에치백하고, 이 결과로, 도 2d에 도시된 바와 같이, SOG막(6)에 의해 매립되어져 마이크로 스크래치가 제거된 소자분리막(10a)을 얻는다.
상기와 같이, HDP-산화막에 대한 CMP 공정 후, SOG막의 도포, 경화 및 에치백을 행하게 되면, 상기 CMP에서 발생된 HDP-산화막 표면에서의 마이크로 스크래치를 용이하게 제거할 수 있으며, 그래서, 소자분리막의 신뢰성이 확보되는 바, 소자 특성 및 제조수율을 향상시킬 수 있다.
이상에서와 같이, 본 발명은 CMP를 이용하여 HDP-산화막을 평탄화시킨 후에 SOG막의 도포, 경화 및 에치백을 진행해서 상기 CMP의 결과로 발생된 HDP-산화막 표면의 마이크로 스크래치를 상기 SOG막으로 매립시켜 줌으로써, 상기 마이크로 스크래치가 제거되는 것에 의해 그에 따른 결함 발생을 방지할 수 있으며, 그래서, 소자 특성 및 제조수율을 확보할 수 있다.
또한, 본 발명은 SOG막의 도포, 경화 및 에치백을 통해 웨이퍼의 균일도를 높일 수 있는 바, 소자 특성을 더욱 향상시킬 수 있다.
기타, 본 발명은 그 요지를 일탈하지 않는 범위에서 다양하게 변경하여 실시할 수 있다.

Claims (5)

  1. 화학적기계연마를 이용한 절연막의 연마에서 발생된 마이크로 스크래치 (micro scratch)를 제거하기 위한 마이크로 스크래치 제거방법으로서,
    표면에 마이크로 스크래치가 발생된 절연막 상에 상기 마이크로 스크래치를 매립하도록 SOG막을 도포하는 제1단계;
    상기 도포된 SOG막을 경화시키는 제2단계; 및
    상기 경화된 SOG막을 상기 마이크로 스크래치 내에만 잔류되도록 에치백하는 제3단계;
    를 포함하는 것을 특징으로 하는 마이크로 스크래치 제거방법.
  2. 제 1 항에 있어서, 상기 절연막은 화학기상증착 방식으로 형성된 막인 것을 특징으로 하는 마이크로 스크래치 제거방법.
  3. 제 2 항에 있어서, 상기 절연막은 고밀도 플라즈마 화학기상증착 산화막인 것을 특징으로 하는 마이크로 스크래치 제거방법.
  4. 얕은 깊이의 트렌치가 구비된 반도체 기판을 제공하는 단계;
    상기 트렌치가 매립되도록 반도체 기판 상에 절연막을 증착하는 단계;
    상기 트렌치 내에만 절연막이 잔류되도록 화학적기계연마를 이용해서 상기 절연막을 연마하는 단계;
    상기 절연막의 연마시 발생된 마이크로 스크래치를 제거하기 위해 상기 연마된 절연막 상에 SOG막을 도포하는 단계;
    상기 도포된 SOG막을 경화시키는 단계; 및
    상기 경화된 SOG막을 마이크로 스크래치 내에만 잔류되도록 에치백하는 단계;
    를 포함하는 것을 특징으로 하는 소자분리막 형성방법.
  5. 제 4 항에 있어서, 상기 절연막은 고밀도 플라즈마 화학기상증착 산화막인 것을 특징으로 하는 소자분리막 형성방법.
KR1020000036505A 2000-06-29 2000-06-29 화학적기계연마에서 발생하는 절연막의 마이크로 스크래치제거방법 및 이를 이용한 소자분리막 형성방법 KR100650711B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020000036505A KR100650711B1 (ko) 2000-06-29 2000-06-29 화학적기계연마에서 발생하는 절연막의 마이크로 스크래치제거방법 및 이를 이용한 소자분리막 형성방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020000036505A KR100650711B1 (ko) 2000-06-29 2000-06-29 화학적기계연마에서 발생하는 절연막의 마이크로 스크래치제거방법 및 이를 이용한 소자분리막 형성방법

Publications (2)

Publication Number Publication Date
KR20020002068A KR20020002068A (ko) 2002-01-09
KR100650711B1 true KR100650711B1 (ko) 2006-11-27

Family

ID=19674840

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020000036505A KR100650711B1 (ko) 2000-06-29 2000-06-29 화학적기계연마에서 발생하는 절연막의 마이크로 스크래치제거방법 및 이를 이용한 소자분리막 형성방법

Country Status (1)

Country Link
KR (1) KR100650711B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20150206794A1 (en) * 2014-01-17 2015-07-23 Taiwan Semiconductor Manufacturing Company, Ltd. Method for Removing Micro Scratches In Chemical Mechanical Polishing Processes

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR950009951A (ko) * 1993-09-17 1995-04-26 가나이 스토무 반도체 집적회로장치의 제조방법
KR19980075804A (ko) * 1997-04-02 1998-11-16 윤종용 반도체 장치의 평탄화 방법

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR950009951A (ko) * 1993-09-17 1995-04-26 가나이 스토무 반도체 집적회로장치의 제조방법
KR19980075804A (ko) * 1997-04-02 1998-11-16 윤종용 반도체 장치의 평탄화 방법

Also Published As

Publication number Publication date
KR20020002068A (ko) 2002-01-09

Similar Documents

Publication Publication Date Title
US6048771A (en) Shallow trench isolation technique
US5981402A (en) Method of fabricating shallow trench isolation
KR100650711B1 (ko) 화학적기계연마에서 발생하는 절연막의 마이크로 스크래치제거방법 및 이를 이용한 소자분리막 형성방법
US20070264790A1 (en) Method of manufacturing semiconductor device
US6277751B1 (en) Method of planarization
KR100451518B1 (ko) 얕은 트렌치 소자분리 공정을 이용한 반도체 소자의소자분리방법
KR100618802B1 (ko) 세리아 슬러리를 사용하는 반도체 소자의 평탄화 방법
US20020063334A1 (en) Integrated circuit devices having a composite insulation layer and methods of manufacturing same
KR19980083713A (ko) 반도체 장치의 평탄화 방법
KR100874429B1 (ko) 반도체소자 제조시의 갭 매립방법
US20060148202A1 (en) Method for forming shallow trench isolation in semiconductor device
KR20020050762A (ko) 반도체장치의 소자격리방법
KR20090051894A (ko) 반도체 소자의 제조 방법
KR20000033701A (ko) 얕은 트랜치 아이소레이션(sti) 형성시 평탄화하는 공정을포함하는 반도체장치의 제조방법
KR100480625B1 (ko) 트렌치 소자분리막 형성방법 및 그 소자분리막을 구비하는반도체 소자
KR100500926B1 (ko) 반도체 소자의 소자분리막 형성방법
KR100396792B1 (ko) 반도체소자의 격리영역 화학기계적 연마방법
KR100478481B1 (ko) 반도체 소자의 평탄화 방법
KR100403197B1 (ko) 반도체 소자의 금속 배선 형성 방법
KR20040069769A (ko) 반도체 소자의 제조방법
KR20080062533A (ko) 반도체 소자의 소자분리막 형성방법
KR20020078430A (ko) 반도체 장치의 스핀-온-글라스 방식을 이용한 트렌치의 갭매립방법
KR100637095B1 (ko) 반도체 소자의 제조방법
JPH11145285A (ja) 配線形成方法
KR19980030769A (ko) 반도체 소자의 평탄화 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20101025

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee