KR100500926B1 - 반도체 소자의 소자분리막 형성방법 - Google Patents

반도체 소자의 소자분리막 형성방법 Download PDF

Info

Publication number
KR100500926B1
KR100500926B1 KR10-2003-0043077A KR20030043077A KR100500926B1 KR 100500926 B1 KR100500926 B1 KR 100500926B1 KR 20030043077 A KR20030043077 A KR 20030043077A KR 100500926 B1 KR100500926 B1 KR 100500926B1
Authority
KR
South Korea
Prior art keywords
etching
forming
trench
semiconductor device
hard mask
Prior art date
Application number
KR10-2003-0043077A
Other languages
English (en)
Other versions
KR20050002031A (ko
Inventor
선준협
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR10-2003-0043077A priority Critical patent/KR100500926B1/ko
Publication of KR20050002031A publication Critical patent/KR20050002031A/ko
Application granted granted Critical
Publication of KR100500926B1 publication Critical patent/KR100500926B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
    • H01L21/76232—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials of trenches having a shape other than rectangular or V-shape, e.g. rounded corners, oblique or rounded trench walls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30604—Chemical etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Element Separation (AREA)

Abstract

본 발명은 0.10㎛ 이하 기술의 고집적 소자에서 모트 발생을 최소화하면서 트렌치 내부의 산화막 매립특성을 향상시켜 소자 특성을 향상시킬 수 있는 반도체 소자의 소자분리막 형성방법을 제공한다.
본 발명은 반도체 기판 상에 패드 산화막과 패드 질화막을 순차적으로 증착하는 단계; 패드 질화막 상부에 포토레지스트 패턴을 형성하는 단계; 포토레지스트 패턴을 마스크로하여 기판의 일부가 노출되도록 패드 질화막과 패드 산화막을 식각하여 측부가 수직 프로파일을 가지는 하드 마스크를 형성하는 단계; 포토레지스트 패턴을 제거하는 단계; 하드 마스크를 이용하여 노출된 기판을 식각하여 소정 깊이의 트렌치를 형성하는 단계; 및 트렌치 표면을 소정 부분 식각하여 트렌치 최상부 코너에 라운드를 형성하는 단계를 포함하는 반도체 소자의 소자분리막 형성방법에 의해 달성될 수 있다.

Description

반도체 소자의 소자분리막 형성방법{METHOD OF FORMING ISOLATION LAYER FOR SEMICONDUCTOR DEVICE}
본 발명은 반도체 소자의 소자분리막 형성방법에 관한 것으로, 특히 에스티아이(STI; Shallow Trench Isolation) 공정을 적용한 반도체 소자의 소자분리막 형성방법에 관한 것이다.
반도체 소자의 고집적화에 따른 패턴의 미세화에 대응하기 위하여, 소자분리막을 STI 공정에 의해 형성하고 있다. 통상적으로, STI 공정은 질화막 등의 하드 마스크를 이용하여 기판에 얕은 깊이의 트렌치를 형성하고 이 트렌치에 산화막을 매립시킨 후 평탄화하는 과정으로 이루어진다.
최근에는 STI 공정 후 야기되는 모트(moat) 발생을 최소화하기 위하여, 질화막 식각시 CF4/CHF3 개스비를 변화시켜 질화막 식각부위에 폴리머(polymer)를 형성시켜 트렌치 형성을 위한 기판의 식각시 식각배리어로서 작용하도록 하여 트렌치 최상부 코너에 라운드(round)를 형성하고 있다.
그러나, 이러한 라운드 형성은 0.115㎛ 이상 기술의 소자에서는 적용이 가능하지만, 예컨대 0.10㎛ 이하 기술의 고집적 소자에서는 폴리머 형성에 의한 액티브 영역의 CD(Critical Dimension) 증가로 인하여 트렌치의 공간마진(space margin)이 감소하고 어스펙트비(aspect ratio)가 높아지기 때문에, 트렌치 내부에 산화막을 완전히 매립하기가 어려우므로 적용이 용이하지 못하다. 따라서, 모트 발생으로 인해 야기되는 소자 특성 저하 등의 문제를 해결하기가 어렵다.
본 발명은 상기와 같은 종래기술의 문제점을 해결하기 위하여 제안된 것으로, 0.10㎛ 이하 기술의 고집적 소자에서 모트 발생을 최소화하면서 트렌치 내부의 산화막 매립특성을 향상시켜 소자의 특성을 향상시킬 수 있는 반도체 소자의 소자분리막 형성방법을 제공하는데 그 목적이 있다.
상기의 기술적 과제를 달성하기 위한 본 발명의 일 측면에 따르면, 상기의 본 발명의 목적은 반도체 기판 상에 패드 산화막과 패드 질화막을 순차적으로 증착하는 단계; 패드 질화막 상부에 포토레지스트 패턴을 형성하는 단계; 포토레지스트 패턴을 마스크로하여 기판의 일부가 노출되도록 패드 질화막과 패드 산화막을 식각하여 측부가 수직 프로파일을 가지는 하드 마스크를 형성하는 단계; 포토레지스트 패턴을 제거하는 단계; 하드 마스크를 이용하여 노출된 기판을 식각하여 소정 깊이의 트렌치를 형성하는 단계; 트렌치 표면을 소정 부분 식각하여 트렌치 최상부 코너에 라운드를 형성하는 단계; 및 트렌치 및 하드 마스크 표면에 월산화막을 형성하는 단계를 포함하는 반도체 소자의 소자분리막 형성방법에 의해 달성될 수 있다.
바람직하게, 하드 마스크를 형성하는 단계에서, 식각은 CF4/CHF3의 혼합개스를 이용한 건식식각으로 수행하는데, 이때 CF4/CHF3 개스비가 1이 넘도록 조절한다.
또한, 라운드를 형성하는 단계에서, 식각은 HNO3/HF의 혼합용액을 이용한 습식식각으로 수행하는데, 이때 HF 농도는 0.1 내지 1%로 유지한다.
또한, 습식식각시 HNO3/HF의 혼합용액에 DI 워터를 첨가할 수도 있는데, 이때 DI 워터의 농도는 10 내지 60% 정도로 조절한다.
이하, 본 발명이 속한 기술분야에서 통상의 지식을 가진 자가 본 발명을 보다 용이하게 실시할 수 있도록 하기 위하여 본 발명의 바람직한 실시예를 소개하기로 한다.
도 1a 내지 도 1d는 본 발명의 실시예에 따른 반도체 소자의 소자분리막 형성방법을 설명하기 위한 단면도이다.
도 1a를 참조하면, 실리콘과 같은 반도체 기판(10) 상에 패드 산화막(11)과 패드 질화막(12)을 순차적으로 증착하고, 패드 질화막(12) 상부에 유기-저부ARC(Organic Bottom Anti Reflective Coating; O-BARC)막(13)을 형성한다. 여기서, 패드 질화막(12)은 식각 및 평탄화시 배리어로서 충분히 작용하도록 약 1000Å 이상의 두께로 증착한다. 그 다음, O-BARC막(13) 상부에 ISO 마스크를 이용한 포토리소그라피 공정에 의해 포토레지스트 패턴(14)을 형성한다.
도 1b를 참조하면, 포토레지스트 패턴(14)을 마스크로하여 기판(10)의 일부가 노출되도록 O-BARC막(13), 패드 질화막(12) 및 패드 산화막(11)을 건식식각에 의해 식각하여 패드 질화막(12)/패드 산화막(11)으로 이루어진 하드 마스크(100)를 형성하고, 공지된 방법에 의해 포토레지스트 패턴(14)과 O-BARC막(13)을 제거한다. 바람직하게, 건식식각은 종래와 마찬가지로 식각개스로서 CF4/CHF3의 혼합개스를 사용하되 폴리머를 형성시키는 CHF3 개스의 플로우속도(flow rate)를 낮추거나 CF4 개스의 플로우 속도를 증가시켜 CF4/CHF3 개스비가 1이 넘도록 하여 수행함으로써 폴리머 발생을 최소화하여 하드 마스크(100) 측부가 수직 프로파일(vertical profile)을 갖도록 한다. 그 다음, 하드 마스크(100)를 이용하여 노출된 기판(10)을 식각하여 소정 깊이의 트렌치(15)를 형성한다. 즉, 폴리머 발생을 최소화하는 조건으로 식각을 수행하고 포토레지스트 패턴(14) 및 O-BARC막(13)의 제거 후 트렌치(15)를 형성하기 때문에 트렌치(15)의 공간마진을 충분히 확보하면서 어스펙트비 증가를 방지할 수 있게 된다.
도 1c를 참조하면, 질화막 및 산화막으로 이루어진 하드 마스크(100)에 비해 실리콘으로 이루어진 기판(10)에 대하여 높은 식각율을 가지는 식각액, 바람직하게 HNO3/HF의 혼합용액을 이용한 습식식각으로 트렌치(15) 표면을 소정 부분 식각하여 트렌치(15) 최상부 코너에 라운드(200)를 형성하여 이후 모트 발생을 최소화한다. 바람직하게, 습식식각은 웨이퍼(기판)의 균일도(uniformity) 향상을 위하여 스핀형(spin type) 습식 스테이션(station)을 사용하거나 트렌치(15) 측벽의 기판(10) 식각을 용이하게 하도록 딥(dip) 방식의 습식 스테이션을 사용하여 수행한다. 또한, HNO3/HF의 혼합용액의 HF 농도를 0.1 내지 1%의 저농도로 유지하여 트렌치(15) 표면이 약 50 내지 100Å 정도 제거되도록 한다. 또한, HNO3/HF의 혼합용액에 DI(deionized) 워터(water)를 첨가하여 희석시켜 라운드 정도 및 식각율을 제어할 수도 있는데, 이때 DI 워터의 농도는 10 내지 60% 정도로 조절하는 것이 바람직하다.
그 다음, 도 1d에 도시된 바와 같이, 월산화(wall oxidation) 공정을 수행하여 트렌치(15) 및 하드 마스크(100) 표면에 50 내지 100Å 두께의 월산화막(16)을 형성한다. 상기 HNO3/HF의 혼합용액을 이용한 습식식각은 기판(10) 표면의 산화와 제거를 반복하기 때문에, 통상의 식각 손상(damage) 제거를 위하여 트렌치(15) 형성 후 수행되는 월희생산화(wall sacrificial oxidation) 공정과 월산화막 공정전 수행되는 사전세정(pre-cleaning) 공정 등을 생략하고 바로 월산화막(16)을 형성하는 것이 가능하다. 그 후, 도시되지는 않았지만, 트렌치(15)에 매립되도록 매립용 산화막을 증착하고 화학기계연마(Chemical Mechnaicl Polishing; CMP) 공정에 의해 평탄화를 수행하여 소자분리막을 형성한다.
상기 실시예에 의하면, 하드 마스크인 질화막 식각시 폴리머 발생이 최소화되도록 식각개스비를 조절하고 트렌치 형성을 포토레지스트 패턴 제거 후에 수행함에 따라 트렌치의 공간마진을 충분히 확보하면서 어스펙트비를 증가를 방지할 수 있으므로 후속 트렌치 내부로의 산화막 매립시 우수한 매립 특성을 얻을 수 있게 된다. 또한, 트렌치 형성 후 습식식각에 의해 트렌치 최상부 코너에 라운드를 형성함에 따라 STI 공정 후의 모트 발생을 최소화할 수 있으므로, 모트로 인해 야기되는 문턱전압(Threshold Voltage; Vth) 등의 소자 특성 저하를 방지할 수 있게 된다.
이상에서 설명한 본 발명은 전술한 실시예 및 첨부된 도면에 의해 한정되는 것이 아니고, 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경이 가능하다는 것이 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 있어 명백할 것이다.
전술한 본 발명은 0.10㎛ 이하 기술의 고집적 소자에서 STI 공정에 의한 소자분리막 형성시 모트 발생을 최소화할 수 있을 뿐만 아니라 트렌치 내부의 산화막 매립특성을 향상시킬 수 있으므로 소자 특성을 향상시킬 수 있다.
도 1a 내지 도 1d는 본 발명의 실시예에 따른 반도체 소자의 소자분리막 형성방법을 위하 단면도.
※도면의 주요부분에 대한 부호의 설명
10 : 반도체 기판 11 : 패드 산화막
12 : 패드 질화막 13 : O-BARC막
14 : 포토레지스트 패턴 15 : 트렌치
16 : 월산화막

Claims (10)

  1. 반도체 기판 상에 패드 산화막과 패드 질화막을 순차적으로 증착하는 단계;
    상기 패드 질화막 상부에 포토레지스트 패턴을 형성하는 단계;
    상기 포토레지스트 패턴을 마스크로하여 상기 기판의 일부가 노출되도록 상기 패드 질화막과 패드 산화막을 식각하여 측부가 수직 프로파일을 가지는 하드 마스크를 형성하는 단계;
    상기 포토레지스트 패턴을 제거하는 단계;
    상기 하드 마스크를 이용하여 상기 노출된 기판을 식각하여 소정 깊이의 트렌치를 형성하는 단계; 및
    상기 트렌치 표면을 소정 부분 식각하여 상기 트렌치 최상부 코너에 라운드를 형성하는 단계를 포함하는 반도체 소자의 소자분리막 형성방법.
  2. 제 1 항에 있어서,
    상기 라운드를 형성하는 단계 이후에 상기 트렌치 및 하드 마스크 표면에 월산화막을 형성하는 단계를 더 포함하는 반도체 소자의 소자분리막 형성방법.
  3. 제 1 항에 있어서,
    상기 하드 마스크를 형성하는 단계에서, 상기 식각은 CF4/CHF3의 혼합개스를 이용한 건식식각으로 수행하는 것을 특징으로 하는 반도체 소자의 소자분리막 형성방법.
  4. 제 3 항에 있어서,
    상기 식각시 CF4/CHF3 개스비가 1이 넘도록 조절하는 것을 특징으로 하는 반도체 소자의 소자분리막 형성방법.
  5. 제 1 항 또는 제 2 항에 있어서,
    상기 라운드를 형성하는 단계에서, 상기 식각은 HNO3/HF의 혼합용액을 이용한 습식식각으로 수행하는 것을 특징으로 하는 반도체 소자의 소자분리막 형성방법.
  6. 제 5 항에 있어서,
    상기 HF 농도는 0.1 내지 1%로 유지하는 것을 특징으로 하는 반도체 소자의 소자분리막 형성방법.
  7. 제 6 항에 있어서,
    상기 습식식각시 트렌치 표면을 50 내지 100Å 정도 식각하는 것을 특징으로 하는 반도체 소자의 소자분리막 형성방법.
  8. 제 5 항에 있어서,
    상기 습식식각은 스핀형 습식 스테이션이나 딥 방식의 습식 스테이션을 사용하여 수행하는 것을 특징으로 하는 반도체 소자의 소자분리막 형성방법.
  9. 제 5 항에 있어서,
    상기 습식식각시 HNO3/HF의 혼합용액에 DI 워터를 첨가하는 것을 특징으로 하는 반도체 소자의 소자분리막 형성방법.
  10. 제 9 항에 있어서,
    상기 DI 워터의 농도는 10 내지 60% 정도로 조절하는 것을 특징으로 하는 반도체 소자의 소자분리막 형성방법.
KR10-2003-0043077A 2003-06-30 2003-06-30 반도체 소자의 소자분리막 형성방법 KR100500926B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR10-2003-0043077A KR100500926B1 (ko) 2003-06-30 2003-06-30 반도체 소자의 소자분리막 형성방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-2003-0043077A KR100500926B1 (ko) 2003-06-30 2003-06-30 반도체 소자의 소자분리막 형성방법

Publications (2)

Publication Number Publication Date
KR20050002031A KR20050002031A (ko) 2005-01-07
KR100500926B1 true KR100500926B1 (ko) 2005-07-14

Family

ID=37217595

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2003-0043077A KR100500926B1 (ko) 2003-06-30 2003-06-30 반도체 소자의 소자분리막 형성방법

Country Status (1)

Country Link
KR (1) KR100500926B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20170036905A (ko) 2015-09-24 2017-04-04 신재철 친환경 무지개색 식생방음패널

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20170036905A (ko) 2015-09-24 2017-04-04 신재철 친환경 무지개색 식생방음패널

Also Published As

Publication number Publication date
KR20050002031A (ko) 2005-01-07

Similar Documents

Publication Publication Date Title
US6326283B1 (en) Trench-diffusion corner rounding in a shallow-trench (STI) process
KR100518587B1 (ko) 얕은 트렌치 소자 분리 구조의 제조 방법 및 얕은 트렌치소자 분리 구조를 포함하는 미세 전자 소자
KR100500926B1 (ko) 반도체 소자의 소자분리막 형성방법
KR100451518B1 (ko) 얕은 트렌치 소자분리 공정을 이용한 반도체 소자의소자분리방법
KR20060002138A (ko) 반도체 소자의 제조방법
KR20050028618A (ko) 반도체 소자의 소자분리막 형성방법
KR100861290B1 (ko) 반도체 소자의 소자분리막 형성방법
KR20090051894A (ko) 반도체 소자의 제조 방법
KR100557962B1 (ko) 반도체소자의 소자분리막 형성방법
KR20050012584A (ko) 반도체 소자의 소자분리막 형성방법
KR100561524B1 (ko) 소자 분리막 형성 방법
KR20040004988A (ko) 반도체 소자의 소자분리막 형성방법
KR100984854B1 (ko) 반도체 소자의 소자분리막 형성방법
KR100499409B1 (ko) 반도체소자의 소자분리막 형성방법
KR100800106B1 (ko) 반도체 소자의 트렌치 절연막 형성 방법
KR100632053B1 (ko) 반도체 장치의 소자 분리막의 제조 방법
KR20040105980A (ko) 반도체 소자의 얕은 트랜치 소자분리막 형성방법
KR20080001340A (ko) 반도체 소자의 소자분리막 형성방법
KR20040060219A (ko) 반도체소자의 제조방법
KR20050059703A (ko) 반도체 소자의 소자분리막 형성방법
KR20030008053A (ko) 반도체 소자의 소자분리막 형성방법
KR20050012652A (ko) 반도체 소자의 소자분리막 형성방법
KR20070010532A (ko) 반도체 소자의 제조방법
KR20060020378A (ko) 반도체 소자의 소자 분리막 형성방법
KR20030000358A (ko) 반도체 소자의 소자분리막 형성방법

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20100624

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee