KR100518587B1 - 얕은 트렌치 소자 분리 구조의 제조 방법 및 얕은 트렌치소자 분리 구조를 포함하는 미세 전자 소자 - Google Patents

얕은 트렌치 소자 분리 구조의 제조 방법 및 얕은 트렌치소자 분리 구조를 포함하는 미세 전자 소자 Download PDF

Info

Publication number
KR100518587B1
KR100518587B1 KR10-2003-0052399A KR20030052399A KR100518587B1 KR 100518587 B1 KR100518587 B1 KR 100518587B1 KR 20030052399 A KR20030052399 A KR 20030052399A KR 100518587 B1 KR100518587 B1 KR 100518587B1
Authority
KR
South Korea
Prior art keywords
shallow trench
trench isolation
filler
film
aspect ratio
Prior art date
Application number
KR10-2003-0052399A
Other languages
English (en)
Other versions
KR20050013824A (ko
Inventor
윤병문
이미진
고용선
황인석
이원준
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR10-2003-0052399A priority Critical patent/KR100518587B1/ko
Priority to US10/862,336 priority patent/US20050023634A1/en
Publication of KR20050013824A publication Critical patent/KR20050013824A/ko
Application granted granted Critical
Publication of KR100518587B1 publication Critical patent/KR100518587B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/763—Polycrystalline semiconductor regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Element Separation (AREA)

Abstract

고 어스펙트 비의 얕은 트렌치 소자 분리 구조를 보이드 없이 제조하는 방법이 제공된다. 얕은 트렌치 소자 분리 영역을 갭 필 능력이 우수한 불순물이 도핑되지 않은 폴리실리콘으로 일부 충진시켜 얕은 트렌치 소자 분리 영역의 어스펙트 비를 낮춘 후 치밀한 절연막으로 얕은 트렌치 소자 분리 영역의 나머지 영역을 충진하여 얕은 트렌치 소자 분리 구조를 완성한다.

Description

얕은 트렌치 소자 분리 구조의 제조 방법 및 얕은 트렌치 소자 분리 구조를 포함하는 미세 전자 소자{Fabrication Method for shallow trench isolation structure and microelectronic device having the same structure}
본 발명은 미세 전자 소자(microelectronic device)의 얕은 트렌치 소자 분리 (STI) 구조의 제조 방법에 관한 것으로, 특히 보이드 발생 없이 갭 필(gap fill) 특성이 향상된 STI 구조의 제조 방법에 관한 것이다.
미세 전자 소자의 고성능화 및 고집적화를 위해서는 패턴의 미세화(scale down)가 필수적이다. 그러나 패턴이 미세화될수록 STI의 어스펙트 비가 증가하게 되어 STI 내부 갭(gap)을 보이드(void) 발생 없이 충진(fill)하는 것이 선결과제로 대두되고 있다.
어스펙트 비를 감소시키기 위하여 STI의 깊이를 감소시키면 충분한 소자 분리가 이루어지지 못한다. 반면, STI의 깊이를 소자 분리에 충분할 정도로 깊게 하면 STI 갭 충진시 보이드가 발생하여 소자 분리 구조 특성 열화의 원인이 될 뿐만 아니라 후속 패터닝 공정에서 게이트 브릿지(bridge)를 유발해서 브릿지에 의한 국부적인 행 불량(local row fail)의 원인이 된다.
보이드 없이 STI 갭 충진을 하기 위한 종래 기술이 미국 특허 제6,214,698호에 개시되어 있다.
미국 특허 제6,214,698호는 STI를 붕소가 도우프된 산화막으로 충진한 후 리플로우시켜 보이드가 없는 STI 구조를 형성하는 방법을 개시하고 있다. 상기 미국 특허의 경우에는 STI 폭이 0.2㎛ 이하이고 어스펙트 비가 큰 STI를 보이드 없이 완전히 충진시키는데는 무리가 있다.
본 발명이 이루고자 하는 기술적 과제는 고 어스펙트 비의 얕은 트렌치 소자 분리 구조를 보이드 없이 제조하는 방법을 제공하고자 하는 것이다.
본 발명이 이루고자 하는 또 다른 기술적 과제는 신뢰도가 향상된 고 어스펙트 비의 얕은 트렌치 소자 분리 영역을 포함하는 미세 전자 소자를 제공하고자 하는 것이다.
상기 기술적 과제를 달성하기 위한 본 발명의 실시예들에 따른 얕은 트렌치 소자 분리 구조의 제조 방법은 (a)기판의 소정 영역을 식각하여 제1 어스펙트 비의 얕은 트렌치 소자 분리 영역을 형성하는 단계, (b)상기 얕은 트렌치 소자 분리 영역을 불순물이 도핑되지 않은 폴리실리콘막으로 충진하는 단계, (c)상기 폴리실리콘막을 희석 암모니아수를 사용하는 습식 에치백 공정에 의해 선택적으로 제거하여 상기 얕은 트렌치 소자 분리 영역을 일부 충진하는 제1 충진재를 형성함으로써 충진되지 않고 잔류하는 얕은 트렌치 소자 분리 영역이 상기 제1 어스펙트 비보다 작은 제2 어스펙트 비를 가지도록 하는 단계, 및 (d)상기 잔류하는 얕은 트렌치 소자 분리 영역을 제2 충진재로 완전히 채워서 얕은 트렌치 소자 분리 구조를 완성하는 단계를 포함한다.
상기 다른 기술적 과제를 달성하기 위한 본 발명의 실시예들에 따른 얕은 트렌치 소자 분리 구조는 기판 내에 제1 어스펙트 비로 형성된 얕은 트렌치 소자 분리 영역, 상기 얕은 트렌치 소자 분리 영역의 일부를 채우며 불순물이 도핑되지 않은 폴리실리콘막으로 이루어진 제1 충진재, 및 상기 제1 충진재에 의해 상기 제1 어스펙트 비보다 작은 제2 어스펙트 비를 가지는 상기 얕은 트렌치 소자 분리 영역의 나머지 영역을 채우는 제2 충진재를 포함한다.
기타 실시예들의 구체적인 사항들은 상세한 설명 및 도면들에 포함되어 있다.
따라서, 본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시예들은 본 발명의 개시가 완전하도록 하며, 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다. 명세서 전체에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다.
본 발명의 실시예들에서는 얕은 트렌치 소자 분리 영역을 스텝 커버리지가 우수한 불순물이 도핑되지 않은 폴리실리콘으로 채움으로써 보이드의 발생을 원천적으로 방지할 것이다. 또, 희석 암모니아수를 사용한 고온 습식 에치 백 공정으로 불순물이 도핑되지 않은 폴리실리콘만을 선택적으로 제거함으로써 얕은 트렌치 소자 분리 영역의 어스펙트 비를 낮출 뿐만 아니라 습식 에치 백 공정에 노출된 패드 산화막 또는 산화막이 식각되어 보이드 발생원이 되는 것을 효과적으로 차단할 것이다.
본 발명의 얕은 트렌치 소자 분리(STI) 구조의 제조 방법이 적용되는 소자는 고집적회로 반도체 소자, 프로세서, MEM's(Micro Electro Mechanical) 소자, 광전자(optoelectronic) 소자, 디스플레이 소자(display device) 등의 미세 전자 소자이다.
이하 실시예들에서는 STI 폭이 0.2㎛ 이하인 256 메가 비트 DRAM을 예로 들어 설명한다.
도 1 내지 도 8은 본 발명의 제1 실시예에 따른 STI 구조의 제조 방법을 나타내는 단면도들이다.
도 1을 참조하면, 집적 회로 기판(100), 예컨대 실리콘 기판 상에 패드 산화막(104)과 하드 마스크용 질화막(108)을 순차적으로 형성한다. 이어서 질화막(108) 상에 유기 ARC(Anti Reflection Coating)(미도시) 및 포토레지스트(112)를 도포한다. 패드 산화막(104)은 기판(100)과 질화막(108) 사이의 응력(stress)을 감소시키기 위해 형성하는 것으로, 20 내지 200Å 두께로 바람직하기로는 약 100Å 정도 두께로 형성한다. 질화막(108)은 STI 영역 형성을 위한 식각시 하드 마스크로 쓰이는 것으로, 실리콘 질화물을 500 내지 2000Å 두께로 바람직하기로는 800 내지 850Å 두께로 증착하여 형성한다. 증착방법은 통상적인 방법, 예컨대 CVD(Chemical Vapor Deposition), SACVD(Sub-Atmospheric CVD), LPCVD(Low Pressure CVD) 또는 PECVD(Plasma Enhanced CVD)에 의할 수 있다.
도 2를 참조하면, 활성 영역을 정의하는 포토레지스트 패턴(112a)을 형성한다. 이후, 포토레지스트 패턴(112a)을 마스크로 하여 건식 식각 방법으로 질화막(108)과 패드 산화막(104)를 식각하여 질화막 패턴(108a)과 패드 산화막 패턴(104a)으로 이루어진 패드 마스크(110a)를 형성한다. 질화막(108)을 식각할 때에는 불화 탄소계 가스를 사용한다. 예를 들면, CxFy계, CaHbFc계 가스, 예를 들면 CF4, CHF3, C2F6, C4F8, CH2F2, CH3F, CH4, C2H2, C4F6등과 같은 가스 또는 이들의 혼합가스를 사용한다. 이 때, 분위기 가스로는 Ar 가스를 사용할 수 있다.
도 3을 참조하면, 포토레지스트 패턴(112a)을 제거한 다음, 패드 마스크(110a)를 식각 마스크로 사용하여 노출된 기판(100)을 이방성 건식 식각하여 활성 영역을 한정하는 얕은 트렌치 소자 분리 영역(STI)(116)을 형성한다. 포토레지스트 패턴(112a)은 통상적인 방법, 예컨대 산소 플라즈마를 사용하여 에슁(ashing)한 다음 유기 스트립으로 제거할 수 있다. 고집적화를 위해선 STI(116)의 폭(w)은 0.2m 이하로 형성한다. 이 때, STI(116)의 깊이(d)는 소자 분리에 충분한 깊이로 형성한다.
도 4를 참조하면, STI(116)가 형성된 결과물 전면에 실리콘 산화막(120)을 형성한다. 산화막(120)은 STI(116) 형성을 위한 식각 공정시 발생한 손상을 치유하기 위해 STI(116)의 내측벽 및 바닥에 형성한다. 산화막(120)은 열산화막 또는 CVD 산화막으로 형성하고, 20 내지 200Å 두께로 형성한다.
이어서, 산화막(120)이 형성된 STI(116) 내부를 제1 충진막(140)으로 충진한다. 제1 충진막(140)으로 갭 충진 특성이 우수한 불순물이 도핑되지 않은 폴리실리콘(undoped polysilicon)막을 사용하여 보이드의 형성을 원천적으로 방지하는 것이 바람직하다. 불순물이 도핑되지 않은 폴리실리콘막은 LPCVD 법으로 형성하는 것이 바람직하다. LPCVD 법에 따르면 펌프를 사용하여 공정 압력을 수 Torr 정도로 낮추기 때문에 반응 소오스 가스의 확산 속도가 현저히 빨라진다. 따라서 반응 소오스 가스가 기판(100) 표면으로 빠르게 전달될 수 있다. 표면에서의 반응 속도가 반응 소오스 가스의 유입 속도를 미처 따라가지 못할 경우, 전체 반응 속도는 표면 반응 속도에 의해 결정된다. 따라서, 단차 피복성(step coverage)이 뛰어나서 갭 필 특성이 우수한 막을 형성할 수가 있다. 600 내지 700C, 바람직하기로는 600 내지 650C 의 온도, 0.1 내지 1.0 Torr의 압력에서, SiH4 가스를 열분해함으로써 불순물이 도핑되지 않은 폴리실리콘막으로 이루어진 제1 충진막(140)을 형성한다.
도 5를 참조하면, 제1 충진막(140)을 선택적으로 제거하여 STI(116)의 일부를 충진하는 제1 충진재(1st filler)(140a)를 형성한다. 제1 충진재(140a)에 의해 잔류 STI(116’)의 어스펙트 비가 원 STI(116)의 어스펙트 비보다 낮아진다. 제2 충진재가 잔류 STI(116’)를 보이드 발생없이 완전히 매립할 수 있는 어스펙트 비가 되도록 불순물이 도핑되지 않은 폴리실리콘막(140)을 제거한다. 제2 충진재로 HDP(High Density Plasma) 산화막을 사용할 경우에는 잔류 STI(116’)의 어스펙트 비는 3.0 이하가 되도록 하는 것이 바람직하다.
제1 충진막(140)의 제거는 습식 에치 백에 의해 진행한다. 습식 에치 백은 습식 에치 백에 노출되는 주변막 (예: 패드 산화막 패턴(104a), 산화막(120), 질화막 패턴(108a))에 대한 식각 선택비가 큰 식각액을 사용하여 주변막의 프로파일이 손상되지 않도록 한다. 특히, 패드 산화막 패턴(104a) 및/또는 산화막(120)이 식각되어 측면 보이드가 형성되는 것을 방지하는 것이 중요하다. 따라서, 제1 충진막(140)만 선택적으로 제거할 수 있는 식각액을 사용한다. 탈이온수:암모니아의 비가 5:1 내지 100:1 인 희석 암모니아수, 바람직하기로는 10:1 희석 암모니아수가 상기 조건에 적합하다. 습식 에치 백 공정은 60 내지 90 C, 바람직하기로는 80C 의 고온에서 진행한다. 패드 산화막 패턴(104a) 또는 산화막(120): 도핑되지 않은 폴리실리콘막의 식각비가 1: 50 이상이 되도록 하여 진행한다. 10:1 희석 암모니아수를 80C 에서 처리할 경우 산화막:질화막:도핑되지 않은 폴리실리콘막의 식각비가 1:1:200 이 된다.
도 6을 참고하면, 제2 충진막(150)으로 잔류 STI(116’)를 매립한다. 제2 충진막(150)으로 USG막, HDP 산화막, PECVD법을 이용하여 형성한 TEOS막, PECVD법을 이용하여 형성한 산화막 및 이들의 조합으로 이루어지는 군에서 선택된 절연막이 사용될 수 있다. 이 중, 막질이 치밀한 HDP 산화막이 잔류 STI(116’) 매립에 가장 적합하다. HDP CVD 공정은 CVD와 스퍼터링 방식에 의한 식각 방법이 결합된 기술로써, 물질막을 증착하기 위한 증착가스만이 챔버 내로 공급되는 것이 아니라, 증착되는 물질막을 스퍼터링 방식으로 식각할 수 있는 스퍼터링 가스도 챔버 내로 공급된다. 따라서, SiH4와 O2가 증착가스로써 챔버 내에 공급되고, 불활성 가스(예컨대, Ar 가스)가 스퍼터링 가스로써 챔버 내로 공급된다. 공급된 증착가스와 스퍼터링 가스의 일부는 고주파 전력에 의하여 챔버 내에 유발된 플라즈마에 의하여 이온화된다. 한편, 기판이 로딩된 챔버 내의 웨이퍼척(예컨대, 정전척)에는 바이어스된 고주파 전력이 인가되기 때문에, 이온화된 증착가스 및 스퍼터링 가스는 기판의 표면으로 가속된다. 가속된 증착가스 이온은 실리콘 산화막을 형성하고, 가속된 스퍼터링 가스이온은 증착된 실리콘 산화막을 스퍼터링한다. 이러한 방식에 의하여 증착되기 때문에 제2 충진막(150)으로 HDP 산화막을 형성하면 막질이 치밀하고 갭 필 특성이 좋으며 상부 표면이 도시한 바와 같은 모양이 된다.
도 7을 참조하면, 제2 충진막(150)을 패드 마스크(110a)의 상부 표면과 실질적으로 동일한 레벨로 평탄화한다. 평탄화는 CMP(Chemical Mechanical Polishing) 또는 에치백으로 진행할 수 있다. 평탄화 공정에서는 질화막 패턴(108a)을 평탄화 정지막으로 사용한다. 예를 들어, CMP를 사용하여 HDP 산화막(150)을 평탄화할 경우, 질화막 패턴(108a)은 CMP 스토퍼로 기능한다. CMP에서 사용되는 슬러리는 질화막 패턴(108a)보다 HDP 산화막(150)을 보다 빨리 식각할 수 있는 것을 선택하는 것이 바람직하다. 따라서, 세리아 계열의 연마제를 포함하는 슬러리를 사용할 수 있다.
도 8을 참조하면, 패드 마스크(110a)를 제거하여 제1 충진재(140a)와 제2 충진재(150a)로 충진된 STI 구조(160)를 완성한다. 패드 마스크(110a) 중 질화막 패턴(108a)은 인산을 적용하여 제거하고, 패드 산화막 패턴(104a)은 희석된 HF 또는 NH4F, HF 및 탈이이온수의 혼합액인 BOE(Buffered Oxide Etchant)를 이용하여 제거한다.
이후, 통상의 제조 공정을 사용하여 STI 구조(160)이 완성된 기판(100)의 활성 영역에 트랜지스터 등의 능동 소자와 커패시터 등의 수동 소자를 형성하여 반도체 소자를 완성한다.
도 9 및 도 10은 본 발명의 제2 실시예에 따른 STI 구조의 제조방법을 설명하기 위한 단면도들이다. 제1 실시예에서 언급한 구성요소와 동일한 기능을 가지는 구성요소에 대해서는 동일한 참조번호를 병기하였고 이들에 대한 자세한 설명은 생략한다.
도 9를 참조하면, 제1 실시예에서 도 1 내지 도 4을 참조하여 설명한 STI(116) 측벽에 산화막(120)을 형성하는 단계까지 진행한다. 산화막(120)이 형성된 결과물 상에 질화막(130)을 형성한다. 상기 질화막(130)은 STI(116) 측벽을 따라 정합적으로 형성된 라이너의 형태로 형성하는 것이 바람직하다. 질화막(130)은 후속의 공정에서 상기 산화막(120)이 더이상 산화되지 않도록 하고, 최종적으로 형성된 STI 구조(도 10의 160)의 절연 특성을 강화시킨다. 질화막(130)은 50Å ~ 300Å의 두께로 형성할 수 있다.
선택적으로 질화막(130) 위에 캡핑막(미도시)를 더 형성할 수도 있다. 캡핑막 은 질화막(130)이 후속 공정에서 손상되는 것을 방지하기 위하여 형성하는 것으로 MTO(middle temperature oxide)로 형성하는 것이 바람직하다.
질화막(130)이 형성된 STI(116)에 제1 충진막(140)을 형성하는 공정 및 이를 선택적으로 제거하여 제1 충진재(140a)를 형성하는 공정은 도 4 내지 도 5를 참조하여 설명한 공정에 따라 진행한다. 제1 충진막(140) 제거 공정시 패드 산화막 패턴(104a) 및 질화막 패턴(108a) 뿐만 아니라 질화막 라이너(130)의 프로파일은 손상시키지 않고 제1 충진막(140)만 선택적으로 제거할 수 있도록 한다.
도 10을 참조하면, 제1 충진재(140a)에 의해 노출된 질화막(130)을 인산을 적용하여 제거하여 질화막(130a)과 제1 충진재(140a)가 실질적으로 평행한 상면을 구비하도록 한다. 이어서, 제2 충진막(150)으로 잔류 STI(116’)를 매립한다. 제2 충진막(150) 형성 전에 노출된 질화막(130)을 제거하는 것은 평탄화 후에 후속 질화막 패턴(108a)을 인산으로 제거하는 공정 시 질화막(130)이 일부 제거되어 움푹 파인 곳(dent)이 형성되어 소자의 불량을 유발하는 것을 방지하기 위한 것이다.
나머지, 제2 충진막(150)을 평탄화하고, 패드 마스크(110a)를 제거하는 공정은 도 6 내지 도 8을 참조하여 설명한 공정에 따라 진행하여 STI 구조(160)를 완성한다.
본 발명에 따른 STI 구조의 제조 방법을 적용하면, STI 구조의 폭이 감소하더라도 STI 구조를 보이드 없이 소자 분리에 충분한 깊이로 형성할 수 있다. 따라서, 소자 분리 특성이 향상된 STI 구조를 제공할 수 있다.
도면 및 실시예에는, 본 발명의 전형적인 바람직한 실시예가 개시되었으며, 비록 특정한 용어를 사용하였지만, 이것들은 단지 일반적이고 묘사적인 의미로 사용된 것이지 후술되는 청구항에 의하여 정해지는 본 발명의 사상을 제한하기 위하여 사용된 것은 아니다.
도 1 내지 도 8은 본 발명의 제1 실시예에 따른 얕은 트렌치 소자 분리 구조의 제조 방법을 설명하기 위한 단면도들이다.
도 9 내지 도 10은 본 발명의 제2 실시예에 따른 얕은 트렌치 소자 분리 구조의 제조 방법을 설명하기 위한 단면도들이다.

Claims (17)

  1. (a)기판의 소정 영역을 식각하여 제1 어스펙트 비의 얕은 트렌치 소자 분리 영역을 형성하는 단계;
    (b)상기 얕은 트렌치 소자 분리 영역을 불순물이 도핑되지 않은 폴리실리콘막으로 충진하는 단계;
    (c)상기 폴리실리콘막을 실리콘산화막에 대하여 식각선택비가 1:50인 희석 암모니아수를 사용하는 습식 에치백 공정에 의해 선택적으로 제거하여 상기 얕은 트렌치 소자 분리 영역을 일부 충진하는 제1 충진재를 형성함으로써 충진되지 않고 잔류하는 얕은 트렌치 소자 분리 영역이 상기 제1 어스펙트 비보다 작은 제2 어스펙트 비를 가지도록 하는 단계; 및
    (d)상기 잔류하는 얕은 트렌치 소자 분리 영역을 제2 충진재로 완전히 채워서 얕은 트렌치 소자 분리 구조를 완성하는 단계를 포함하는 것을 특징으로 하는 얕은 트렌치 소자 분리 구조의 제조 방법.
  2. 제1 항에 있어서, 상기 (a) 단계는
    상기 기판 위에 패드 산화막 패턴과 질화막 패턴이 적층된 패드 마스크를 형성하는 단계; 및
    상기 패드 마스크를 식각마스크로 사용하여 상기 기판을 식각하여 상기 제1 어스펙트 비의 얕은 트렌치 소자 분리 영역을 형성하는 단계를 포함하는 것을 특징으로 하는 얕은 트렌치 소자 분리 구조의 제조 방법.
  3. 제1 항에 있어서, 상기 (b) 단계 전에,
    상기 얕은 트렌치 소자 분리 영역의 내측벽 및 바닥에 산화막을 형성하는 단계를 더 포함하는 것을 특징으로 하는 얕은 트렌치 소자 분리 구조의 제조 방법.
  4. 제1 항에 있어서, 상기 (b) 단계 전에,
    상기 얕은 트렌치 소자 분리 영역의 내측벽 및 바닥에 산화막을 형성하는 단계; 및
    상기 산화막이 형성된 결과물 전면에 질화막을 형성하는 단계를 더 포함하고,
    상기 (d) 단계 전에, 상기 제1 충진재에 의해 노출된 상기 질화막을 제거하는 단계를 더 포함하는 것을 특징으로 하는 얕은 트렌치 소자 분리 구조의 제조 방법.
  5. 제1 항에 있어서, 상기 (b) 단계는 LPCVD 법에 의해 상기 폴리실리콘막을 형성함으로써 진행하는 것을 특징으로 하는 얕은 트렌치 소자 분리 구조의 제조 방법.
  6. 제1 항 내지 제 4항 중 어느 한 항에 있어서, 상기 (c) 단계는 상기 습식 에치백 공정에 노출되는 상기 패드산화막 패턴, 상기 산화막 또는 질화막: 상기 불순물이 도핑되지 않은 폴리실리콘막의 식각비가 1:50 이상이 되도록 진행하는 것을 특징으로 하는 얕은 트렌치 소자 분리 구조의 제조 방법.
  7. 삭제
  8. 제1 항에 있어서, 상기 희석 암모니아수는 탈이온수:암모니아의 비가 5:1 내지 100:1 인 것을 특징으로 하는 얕은 트렌치 소자 분리 구조의 제조 방법.
  9. 제1 항에 있어서, 상기 습식 에치백 공정은 60 내지 90C에서 진행하는 것을 특징으로 하는 얕은 트렌치 소자 분리 구조의 제조 방법.
  10. 제1 항에 있어서, 상기 제2 어스펙트 비는 3 이하인 것을 특징으로 하는 얕은 트렌치 소자 분리 구조의 제조 방법.
  11. 제1 항에 있어서, 상기 제2 충진재는 HDP 산화막으로 형성되는 것을 특징으로 하는 얕은 트렌치 소자 분리 구조의 제조 방법.
  12. 기판 내에 제1 어스펙트 비로 형성된 얕은 트렌치 소자 분리 영역;
    상기 얕은 트렌치 소자 분리 영역의 일부를 채우며, 실리콘산화막에 대하여 식각선택비가 1:50인 희석 암모니아수에 의해 제거되는 불순물이 도핑되지 않은 폴리실리콘막으로 이루어진 제1 충진재; 및
    상기 제1 충진재에 의해 상기 제1 어스펙트 비보다 작은 제2 어스펙트 비를 가지는 상기 얕은 트렌치 소자 분리 영역의 나머지 영역을 채우는 제2 충진재를 포함하는 것을 특징으로 하는 얕은 트렌치 소자 분리 구조.
  13. 제12 항에 있어서, 상기 제1 및 제2 충진재와 상기 얕은 트렌치 소자 분리 영역의 내측벽 및 바닥 사이에 산화막이 개재되어 있는 것을 특징으로 하는 얕은 트렌치 소자 분리 구조.
  14. 제12 항에 있어서, 상기 제1 충진재와 상기 얕은 트렌치 소자 분리 영역의 내측벽 및 바닥 사이에 산화막 및 질화막의 적층막을 더 포함하는 것을 특징으로 하는 얕은 트렌치 소자 분리 구조.
  15. 제14 항에 있어서, 상기 질화막과 상기 제1 충진재는 실질적으로 평행한 상면을 구비하는 것을 특징으로 하는 얕은 트렌치 소자 분리 구조.
  16. 제12 항에 있어서, 상기 제2 어스펙트 비는 3 이하인 것을 특징으로 하는 얕은 트렌치 소자 분리 구조.
  17. 제12 항에 있어서, 상기 제2 충진재는 HDP 산화막으로 이루어진 것을 특징으로 하는 얕은 트렌치 소자 분리 구조
KR10-2003-0052399A 2003-07-29 2003-07-29 얕은 트렌치 소자 분리 구조의 제조 방법 및 얕은 트렌치소자 분리 구조를 포함하는 미세 전자 소자 KR100518587B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR10-2003-0052399A KR100518587B1 (ko) 2003-07-29 2003-07-29 얕은 트렌치 소자 분리 구조의 제조 방법 및 얕은 트렌치소자 분리 구조를 포함하는 미세 전자 소자
US10/862,336 US20050023634A1 (en) 2003-07-29 2004-06-08 Method of fabricating shallow trench isolation structure and microelectronic device having the structure

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-2003-0052399A KR100518587B1 (ko) 2003-07-29 2003-07-29 얕은 트렌치 소자 분리 구조의 제조 방법 및 얕은 트렌치소자 분리 구조를 포함하는 미세 전자 소자

Publications (2)

Publication Number Publication Date
KR20050013824A KR20050013824A (ko) 2005-02-05
KR100518587B1 true KR100518587B1 (ko) 2005-10-04

Family

ID=34101760

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2003-0052399A KR100518587B1 (ko) 2003-07-29 2003-07-29 얕은 트렌치 소자 분리 구조의 제조 방법 및 얕은 트렌치소자 분리 구조를 포함하는 미세 전자 소자

Country Status (2)

Country Link
US (1) US20050023634A1 (ko)
KR (1) KR100518587B1 (ko)

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4592333B2 (ja) * 2004-05-31 2010-12-01 三洋電機株式会社 回路装置およびその製造方法
KR100567624B1 (ko) * 2004-06-15 2006-04-04 삼성전자주식회사 반도체 장치의 제조 방법
KR100660030B1 (ko) * 2005-05-27 2006-12-20 삼성전자주식회사 트렌치 소자분리 구조물 및 이의 형성 방법
TWI293199B (en) * 2005-10-04 2008-02-01 Promos Technologies Inc Method of fabricating a bottle-shaped trench
US20070105302A1 (en) * 2005-11-09 2007-05-10 Infineon Technologies Ag Integrated circuit formed on a semiconductor substrate
JP2008041901A (ja) * 2006-08-04 2008-02-21 Toshiba Corp 半導体装置及びその製造方法
TW200901368A (en) * 2007-06-23 2009-01-01 Promos Technologies Inc Shallow trench isolation structure and method for forming thereof
TWI358788B (en) * 2007-07-24 2012-02-21 Nanya Technology Corp Method for forming a shallow trench isolation
KR101035595B1 (ko) * 2008-08-13 2011-05-19 매그나칩 반도체 유한회사 반도체장치의 트렌치 갭필 방법
CN102437082A (zh) * 2011-08-15 2012-05-02 上海华力微电子有限公司 一种提高超高深宽比浅槽隔离工艺中填充性能的方法
US20140213034A1 (en) * 2013-01-29 2014-07-31 United Microelectronics Corp. Method for forming isolation structure
US9607878B2 (en) * 2013-11-04 2017-03-28 Taiwan Semiconductor Manufacturing Company Limited Shallow trench isolation and formation thereof
CN105957897B (zh) * 2016-06-28 2019-01-04 上海华虹宏力半导体制造有限公司 沟槽栅超结mosfet的制造方法
CN105895533B (zh) * 2016-06-28 2019-01-04 上海华虹宏力半导体制造有限公司 超结结构的制造方法
CN117637597B (zh) * 2024-01-26 2024-04-09 合肥晶合集成电路股份有限公司 一种半导体结构的制作方法

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5043786A (en) * 1989-04-13 1991-08-27 International Business Machines Corporation Lateral transistor and method of making same
KR0151051B1 (ko) * 1995-05-30 1998-12-01 김광호 반도체장치의 절연막 형성방법
US6194283B1 (en) * 1997-10-29 2001-02-27 Advanced Micro Devices, Inc. High density trench fill due to new spacer fill method including isotropically etching silicon nitride spacers
JP3255228B2 (ja) * 1998-03-30 2002-02-12 日本電気株式会社 半導体装置の製造方法
US6214696B1 (en) * 1998-04-22 2001-04-10 Texas Instruments - Acer Incorporated Method of fabricating deep-shallow trench isolation
US6297128B1 (en) * 1999-01-29 2001-10-02 Vantis Corporation Process for manufacturing shallow trenches filled with dielectric material having low mechanical stress
KR100315441B1 (ko) * 1999-03-25 2001-11-28 황인길 반도체 소자 분리를 위한 얕은 트렌치 제조 방법
US6400166B2 (en) * 1999-04-15 2002-06-04 International Business Machines Corporation Micro probe and method of fabricating same
US6277709B1 (en) * 2000-07-28 2001-08-21 Vanguard International Semiconductor Corp. Method of forming shallow trench isolation structure
KR100428806B1 (ko) * 2001-07-03 2004-04-28 삼성전자주식회사 트렌치 소자분리 구조체 및 그 형성 방법
US6864151B2 (en) * 2003-07-09 2005-03-08 Infineon Technologies Ag Method of forming shallow trench isolation using deep trench isolation
US6933206B2 (en) * 2003-10-10 2005-08-23 Infineon Technologies Ag Trench isolation employing a high aspect ratio trench

Also Published As

Publication number Publication date
KR20050013824A (ko) 2005-02-05
US20050023634A1 (en) 2005-02-03

Similar Documents

Publication Publication Date Title
US20040171271A1 (en) Structure of trench isolation and a method of forming the same
KR100518587B1 (ko) 얕은 트렌치 소자 분리 구조의 제조 방법 및 얕은 트렌치소자 분리 구조를 포함하는 미세 전자 소자
US7608519B2 (en) Method of fabricating trench isolation of semiconductor device
US20110006390A1 (en) Sti structure and method of forming bottom void in same
US6649489B1 (en) Poly etching solution to improve silicon trench for low STI profile
US20020048897A1 (en) Method of forming a self-aligned shallow trench isolation
EP0954022B1 (en) Method for providing shallow trench isolation of transistors
US20040110377A1 (en) Method of forming a contact in a semiconductor device
KR100403627B1 (ko) 트랜치 소자분리 방법
US7795151B2 (en) Methods of forming a trench having side surfaces including a uniform slope
KR20040036757A (ko) 얕은 트렌치 소자분리 공정을 이용한 반도체 소자의소자분리방법
US7981802B2 (en) Method for manufacturing shallow trench isolation layer of semiconductor device
KR100912988B1 (ko) 반도체 소자의 제조 방법
US6559028B1 (en) Method of topography management in semiconductor formation
KR100868656B1 (ko) 반도체 소자의 제조 방법
KR100743619B1 (ko) 반도체장치의 트렌치 형성방법
JP2002043438A (ja) トレンチ構造およびトレンチを含む半導体構造の形成方法
KR100480625B1 (ko) 트렌치 소자분리막 형성방법 및 그 소자분리막을 구비하는반도체 소자
KR100567872B1 (ko) 반도체 제조 장치에서의 소자 분리막 형성 방법
US7067390B2 (en) Method for forming isolation layer of semiconductor device
KR100500926B1 (ko) 반도체 소자의 소자분리막 형성방법
US6844237B1 (en) Method for improving dielectric polishing
KR100561974B1 (ko) 반도체 소자의 제조방법
KR100567747B1 (ko) 반도체 소자의 소자분리막 형성방법
KR20010109544A (ko) 반도체 장치의 소자분리막 형성 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20080904

Year of fee payment: 4

LAPS Lapse due to unpaid annual fee