KR100403627B1 - 트랜치 소자분리 방법 - Google Patents

트랜치 소자분리 방법 Download PDF

Info

Publication number
KR100403627B1
KR100403627B1 KR10-2001-0024884A KR20010024884A KR100403627B1 KR 100403627 B1 KR100403627 B1 KR 100403627B1 KR 20010024884 A KR20010024884 A KR 20010024884A KR 100403627 B1 KR100403627 B1 KR 100403627B1
Authority
KR
South Korea
Prior art keywords
trench
layer
liner layer
device isolation
silicon nitride
Prior art date
Application number
KR10-2001-0024884A
Other languages
English (en)
Other versions
KR20020085390A (ko
Inventor
김민철
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR10-2001-0024884A priority Critical patent/KR100403627B1/ko
Priority to US10/080,247 priority patent/US6682987B2/en
Priority to JP2002130024A priority patent/JP2002373935A/ja
Publication of KR20020085390A publication Critical patent/KR20020085390A/ko
Application granted granted Critical
Publication of KR100403627B1 publication Critical patent/KR100403627B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
    • H01L21/76232—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials of trenches having a shape other than rectangular or V-shape, e.g. rounded corners, oblique or rounded trench walls
    • H01L21/76235—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials of trenches having a shape other than rectangular or V-shape, e.g. rounded corners, oblique or rounded trench walls trench shape altered by a local oxidation of silicon process step, e.g. trench corner rounding by LOCOS

Abstract

본 발명의 트랜치 소자분리 방법은, 먼저 반도체 기판 상에 소자분리용 트랜치 식각 마스크를 형성한다. 트랜치 식각 마스크를 이용하여 반도체 기판을 식각하여 소정 깊이의 트랜치를 형성한다. 트랜치의 측벽 및 바닥에 산화막을 형성한다. 트랜치 식각 마스크 및 산화막 전면에 라이너층을 증착한다. 라이너층에 대한 식각 공정을 수행하여 산화막 측벽 및 트랜치 식각 마스크 측벽에 각각 배치되고 경계 부분에서 상호 분리되도록 만들어지는 제1 라이너층 및 제2 라이너층을 형성한다. 라이너층 상에 트랜치 소자분리막으로 트랜치를 매립한다. 그리고 반도체 기판이 노출되도록 트랜치 식각 마스크 위의 트랜치 소자분리막, 라이너층 및 트랜치 식각 마스크를 제거한다.

Description

트랜치 소자분리 방법{Trench isolation method}
본 발명은 반도체 소자의 제조공정 중 소자분리 방법에 관한 것으로, 특히 트랜치를 이용한 소자분리 방법에 관한 것이다.
최근 반도체 소자의 고집적화 경향에 따라 소자간의 분리 거리가 매우 짧아지고 있는 추세이다. 이와 같은 추세에 따라서, 기존의 전통적인 LOCOS(LOCal Oxidation of Silicon) 소자분리 방법으로는 불가능한 치수의 소자분리를 위해 트랜치 소자분리 방법이 널리 사용되고 있다. 이 트랜치 소자 분리 방법은, 반도체 기판에 트랜치를 형성하고 이 트랜치를 실리콘 산화물과 같은 절연물로 매립함으로써 소자간 분리를 성취하는 방법이다.
그러나, 이 트랜치 소자분리 방법은, 그 특성상 트랜치 하부 및 상부 모서리의 응력이나, 매립 물질의 치밀화를 위한 고온 열처리 공정 및 산화 공정 등에 기인하여 실리콘 기판에 대한 과도한 스트레스가 발생한다. 이러한 스트레스는 실리콘 격자 결함인 전위(dislocation) 및 스택 오류(stacking fault) 등을 유발하고 완성된 반도체 소자의 특성에 악영향을 끼친다.
이를 방지하기 위해, 트랜치 내부를 절연물로 매립하기 전에 실리콘 질화물로 이루어진 얇은 라이너층을 형성하여 실리콘 기판에 가해지는 스트레스를 막는 방법이 제안되었다. 이를 첨부한 도면을 참조하여 상세히 설명하면 다음과 같다.
먼저 도 1에 도시된 바와 같이, 실리콘 기판(10) 상에 패드 산화막(12)과 질화막(14)을 순차적으로 형성하고, 이를 패터닝하여 트랜치 식각을 위한 마스크를 형성한다. 이어서 이 마스크를 이용하여 패드 산화막(12) 및 실리콘 기판(10)을 소정 깊이로 식각하여 트랜치를 형성하고, 트랜치 식각 과정에서 발생한 트랜치 내벽 손상을 제거하기 위한 산화막(16)을 얇게 형성한다. 그리고 전면에 실리콘 질화물로 이루어진 라이너층(20)을 얇게 형성한 다음, 전면에 실리콘 산화물(30)을 증착하여 트랜치를 매립한다.
그런데 도 2에 도시된 바와 같이, 패드 산화막(12) 위의 질화막(14)과 산화막(30)을 제거하기 위하여 평탄화 공정을 진행하면, 질화물인 라이너층(22)도 함께 식각될뿐만 아니라 오히려 과도하게 식각되어 실리콘 기판(10)의 상면보다 약간 낮게 식각된다.
이어서 도3에 도시된 바와 같이, 패드 산화막(12)을 마저 식각하게 되면 라이너층(22) 좌우의 산화막(17 및 32)이 식각되어 홈 또는 골(dent 또는 groove)이형성된다(A 참조). 이와 같이 홈 또는 골이 생기게 되면, 후속의 이온 주입 공정 또는 세정 공정에 의해 더 그 깊이 및 폭이 커진다. 이 홈 또는 골은 후속 공정을 진행하여 완성된 트랜지스터와 같은 반도체 소자에서, 험프(hump) 현상이나 문턱 전압의 저하 현상, 또는 게이트 전극간의 브리지(bridge) 현상 등의 전기적 결함을 유발하게 된다.
본 발명이 이루고자 하는 기술적 과제는, 트랜치 모서리에 홈이 생기지 않도록 하는 트랜치 소자분리 방법을 제공하는 것이다.
도 1 내지 도 3은 종래의 트랜치 소자분리 방법 및 그에 따른 문제점을 설명하기 위하여 나타내 보인 단면도들이다.
도 4 내지 도 7은 본 발명에 따른 트랜치 소자분리 방법을 설명하기 위하여 나타내 보인 단면도들이다.
상기 기술적 과제를 달성하기 위하여, 본 발명에 따른 트랜치 소자분리 방법은, 먼저 반도체 기판 상에 소자분리용 트랜치 식각 마스크를 형성한다. 상기 트랜치 식각 마스크를 이용하여 상기 반도체 기판을 식각하여 소정 깊이의 트랜치를 형성한다. 상기 트랜치의 측벽 및 바닥에 산화막을 형성한다. 상기 트랜치 식각 마스크 및 상기 산화막 전면에 라이너층을 증착한다. 상기 라이너층에 대한 식각 공정을 수행하여 상기 산화막 측벽 및 상기 트랜치 식각 마스크 측벽에 각각 배치되고 경계 부분에서 상호 분리되도록 만들어지는 제1 라이너층 및 제2 라이너층을 형성한다. 상기 라이너층 상에 트랜치 소자분리막으로 상기 트랜치를 매립한다. 그리고 상기 반도체 기판이 노출되도록 상기 트랜치 식각 마스크 위의 상기 트랜치 소자분리막, 라이너층 및 트랜치 식각 마스크를 제거한다.
상기 트랜치 식각 마스크는 패드 산화막 및 실리콘 질화막을 순차적으로 적층하여 형성하는 것이 바람직하다. 상기 패드 산화막은 열산화 방법을 사용하여100-200Å의 두께로 형성할 수 있다. 상기 실리콘 질화막은 저압 화학 기상 증착법을 사용하여 500-1000Å의 두께로 형성할 수 있다.
상기 산화막은 열산화 방법을 사용하여 50-300Å의 두께로 형성하는 것이 바람직하다.
상기 라이너층은 실리콘 질화막을 사용하여 형성하는 것이 바람직하다. 이 경우 상기 실리콘 질화막 라이너층은 저압 화학 기상 증착법을 사용하여 40-200Å의 두께로 형성할 수 있다. 그리고 상기 실리콘 질화막 라이너층의 일부를 제거하는 단계는 건식 식각 공정을 사용하여 수행하는 것이 바람직하다. 상기 건식 식각 공정은 Ar/CHF3또는 Ar/CF4/O2의 혼합 가스를 식각 가스로 이용하여 수행하는 것이 바람직하다. 상기 건식 식각 공정을 수행한 후에 클리닝 공정을 수행할 수 있다.
상기 트랜치 소자분리막은 고밀도 플라즈마 산화막을 사용하여 형성하는 것이 바람직하다. 이 경우 상기 고밀도 플라즈마 산화막은 플라즈마를 이용한 화학 기상 증착법을 사용하여 5000-6000Å의 두께로 형성할 수 있다. 그리고 상기 고밀도 플라즈마 산화막을 형성한 후에 어닐링 공정을 수행하는 것이 바람직하다.
이하 첨부 도면을 참조하면서 본 발명의 바람직한 실시예를 상세히 설명하기로 한다. 다음에 설명되는 실시예는 여러 가지 다른 형태로 변형될 수 있으며, 본 발명의 범위가 아래에서 상술되는 실시예에 한정되는 것은 아니다. 본 발명의 실시예들은 당업계에서 평균적인 지식을 가진 자에게 본 발명을 보다 완전하게 설명하기 위해서 제공되는 것이다. 본 발명의 실시예들을 설명하는 도면에 있어서, 어떤 층이나 영역들의 두께는 명세서의 명확성을 위해 과장되어진 것으로, 도면상의동일한 부호는 동일한 요소를 지칭한다. 또한, 어떤 층이 다른 층 또는 기판의 "상부"에 있다고 기재된 경우, 상기 어떤 층이 상기 다른 층 또는 기판의 상부에 직접 존재할 수도 있고, 그 사이에 제3의 층이 개재될 수도 있다.
도 4 내지 도 7은 본 발명에 따른 트랜치 소자분리 방법을 설명하기 위하여 나타내 보인 단면도들이다.
먼저 도 4를 참조하면, 실리콘 기판과 같은 반도체 기판(100) 상에 패드 산화막(111)과 실리콘 질화막(112)으로 이루어진 트랜치 식각 마스크(110)를 형성한다. 상기 트랜치 식각 마스크(110)를 형성하기 위해서는, 먼저 반도체 기판(100) 위에 열산화 방법을 사용하여 패드 산화막(111)을 형성한다. 패드 산화막(111)의 두께는 대략 100-200Å이다. 다음에 패드 산화막(111) 위에 저압 화학 기상 증착(LPCVD; Low Pressure Chemical Vapor Deposition)법을 사용하여 실리콘 질화막(112)을 형성한다. 실리콘 질화막(112)의 두께는 대략 500-1000Å이다. 이어서 실리콘 질화막(112) 위에 포토레지스트막을 형성한 후, 통상의 포토리소그라피 공정을 이용한 노광 및 현상을 수행하여 반도체 기판의 소자분리 영역 위의 실리콘 질화막(112) 표면을 노출시키는 포토레지스트막 패턴(미도시)을 형성한다. 그리고 이 포토레지스트막 패턴을 식각 마스크로 실리콘 질화막(112) 및 패드 산화막(111)의 노출 부분을 제거하여 반도체 기판(100)의 소자 분리 영역을 노출시키는 트랜치 식각 마스크(110)를 형성한다. 상기 트랜치 식각 마스크(110)가 형성되면, 포토레지스트막 패턴을 제거한다. 트랜치 식각 마스크(110)를 형성한 후에는, 이 트랜치 식각 마스크(110)를 이용하여 반도체 기판(100)의 노출 부분, 즉 소자 분리 영역을식각한다. 이 식각 공정은 건식 식각 방법을 사용하여 수행하며, 형성된 트랜치의 깊이는 대략 0.25-0.35㎛이다.
다음에 도 5를 참조하면, 트랜치의 측벽 및 바닥에 산화막(120)을 형성한다. 이 산화막(120)은 트랜치 형성을 위한 식각 공정시에 발생된 반도체 기판(100) 내의 격자 결함 및 다른 손상을 제거하기 위한 것으로서, 열산화 방법을 사용하여 형성한다. 산화막(120)의 두께는 대략 50-300Å이다. 다음에 트랜치 식각 마스크(110) 및 산화막(120) 전면에 라이너층(130)을 증착한다. 이 라이너층(130)은 반도체 기판(100)에 가해지는 스트레스를 완화하기 위한 것으로서, 실리콘 질화막을 사용하여 형성한다. 이 실리콘 질화막 라이너층(130)은 저압 화학 기상 증착법을 사용하여 형성할 수 있으며, 그 두께는 대략 40-200Å이다.
다음에 도 6을 참조하면, 트랜치 식각 마스크(110)와 산화막(120) 경계 부분(도면의 "B"로 나타낸 부분)의 실리콘 질화막 라이너층(도 5의 130)을 제거한다. 이를 위하여, Ar/CHF3또는 Ar/CF4/O2의 혼합 가스를 식각 가스로 사용한 건식 식각 공정을 수행한다. 상기 건식 식각 공정을 수행하고 나면, 트랜치 식각 마스크(110)의 상부 표면 및 트랜치 바닥의 산화막(120) 표면이 노출되며, 단지 산화막(120) 측벽상의 제1 실리콘 질화막 라이너층(131)과 트랜치 식각 마스크(110) 측벽상의 제2 실리콘 질화막 라이너층(132)만이 남는다. 앞서 언급한 바와 같이, 제1 실리콘 질화막 라이너층(131)과 제2 실리콘 질화막 라이너층(132)은 트랜치 식각 마스크(110)와 산화막(120) 경계 부분(B)에서 완전히 단절된 상태가 된다. 상기 건식 식각 공정을 수행한 후에, 상기 트랜치 식각 마스크(110)는적어도 대략 400Å 이상 남도록 한다. 상기 건식 식각 공정을 수행한 후에 클리닝 공정을 수행하여 식각에 따른 응축물(condensation)을 제거한다. 다음에 전면에 트랜치 소자분리막(140)을 증착하여 트랜치를 매립한다. 트랜치 소자분리막(140)으로는 필링(filling) 특성이 좋은 고밀도 플라즈마 산화막을 사용하며, 플라즈마를 이용한 화학 기상 증착법(PECVD; Plasma Enhanced Chemical Vapor Deposition)법을 사용하여 대략 5000-6000Å의 두께로 형성한다. 트랜치 소자분리막(140)을 형성한 후에는 대략 1050℃의 온도에서 대략 1시간 동안 어닐링 공정을 수행한다. 이 어닐링 공정은 후속 평탄화 공정에서 트랜치 소자분리막(140)의 과도한 리세스(recess)를 방지하기 위하여 수행하는 것이다.
다음에 상기 제2 실리콘 질화막 라이너층(132)을 식각 정지막으로 하여 트랜치 식각 마스크(110) 위의 트랜치 소자분리막(140)을 제거한다. 그리고 습식 식각 방법을 사용하여 트랜치 식각 마스크(110)의 실리콘 질화막(112)을 제거한다. 이때 제2 실리콘 질화막 라이너층(132)도 함께 제거된다. 이때 비록 실리콘 질화막(112)과 제2 실리콘 질화막 라이너층(132)이 완전히 제거되더라도, 제1 실리콘 질화막 라이너층(131)이 제2 실리콘 질화막 라이너층(132)과는 단절되어 있으므로 제1 실리콘 질화막 라이너층(131)은 식각되지 않으며, 따라서 홈 또는 골이 만들어지지 않는다. 상기 실리콘 질화막(112) 및 제2 실리콘 질화막 라이너층(132)을 제거한 후에는, 습식 식각 방법을 사용하여 패드 산화막(111)을 제거한다. 그러면 도 7에 도시된 바와 같이, 홈 또는 골이 없는 트랜치 소자 분리 영역이 만들어진다.
이상의 설명에서와 같이, 본 발명에 따른 트랜치 소자 분리 방법에 의하면, 트랜치 내벽의 실리콘 질화막 라이너층과 트랜치 식각 마스크의 표면에 위치한 실리콘 질화막 라이너층을 상호 분리시킴으로써, 후속의 트랜치 식각 마스크의 실리콘 질화막 제거 시에 트랜치 내벽의 실리콘 질화막 라이너층이 식각되지 않게 되며, 이에 따라 홈 또는 골이 만들어지는 현상을 방지할 수 있다.

Claims (13)

  1. 반도체 기판 상에 소자분리용 트랜치 식각 마스크를 형성하는 단계;
    상기 트랜치 식각 마스크를 이용하여 상기 반도체 기판을 식각하여 소정 깊이의 트랜치를 형성하는 단계;
    상기 트랜치의 측벽 및 바닥에 산화막을 형성하는 단계;
    상기 트랜치 식각 마스크 및 상기 산화막 전면에 라이너층을 증착하는 단계;
    상기 라이너층에 대한 식각 공정을 수행하여 상기 산화막 측벽 및 상기 트랜치 식각 마스크 측벽에 각각 배치되고 경계 부분에서 상호 분리되도록 만들어지는 제1 라이너층 및 제2 라이너층을 형성하는 단계;
    상기 라이너층 상에 트랜치 소자분리막으로 상기 트랜치를 매립하는 단계; 및
    상기 반도체 기판이 노출되도록 상기 트랜치 식각 마스크 위의 상기 트랜치 소자분리막, 라이너층 및 트랜치 식각 마스크를 제거하는 단계를 포함하는 것을 특징으로 하는 트랜치 소자분리 방법.
  2. 제1항에 있어서,
    상기 트랜치 식각 마스크는 패드 산화막 및 실리콘 질화막을 순차적으로 적층하여 형성하는 것을 특징으로 하는 트랜치 소자분리 방법.
  3. 제2항에 있어서,
    상기 패드 산화막은 열산화 방법을 사용하여 100-200Å의 두께로 형성하는 것을 특징으로 하는 트랜치 소자분리 방법.
  4. 제2항에 있어서,
    상기 실리콘 질화막은 저압 화학 기상 증착법을 사용하여 500-1000Å의 두께로 형성하는 것을 특징으로 하는 트랜치 소자분리 방법.
  5. 제1항에 있어서,
    상기 산화막은 열산화 방법을 사용하여 50-300Å의 두께로 형성하는 것을 특징으로 하는 트랜치 소자분리 방법.
  6. 제1항에 있어서,
    상기 라이너층은 실리콘 질화막을 사용하여 형성하는 것을 특징으로 하는 트랜치 소자 분리 방법.
  7. 제6항에 있어서,
    상기 실리콘 질화막 라이너층은 저압 화학 기상 증착법을 사용하여 40-200Å의 두께로 형성하는 것을 특징으로 하는 트랜치 소자분리 방법.
  8. 제6항에 있어서,
    상기 실리콘 질화막 라이너층의 일부를 제거하는 단계는 건식 식각 공정을 사용하여 수행하는 것을 특징으로 하는 트랜치 소자분리 방법.
  9. 제8항에 있어서,
    상기 건식 식각 공정은 Ar/CHF3또는 Ar/CF4/O2의 혼합 가스를 식각 가스로 이용하여 수행하는 것을 특징으로 하는 트랜치 소자분리 방법.
  10. 제8항에 있어서,
    상기 건식 식각 공정을 수행한 후에 클리닝 공정을 수행하는 것을 특징으로 하는 트랜치 소자분리 방법.
  11. 제1항에 있어서,
    상기 트랜치 소자분리막은 고밀도 플라즈마 산화막을 사용하여 형성하는 것을 특징으로 하는 트랜치 소자분리 방법.
  12. 제11항에 있어서,
    상기 고밀도 플라즈마 산화막은 플라즈마를 이용한 화학 기상 증착법을 사용하여 5000-6000Å의 두께로 형성하는 것을 특징으로 하는 트랜치 소자분리 방법.
  13. 제11항에 있어서,
    상기 고밀도 플라즈마 산화막을 형성한 후에 어닐링 공정을 수행하는 것을 특징으로 하는 트랜치 소자분리 방법.
KR10-2001-0024884A 2001-05-08 2001-05-08 트랜치 소자분리 방법 KR100403627B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR10-2001-0024884A KR100403627B1 (ko) 2001-05-08 2001-05-08 트랜치 소자분리 방법
US10/080,247 US6682987B2 (en) 2001-05-08 2002-02-21 Methods of forming a trench isolation region in a substrate by removing a portion of a liner layer at a boundary between a trench etching mask and an oxide layer in a trench and integrated circuit devices formed thereby
JP2002130024A JP2002373935A (ja) 2001-05-08 2002-05-01 トレンチ素子分離方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-2001-0024884A KR100403627B1 (ko) 2001-05-08 2001-05-08 트랜치 소자분리 방법

Publications (2)

Publication Number Publication Date
KR20020085390A KR20020085390A (ko) 2002-11-16
KR100403627B1 true KR100403627B1 (ko) 2003-10-30

Family

ID=19709174

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2001-0024884A KR100403627B1 (ko) 2001-05-08 2001-05-08 트랜치 소자분리 방법

Country Status (3)

Country Link
US (1) US6682987B2 (ko)
JP (1) JP2002373935A (ko)
KR (1) KR100403627B1 (ko)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004342960A (ja) * 2003-05-19 2004-12-02 Sony Corp 半導体装置および半導体装置の製造方法
US20050130422A1 (en) * 2003-12-12 2005-06-16 3M Innovative Properties Company Method for patterning films
KR100607351B1 (ko) * 2005-03-10 2006-07-28 주식회사 하이닉스반도체 플래쉬 메모리 소자의 제조방법
KR100637692B1 (ko) * 2005-06-27 2006-10-25 주식회사 하이닉스반도체 반도체 소자 및 그 제조 방법
KR100731097B1 (ko) * 2005-12-28 2007-06-22 동부일렉트로닉스 주식회사 반도체소자의 격리막 및 그의 형성방법
JP2010027904A (ja) * 2008-07-22 2010-02-04 Elpida Memory Inc 半導体装置の製造方法
KR101821413B1 (ko) 2011-09-26 2018-01-24 매그나칩 반도체 유한회사 소자분리구조물, 이를 포함하는 반도체 소자 및 그의 소자분리 구조물 제조 방법
CN111540677B (zh) * 2020-05-28 2023-03-21 绍兴同芯成集成电路有限公司 一种三层阶梯状沟槽晶体管的制造工艺

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19990015602A (ko) * 1997-08-07 1999-03-05 윤종용 질화막 스페이서를 이용한 트랜치 소자분리방법
KR20000020911A (ko) * 1998-09-24 2000-04-15 윤종용 스페이서로 보호되는 박막의 질화막 라이너를 갖는 트렌치 소자분리방법 및 구조
US6194283B1 (en) * 1997-10-29 2001-02-27 Advanced Micro Devices, Inc. High density trench fill due to new spacer fill method including isotropically etching silicon nitride spacers

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10214889A (ja) * 1997-01-21 1998-08-11 Siemens Ag シャロートレンチアイソレーション構造内に結晶質窒化珪素被膜の薄膜を形成する方法、サブミクロンの集積回路デバイス用のシャロートレンチアイソレーション構造及び結晶質窒化珪素被膜
US5763315A (en) * 1997-01-28 1998-06-09 International Business Machines Corporation Shallow trench isolation with oxide-nitride/oxynitride liner
TW396520B (en) * 1998-10-30 2000-07-01 United Microelectronics Corp Process for shallow trench isolation
US6391784B1 (en) * 1999-07-21 2002-05-21 Advanced Micro Devices, Inc. Spacer-assisted ultranarrow shallow trench isolation formation
KR100674896B1 (ko) * 2000-07-26 2007-01-26 삼성전자주식회사 반도체 집적회로의 트렌치 소자 분리 방법

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19990015602A (ko) * 1997-08-07 1999-03-05 윤종용 질화막 스페이서를 이용한 트랜치 소자분리방법
US6194283B1 (en) * 1997-10-29 2001-02-27 Advanced Micro Devices, Inc. High density trench fill due to new spacer fill method including isotropically etching silicon nitride spacers
KR20000020911A (ko) * 1998-09-24 2000-04-15 윤종용 스페이서로 보호되는 박막의 질화막 라이너를 갖는 트렌치 소자분리방법 및 구조

Also Published As

Publication number Publication date
US6682987B2 (en) 2004-01-27
US20020167067A1 (en) 2002-11-14
JP2002373935A (ja) 2002-12-26
KR20020085390A (ko) 2002-11-16

Similar Documents

Publication Publication Date Title
KR100230431B1 (ko) 2 종류의 산화막을 사용하는 트렌치 소자 분리 방법
JPH11233612A (ja) 半導体装置のトレンチ隔離形成方法
KR20070011828A (ko) 디보트가 방지된 트렌치 소자분리막이 형성된 반도체 소자의 제조 방법
KR100403627B1 (ko) 트랜치 소자분리 방법
KR100564550B1 (ko) 트랜치형 소자분리막을 구비하는 반도체 장치 및 그 제조방법
US20020030290A1 (en) Semiconductor device and method for manufacturing the same
KR100568259B1 (ko) 트렌치 소자 분리형 반도체 장치 및 그 형성 방법
KR100475048B1 (ko) 이중층의 질화물라이너를 갖는 트렌치 소자분리방법
KR100245307B1 (ko) 반도체 장치의 소자 분리방법
KR100642461B1 (ko) 플래쉬 메모리소자의 소자분리막 형성방법
KR100728649B1 (ko) 반도체소자의 소자분리막 제조방법
KR100475050B1 (ko) 스페이서로보호되는박막의질화막라이너를갖는트렌치소자분리방법및구조
KR100289663B1 (ko) 반도체 소자의 소자 분리막 형성방법
KR20020050762A (ko) 반도체장치의 소자격리방법
US7981802B2 (en) Method for manufacturing shallow trench isolation layer of semiconductor device
KR100632034B1 (ko) 반도체 소자의 소자 분리막 형성 방법
KR100561974B1 (ko) 반도체 소자의 제조방법
KR100528797B1 (ko) 반도체 소자의 소자분리막 형성 방법
KR100478484B1 (ko) 반도체 소자의 트렌치 형성 방법
KR100480625B1 (ko) 트렌치 소자분리막 형성방법 및 그 소자분리막을 구비하는반도체 소자
KR20000021301A (ko) 트렌치 아이솔레이션 형성 방법
KR20000051689A (ko) 반도체 소자 분리를 위한 얕은 트렌치 제조 방법
KR100439105B1 (ko) 반도체 소자의 소자분리막 제조방법
KR20040008874A (ko) 반도체 장치의 소자 분리 방법
KR19990065141A (ko) 자기 정렬된 콘택홀 형성방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20081001

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee