KR100528797B1 - 반도체 소자의 소자분리막 형성 방법 - Google Patents
반도체 소자의 소자분리막 형성 방법 Download PDFInfo
- Publication number
- KR100528797B1 KR100528797B1 KR10-1999-0025754A KR19990025754A KR100528797B1 KR 100528797 B1 KR100528797 B1 KR 100528797B1 KR 19990025754 A KR19990025754 A KR 19990025754A KR 100528797 B1 KR100528797 B1 KR 100528797B1
- Authority
- KR
- South Korea
- Prior art keywords
- film
- forming
- silicon substrate
- device isolation
- etching
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 41
- 238000002955 isolation Methods 0.000 title claims abstract description 37
- 239000004065 semiconductor Substances 0.000 title claims abstract description 16
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 24
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 24
- 239000010703 silicon Substances 0.000 claims abstract description 24
- 239000000758 substrate Substances 0.000 claims abstract description 24
- 150000004767 nitrides Chemical class 0.000 claims description 26
- 238000005530 etching Methods 0.000 claims description 23
- NBIIXXVUZAFLBC-UHFFFAOYSA-N Phosphoric acid Chemical compound OP(O)(O)=O NBIIXXVUZAFLBC-UHFFFAOYSA-N 0.000 claims description 6
- 229920002120 photoresistant polymer Polymers 0.000 claims description 6
- 239000000126 substance Substances 0.000 claims description 5
- 238000007517 polishing process Methods 0.000 claims description 4
- 229910017855 NH 4 F Inorganic materials 0.000 claims description 3
- 229910000147 aluminium phosphate Inorganic materials 0.000 claims description 3
- 238000005468 ion implantation Methods 0.000 claims description 3
- 230000003647 oxidation Effects 0.000 claims description 3
- 238000007254 oxidation reaction Methods 0.000 claims description 3
- 238000000151 deposition Methods 0.000 claims description 2
- 230000015572 biosynthetic process Effects 0.000 claims 1
- 238000001039 wet etching Methods 0.000 claims 1
- 230000010354 integration Effects 0.000 abstract description 3
- 238000001312 dry etching Methods 0.000 description 3
- 239000000463 material Substances 0.000 description 2
- 241000293849 Cordylanthus Species 0.000 description 1
- 230000003064 anti-oxidating effect Effects 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000005429 filling process Methods 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
- H01L21/76232—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials of trenches having a shape other than rectangular or V-shape, e.g. rounded corners, oblique or rounded trench walls
- H01L21/76235—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials of trenches having a shape other than rectangular or V-shape, e.g. rounded corners, oblique or rounded trench walls trench shape altered by a local oxidation of silicon process step, e.g. trench corner rounding by LOCOS
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
- H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
- H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
- H01L21/3083—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
- H01L21/3086—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
- H01L21/31051—Planarisation of the insulating layers
- H01L21/31053—Planarisation of the insulating layers involving a dielectric removal step
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Element Separation (AREA)
Abstract
본 발명은 반도체 소자의 소자 분리막 형성방법에 관한 것으로 특히, STI(Shallow Trench Isolation) 방법을 이용하는 반도체 소자의 소자 분리막 형성방법에 관한 것이다.
종래 STI 공정을 이용하여 소자 분리막을 형성할 경우 반도체 소자의 고집적화로 인하여 이웃하는 엑티브 영역 간의 경로 또한 감소되어 엑티브 영역간 누설 전류가 증가하는 문제점이 발생한다.
상기한 문제점을 해소하기 위하여 본 발명은 2 차에 걸친 트렌치 식각과 소자 분리용 산화막을 2 차에 걸쳐 형성하여 실리콘 기판에 매립되는 소자 분리 영역을 보다 넓게 형성한다. 따라서, 실리콘 기판에 매립되는 소자 분리 영역이 넓어짐에 따라 엑티브 영역간에 누설 전류 경로가 길어져 누설 전류 증가를 방지 할 수 있다.
Description
본 발명은 반도체 소자의 소자 분리막 형성방법에 관한 것으로 특히, STI방법을 이용하는 반도체 소자의 소자 분리막 형성방법에 관한 것이다.
일반적으로 반도체 DRAM 소자의 고집적화로 인하여 미세 패턴을 형성하는데 고난이 도의 기술이 필요로 한다.
종래 반도체 소자의 소자 분리막 형성방법 중 버즈 빅(Bird's beak) 문제가 있는 LOCOS 방식에서 상기 문제를 해결 할 수 있는 공정으로 STI(Shallow Trench Isolation) 공정을 많이 이용하고 있다.
반도체 소자의 소자 분리막 형성방법 중 종래 STI 공정을 적용한 도 1을 참조하여 설명하면 다음과 같다.
도 1은 실리콘 기판(20) 내에 접합부(12) 및 소자분리용 산화막(11)이 형성된 상태의 소자의 단면도이다. 이때 도 1에 도시된 바와 같이 반도체 소자의 고집적화로 인하여 이웃하는 엑티브 영역 간의 경로(13)가 감소되어 엑티브 영역간 누설 전류가 증가하는 문제점이 발생한다.
누설 전류 증가를 방지하기 위하여 트렌치 식각 깊이를 증가 시켜 매립되는 소자분리영역을 넓혀야 하지만 소자 분리용 산화막 매립공정에서 완전히 매립하지 못하는 문제가 발생되어 트렌치 식각 깊이를 증가시키지 못한다.
따라서, 상술한 문제점이 해소 되도록 본 발명은 2 차에 걸친 트렌치 식각과 소자 분리용 산화막을 2 차에 걸쳐 형성하여 실리콘 기판에 매립되는 소자 분리 영역을 보다 넓게 형성한다. 따라서, 실리콘 기판에 매립되는 소자 분리 영역이 넓어짐에 따라 엑티브 영역 간에 누설 전류 경로가 길어져 누설 전류 증가를 방지 할 수 있는 반도체 소자의 소자 분리막 형성방법을 제공하는데 그 목적이 있다.
상기한 목적을 달성하기 위한 본 발명은 실리콘 기판 상에 제 1 산화막 및 제 1 질화막을 순차적으로 형성한 후 감광막 패턴을 이용한 식각공정으로 소자 분리막이 형성될 부분의 상기 제 1 질화막 및 제 1 산화막을 순차적으로 제거하는 단계와, 상기 감광막 패턴을 식각 마스크로 이용하여 노출된 상기 실리콘 기판을 1 차 트렌치 식각한 후 상기 감광막 패턴을 제거하는 단계와, 전체 상부면에 제 2 질화막을 형성한 후 2 차 트렌치 식각하여 상기 실리콘 기판이 노출되는 단계와, 상기 2차 트렌치 식각 영역인 노출된 실리콘 기판에 산화공정으로 산화층을 형성한 후 상기 2 차 트렌치 식각 영역이 매립 되도록 전체상부면에 소자 분리용 제 2 산화막을 증착하는 단계와, 화학적 기계적 연마공정으로 상기 제 1 질화막이 노출 될 때까지 상기 제 2 산화막을 제거하는 단계와, 상기 제 1 산화막이 노출 되도록 상기 제 1 및 2 질화막을 식각공정으로 제거하여 상기 산화층 및 제 2 산화막이 소자 분리영역이 되는 단계와, 이온 주입 공정을 실시하여 상기 실리콘 기판에 접합부를 형성하는 단계를 포함하는 것을 특징으로 한다.
이하, 첨부한 도면을 참조하여 본 발명을 상세히 설명하면 다음과 같다.
도 2a 내지 도 2i는 본 발명에 따른 반도체 소자의 소자 분리막 형성방법을 설명하기 위한 소자의 단면도이다.
도 2a는 실리콘기판(1) 상에 제 1 산화막(2) 및 제 1 질화막(3)을 순차적으로 형성한 후 감광막 패턴(4)을 이용한 건식 식각 공정으로 소자 분리막이 형성될 부분의 제 1 산화막(2) 및 제 2 질화막(3)을 제거한 상태의 단면도이다.
도 2b는 감광막 패턴(4)을 마스크로 이용한 건식 식각 공정으로 접합부(Junction) 보다 충분히 깊게 노출된 실리콘 기판(1)을 1차 트렌치(Trench) 식각 공정을 실시한 후 감광막 패턴(4)을 제거한 상태의 단면도이다.
도 2c는 전체 상부면에 제 2 질화막(5)을 5 내지 50Å 두께로 형성한 상태의 단면도로서, 제 2 질화막(5)을 얇게 형성하는 이유는 실리콘 기판(1) 식각시 식각정도를 높이기 위함이다.
도 2d는 패터닝된 제 1 및 2 질화막(3 및 5)을 식각 마스크로 이용한 건식 식각방법으로 실리콘 기판(1)을 2 차 트렌치(Trench) 식각한 상태의 단면도로서, 이때 질화막과 실리콘 기판과의 식각선택비가 우수한 식각액을 사용하여 제 1 질화막(3)이 식각되는 것을 최소화한다.
도 2e는 노출된 실리콘 기판(1)을 산화공정으로 산화층(6)을 형성한 상태의 단면도로서, 이때 제 1 및 2 질화막(3 및 5)은 산화 방지막 역할을 하며, 산화층(6)은 소자 활동영역간 거리가 가장 가까운 곳에서 산화층이 서로 겹치지 않고 접합지역에 영향이 없는 정도로 형성한다.
도 2f는 소자 분리막을 형성하기 위하여 제 2 산화막(7)을 전체 상부면에 증착하여 트렌치 식각된 부분을 매립한 상태의 단면도로서, 제 2 산화막(7)은 열공정시 팽창 계수가 적고, 습식식각 선택비가 우수한 물질을 사용하며 고밀도 플라즈마 화학기상증착 (HDP CVD)용 산화막 물질을 이용한다.
도 2g는 화학적 기계적 연마공정으로 제 2 산화막(7)을 제거한 상태의 단면도이다. 이때 제 2 산화막(7) 제거 공정은 제 1 질화막(3)이 노출될 때까지 하며 화학적 기계적 연마공정의 균일도에 이해 일부 제 2 산화막(7)이 잔존 할 수 있다. 도 2g에서는 제 2 산화막(7)이 완전히 제거되지 않는 것으로 도시하였다.
도 2h를 참조하면, 제 1 질화막(3) 상부에 잔존하는 제 2 산화막(7)을 HF용액-HF + H2O 또는 BOE-NH4F + HF 용액을 이용하여 도 2h의 (8) 과 같이 완전히 제거한 후 인산용액(H3PO4 + H2O)을 이용한 식각공정으로 제 1 산화막(2)이 노출 되도록 제 1 및 2 질화막(3 및 5)을 제거한다. 상기한 제 1 질화막(3) 상부의 제 2 산화막(7)은 상기 인산 용액으로 제거되지 않기 때문에 산화막 제거용액(HF용액-HF + H2O 또는 BOE-NH4F + HF 용액)을 이용한다.
도 2i는 워드 라인 형성 후 이온 주입 공정으로 접합부(9)를 형성한 상태의 단면도로서, 소자 엑티브 영역 간 소자 분리막인 산화층(6) 및 제 2 산화막(7)의 아래부분이 넓어지고, 접합지역을 감싸는 모양을 하게 되어 엑티브 영역 간 누설 전류 경로(10)가 길어져 종래 누설 전류의 증가를 방지할 수 있다.
상술한 바와 같이 본 발명은 2 차에 걸친 트렌치 식각과 소자 분리용 산화막을 2 차에 걸쳐 형성하여 실리콘 기판에 매립되는 소자 분리 영역을 보다 넓게 형성한다. 따라서, 실리콘 기판에 매립되는 소자 분리 영역이 넓어짐에 따라 엑티브 영역 간에 누설 전류 경로가 길어져 누설 전류 증가를 방지 할 수 있다.
도 1은 종래 반도체 소자의 소자 분리막 형성방법을 설명하기 위한 소자의 단면도.
도 2a 및 2i는 본 발명에 따른 반도체 소자의 소자 분리막 형성방법을 설명하기 위한 소자의 단면도.
〈도면의 주요 부분에 대한 부호 설명〉
1 및 20: 실리콘 기판 2 : 제 1 산화막
3 : 제 1 질화막 4 : 감광막 패턴
5 : 제 2 질화막 6 :산화층
7 : 제 2 산화막 9 및 12 : 접합부
11 : 산화막
Claims (4)
- 실리콘 기판 상에 제 1 산화막 및 제 1 질화막을 순차적으로 형성한 후 감광막 패턴을 이용한 식각공정으로 소자 분리막이 형성될 부분의 상기 제 1 질화막 및 제 1 산화막을 순차적으로 제거하는 단계와,상기 감광막 패턴을 식각 마스크로 이용하여 노출된 상기 실리콘 기판을 1 차 트렌치 식각한 후 상기 감광막 패턴을 제거하는 단계와,전체 상부면에 제 2 질화막을 형성한 후 2 차 트렌치 식각하여 상기 실리콘 기판이 노출되는 단계와,상기 2차 트렌치 식각 영역인 노출된 실리콘 기판에 산화공정으로 산화층을 형성한 후 상기 2 차 트렌치 식각 영역이 매립 되도록 전체상부면에 소자 분리용 제 2 산화막을 증착하는 단계와,화학적 기계적 연마공정으로 상기 제 1 질화막이 노출 될 때까지 상기 제 2 산화막을 제거하는 단계와,상기 제 1 산화막이 노출 되도록 상기 제 1 및 2 질화막을 식각공정으로 제거하여 상기 산화층 및 제 2 산화막이 소자 분리영역이 되는 단계와,이온 주입 공정을 실시하여 상기 실리콘 기판에 접합부를 형성하는 단계를 포함하는 것을 특징으로 하는 반도체 소자의 소자분리막 형성방법.
- 제 1 항에 있어서,제 2 질화막은 5 내지 50Å 두께로 형성하는 것을 특징으로 하는 반도체 소자의 소자 분리막 형성방법.
- 제 1 항에 있어서,상기 제 2 산화막을 제거하기 위한 화학적 기계적 연마공정 후 잔존 제 2 산화막을 완전히 제거하기 위하여 HF용액-HF + H2O 또는 BOE-NH4F + HF 용액을 사용하는 것을 특징으로 하는 반도체 소자의 소자 분리막 형성방법.
- 제 1 항에 있어서,상기 제 1 및 2 질화막 식각공정은 인산용액(H3PO4 + H2O)을 이용한 습식 식각 방법으로 실시하는 것을 특징으로 하는 반도체 소자의 소자 분리막 형성방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-1999-0025754A KR100528797B1 (ko) | 1999-06-30 | 1999-06-30 | 반도체 소자의 소자분리막 형성 방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-1999-0025754A KR100528797B1 (ko) | 1999-06-30 | 1999-06-30 | 반도체 소자의 소자분리막 형성 방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20010004975A KR20010004975A (ko) | 2001-01-15 |
| KR100528797B1 true KR100528797B1 (ko) | 2005-11-15 |
Family
ID=19597667
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR10-1999-0025754A KR100528797B1 (ko) | 1999-06-30 | 1999-06-30 | 반도체 소자의 소자분리막 형성 방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100528797B1 (ko) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101012342B1 (ko) * | 2003-04-30 | 2011-02-09 | 주식회사 하이닉스반도체 | 반도체 소자의 트렌치형 소자분리막 형성방법 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61150230A (ja) * | 1984-12-24 | 1986-07-08 | Hitachi Ltd | 溝及び絶縁分離領域の形成方法 |
| JPS63271952A (ja) * | 1987-04-28 | 1988-11-09 | Nec Corp | 半導体装置の製造方法 |
| KR19990051399A (ko) * | 1997-12-19 | 1999-07-05 | 윤종용 | 반도체 장치의 소자분리방법 |
| KR100237749B1 (ko) * | 1997-06-30 | 2000-01-15 | 김영환 | 반도체 장치의 소자 분리막 형성방법 |
-
1999
- 1999-06-30 KR KR10-1999-0025754A patent/KR100528797B1/ko not_active IP Right Cessation
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61150230A (ja) * | 1984-12-24 | 1986-07-08 | Hitachi Ltd | 溝及び絶縁分離領域の形成方法 |
| JPS63271952A (ja) * | 1987-04-28 | 1988-11-09 | Nec Corp | 半導体装置の製造方法 |
| KR100237749B1 (ko) * | 1997-06-30 | 2000-01-15 | 김영환 | 반도체 장치의 소자 분리막 형성방법 |
| KR19990051399A (ko) * | 1997-12-19 | 1999-07-05 | 윤종용 | 반도체 장치의 소자분리방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20010004975A (ko) | 2001-01-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6228727B1 (en) | Method to form shallow trench isolations with rounded corners and reduced trench oxide recess | |
| KR100224700B1 (ko) | 반도체장치의 소자분리방법 | |
| KR100403627B1 (ko) | 트랜치 소자분리 방법 | |
| KR100528797B1 (ko) | 반도체 소자의 소자분리막 형성 방법 | |
| KR100478496B1 (ko) | 반도체 소자의 트렌치 산화막 형성 방법 | |
| KR20000044885A (ko) | 반도체 소자의 소자 분리막 형성 방법 | |
| KR100417853B1 (ko) | Ｓｔｉ 및 ｄｔｉ를 갖는 반도체 장치의 제조방법 | |
| KR100195237B1 (ko) | 개선된 트렌치와 로코스 조합형 소자분리방법 | |
| KR19990015463A (ko) | 반도체 장치의 트렌치 소자 분리 방법 | |
| KR100548571B1 (ko) | 반도체소자의 소자분리막 형성방법 | |
| KR19990003538A (ko) | 반도체 소자의 제조방법 | |
| KR20030049783A (ko) | 반도체 소자의 소자 분리막 형성 방법 | |
| KR100829366B1 (ko) | 반도체 소자의 트렌치 및 트렌치 형성 방법 | |
| KR0148611B1 (ko) | 반도체 소자의 소자분리막 형성방법 | |
| KR100273244B1 (ko) | 반도체소자의분리영역제조방법 | |
| KR20000043906A (ko) | 반도체 소자의 제조 방법 | |
| KR100373710B1 (ko) | 반도체 소자의 얕은 트렌치 소자 분리 영역 형성 방법 | |
| KR19980065679A (ko) | 얕은 트렌치 절연 형성 방법 | |
| KR100301251B1 (ko) | 반도체소자의필드산화막형성방법 | |
| KR100455095B1 (ko) | 반도체 소자의 소자 분리막 형성 방법 | |
| KR100561974B1 (ko) | 반도체 소자의 제조방법 | |
| KR100439105B1 (ko) | 반도체 소자의 소자분리막 제조방법 | |
| KR20020001353A (ko) | 얕은 트렌치를 갖는 반도체 소자의 제조 방법 | |
| KR20050003013A (ko) | 반도체 소자의 소자분리막 형성방법 | |
| KR20050022167A (ko) | 반도체 소자의 소자분리막 형성방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20101025 Year of fee payment: 6 |
|
| LAPS | Lapse due to unpaid annual fee |