KR20020001353A - 얕은 트렌치를 갖는 반도체 소자의 제조 방법 - Google Patents
얕은 트렌치를 갖는 반도체 소자의 제조 방법 Download PDFInfo
- Publication number
- KR20020001353A KR20020001353A KR1020000035994A KR20000035994A KR20020001353A KR 20020001353 A KR20020001353 A KR 20020001353A KR 1020000035994 A KR1020000035994 A KR 1020000035994A KR 20000035994 A KR20000035994 A KR 20000035994A KR 20020001353 A KR20020001353 A KR 20020001353A
- Authority
- KR
- South Korea
- Prior art keywords
- trench
- insulating film
- insulating layer
- pattern
- semiconductor device
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 15
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 13
- 239000000758 substrate Substances 0.000 claims abstract description 20
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 14
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 14
- 239000010703 silicon Substances 0.000 claims abstract description 14
- MYMOFIZGZYHOMD-UHFFFAOYSA-N Dioxygen Chemical compound O=O MYMOFIZGZYHOMD-UHFFFAOYSA-N 0.000 claims abstract description 4
- 229910001882 dioxygen Inorganic materials 0.000 claims abstract description 4
- 229920002120 photoresistant polymer Polymers 0.000 claims description 27
- 238000005530 etching Methods 0.000 claims description 16
- 239000000126 substance Substances 0.000 claims description 10
- 238000007517 polishing process Methods 0.000 claims description 9
- 239000011248 coating agent Substances 0.000 claims 1
- 238000000576 coating method Methods 0.000 claims 1
- 238000000151 deposition Methods 0.000 claims 1
- 238000009413 insulation Methods 0.000 claims 1
- 238000000034 method Methods 0.000 abstract description 16
- 230000007547 defect Effects 0.000 abstract description 5
- 150000004767 nitrides Chemical class 0.000 description 16
- 238000002955 isolation Methods 0.000 description 12
- 230000015572 biosynthetic process Effects 0.000 description 3
- 238000001505 atmospheric-pressure chemical vapour deposition Methods 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 241000293849 Cordylanthus Species 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- 230000002411 adverse Effects 0.000 description 1
- 210000003323 beak Anatomy 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 239000007789 gas Substances 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 230000007261 regionalization Effects 0.000 description 1
- 238000004904 shortening Methods 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 238000009751 slip forming Methods 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
- H01L21/31051—Planarisation of the insulating layers
- H01L21/31053—Planarisation of the insulating layers involving a dielectric removal step
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
- H01L21/311—Etching the insulating layers by chemical or physical means
- H01L21/31105—Etching inorganic layers
- H01L21/31111—Etching inorganic layers by chemical means
- H01L21/31116—Etching inorganic layers by chemical means by dry-etching
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Chemical & Material Sciences (AREA)
- General Chemical & Material Sciences (AREA)
- Inorganic Chemistry (AREA)
- Chemical Kinetics & Catalysis (AREA)
- Element Separation (AREA)
- Mechanical Treatment Of Semiconductor (AREA)
Abstract
규소 기판 상부에 패드 산화막과 질화막을 연속하여 형성한 후, 사진 식각 공정에 의해 소자 분리 영역을 정의하기 위한 패턴을 형성하고, 기판을 일정 깊이로 식각하여 얕은 트렌치를 형성한다. 다음, 트렌치가 형성되어 있는 기판 위에 절연막을 증착하여 트렌치를 채운다. 다음, 감광막을 도포하고 트렌치와 반대인 패턴이 형성된 리버스 마스크를 통해 감광막을 노광 현상하여 감광막 패턴을 형성한다. 다음, 식각 가스로 산소 기체를 많이 사용하여 감광막 패턴과 절연막을 동시에 식각하는 등방성 식각을 실시한다. 다음, 남아 있는 감광막 패턴을 모두 제거하고 비등방성 식각을 실시하여 트렌치 위에 절연막을 남기고 화학 기계적 연마 공정으로 질화막 위에 남아 있는 절연막을 제거한다. 이와 같은 반도체 소자의 제조 방법에서는 감광막 패턴 하부의 절연막의 튀어나온 부분을 등방성 식각으로 제거하여 화학 기계적 연마 공정 시에 발생하는 긁힘과 같은 공정 상의 결함을 없앨 수 있으며, 질화막 위에 떨어져 질화막이 식각이 안되는 문제점을 해결하여 수율을 향상시킬 수 있다. 또한, 화학 기계적 연마 공정 시간과 감광막 패턴의 제거 시간을 단축시켜 공정 비용을 줄일 수 있다.
Description
본 발명은 얕은 트렌치를 갖는 반도체 소자의 제조 방법에 관한 것이다.
일반적으로 반도체 소자 분리 방법으로 LOCOS(local oxidation of silicon) 소자 분리가 이용되어 왔다.
LOCOS는 질화막을 마스크로 해서 규소 기판 자체를 열산화시키기 때문에 공정이 간소해서 산화막의 소자 응력 문제가 적고, 생성되는 산화막질이 좋다는 이점이 있다.
그러나, LOCOS 소자 분리 방법을 이용하면, 소자 분리 영역이 차지하는 면적이 크기 때문에 미세화에 한계가 있을 뿐만 아니라 버즈 비크(bird's beak)가 발생하는 문제점이 있다.
이러한 문제점을 해결하기 위하여 LOCOS를 대체하는 소자 분리 기술로서 얕은 트렌치 소자 분리(STI; shallow trench isolation)를 이용하고 있다.
트렌치 소자 분리는 건식 식각을 이용하여 규소 기판에 얕은 트렌치를 만들고 그 속에 절연물을 채우는 방법으로서, 버즈 비크와 관련된 문제가 적고 채워진 트렌치는 표면을 평탄하게 하므로 소자 분리 영역이 차지하는 면적이 작아서 미세화에 유리하다.
그러면, 이러한 반도체 소자 분리를 위한 얕은 트렌치를 가지는 반도체 소자의 제조 방법에 대하여 도 1a 내지 도 1e를 참조하여 설명한다.
먼저, 도 1a에서과 같이 규소 기판(1)을 열산화하여 패드 산화막(2)을 열성장시키고, 그 상부에 화학 기상 증착법(CVD ; chemical vapor deposition)을 이용하여 질화막(3)을 형성한 후, 질화막(3) 위에 감광막(도시하지 않음)을 도포한다. 다음, 트렌치 패턴이 형성된 마스크(도시하지 않음)를 통해 감광막을 노광 현상하여 트렌치 형성을 위한 감광막 패턴(도시하지 않음)을 형성한다. 감광막 패턴을 마스크로 하여 드러난 질화막(3)과 패드 산화막(2)을 순차적으로 식각하여 제거하고, 드러난 규소 기판(1)을 일정 깊이로 식각하여 소자 분리 영역에 트렌치(5)를 형성한 후, 남은 감광막 패턴을 제거한다.
다음, 도 1b에서와 같이 트렌치(5)가 형성되어 있는 기판(1)에 절연막(6)을 증착하여 트렌치(5)를 채운다.
다음, 도 1c에서와 같이 감광막을 도포하고, 트렌치(5) 패턴과 반대 패턴이형성된 리버스 마스크(reverse mask)를 통해 감광막을 노광 현상하여 감광막 패턴(7)을 형성한다.
다음, 도 1d에서와 같이 감광막 패턴(7)을 마스크로 하고 질화막(3)을 식각 정지막으로 하여 절연막(6)을 제거한다.
다음, 도 1e에서와 같이 감광막 패턴(7)을 제거하고 화학 기계적 연마(CMP ; chemical mechanical polishing) 공정을 통하여 절연막(6)을 질화막(3)과 동일한 높이로 평탄화한 후 질화막(3)을 제거한다.
그러나, 이와 같은 종래의 방법으로 반도체 소자 분리를 위한 트렌치를 제조하면, 도 1d에서와 같이 감광막 패턴(7) 하부의 절연막(6) 중에서 튀어나온 부분(T1)이 화학 기계적 연마 공정 시에 떨어져 나와 질화막(3)의 긁힘을 유발하며 심한 경우에는 기판에도 긁힘을 유발하고, 이후 공정인 질화막(3) 제거 공정에서 절연막(6)이 남아 있는 부분은 식각이 잘 안되어 소자 형성 및 수율에 나쁜 영향을 미치게 된다.
본 발명이 이루고자 하는 기술적 과제는 제조 공정 중 발생하는 결함을 제거하여 수율을 향상시키는 것이다.
도 1a 내지 도 1e는 종래의 반도체 소자 분리를 위한 얕은 트렌치를 갖는 반도체 소자의 제조 방법을 순서대로 도시한 공정도이고,
도 2a 내지 도 2e는 본 발명의 실시예에 따른 반도체 소자 분리를 위한 얕은 트렌치를 가지는 반도체 소자의 제조 방법을 순서대로 도시한 공정도이다.
이러한 과제를 달성하기 위하여 본 발명에서는 감광막 패턴과 절연막을 비등방성 식각으로 동시에 식각한다.
본 발명에 따르면, 먼저 규소 기판을 일정 깊이로 식각하여 트렌치를 형성하고, 규소 기판 상부에 절연막을 증착한다. 다음, 절연막 위에 감광막을 도포하고 노광 현상하여 트렌치 상부에 감광막 패턴을 형성한다. 다음, 감광막 패턴과 절연막을 등방성 식각으로 동시에 식각한다.
여기서, 감광막 패턴과 절연막은 산소 기체의 양을 많이 써서 식각하는 것이 바람직하다.
등방성 식각을 실시한 후에, 규소 기판 상부에 남아 있는 절연막을 비등방성 식각으로 식각하여 트렌치 내부에 절연막을 남길 수 있다.
한편, 화학 기계적 연마 공정을 실시하여 기판 위에 남아 있는 절연막을 제거할 수 있다.
이러한 본 발명에서는 감광막 패턴 하부의 절연막의 튀어나온 부분을 등방성 식각으로 제거하여 화학 기계적 연마 공정 시에 발생하는 긁힘과 같은 공정 상의 결함을 없앨 수 있으며, 질화막 위에 떨어져 질화막이 식각이 안되는 문제점을 해결하여 수율을 향상시킬 수 있다. 또한, 화학 기계적 연마 공정 시간을 단축하고 감광막 패턴을 절연막과 동시에 제거하므로 감광막 패턴의 제거 시간을 단축할 수 있어 공정 비용을 줄일 수 있다.
그러면, 첨부한 도면을 참조하여 본 발명의 실시예에 따른 트렌치를 갖는 반도체 소자의 제조 방법에 대하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있을 정도로 상세히 설명한다.
도 2a 내지 도 2e를 참조하여 본 발명의 실시예에 따른 트렌치를 갖는 반도체 소자의 제조 방법에 대하여 상세히 설명한다.
먼저, 도 2a는 트렌치 패턴이 형성되어 있는 규소 기판(11)을 나타낸 것으로, 그 형성 공정은 종래의 트렌치 패턴 형성 공정과 동일하다. 규소 기판(11) 상부에 패드 산화막(12)과 질화막(13)을 연속하여 형성한 후, 사진 식각 공정에 의해 소자 분리 영역을 정의하기 위한 패턴을 형성하고, 기판(11)을 일정 깊이로 식각하여 얕은 트렌치(15)를 형성한다.
다음, 도 2b에서와 같이 트렌치(15) 패턴이 형성되어 있는 기판(11) 위에 상압 기상 증착법(APCVD: atmospheric pressure chemical vapor deposition)으로 절연막(16)을 증착하여 트렌치(15)를 채운다.
다음, 도 2c에서와 같이 감광막을 도포하고, 트렌치(15) 패턴과 반대 패턴이 형성된 리버스 마스크를 통해 감광막을 노광 현상하여 감광막 패턴(17)을 형성한다.
다음, 도 2d에서와 같이 식각 가스로 산소 기체를 많이 사용하여 감광막 패턴(17)과 절연막(16)이 동시에 식각되는 등방성 식각을 실시하면, 감광막 패턴(17)의 하부의 절연막(16) 중 T2 부분이 먼저 식각되어 제거되고, 식각을 진행할수록 절연막(16)과 감광막 패턴(17)의 두께가 얇아진다.
다음, 도 2e에서와 같이 남아 있는 감광막 패턴(17)을 모두 제거하고 비등방성 식각을 실시하여 절연막(16)을 거의 제거한 후 화학 기계적 연마 공정을 실시하여 질화막(13) 위에 남아 있는 절연막(16)을 제거한다. 다음, 질화막(13)을 습식 식각을 사용하여 제거한다.
이와 같이 본 발명에서는 절연막(16)의 튀어나온 부분(T2)을 등방성 식각으로 제거하여 화학 기계적 연마 공정 시에 발생하는 긁힘과 같은 공정 상의 결함을 없앨 수 있으며, 질화막(13) 위에 떨어져 질화막(13)이 식각이 안되는 문제점을 해결하여 수율을 향상시킬 수 있다. 또한, 화학 기계적 연마 공정 시간을 단축하고 감광막 패턴(17)을 절연막(16)과 동시에 제거하므로 감광막 패턴(17)의 제거 시간을 단축할 수 있어 공정 비용을 줄일 수 있다.
이와 같이 본 발명에서는 절연막의 튀어나온 부분을 제거하여 공정 상의 결함을 없애 수율을 향상시키며, 화학 기계적 연마 공정 시간 및 감광막 패턴의 제거 시간을 단축하여 공정 비용을 줄일 수 있다.
Claims (4)
- 규소 기판을 일정 깊이로 식각하여 트렌치를 형성하는 단계,상기 규소 기판 상부에 절연막을 증착하는 단계,상기 절연막 위에 감광막을 도포하고 노광 현상하여 상기 트렌치 상부에 감광막 패턴을 형성하는 단계,상기 감광막 패턴과 상기 절연막을 등방성 식각으로 동시에 식각하는 단계를 포함하는 얕은 트렌치를 갖는 반도체 소자의 제조 방법.
- 제1항에서,상기 감광막 패턴과 상기 절연막은 산소 기체의 양을 많이 써서 식각하는 얕은 트렌치를 갖는 반도체 소자의 제조 방법.
- 제1항에서,상기 규소 기판 상부에 남아 있는 상기 절연막을 비등방성 식각으로 식각하여 상기 트렌치 내부에 상기 절연막을 남기는 단계를 더 포함하는 얕은 트렌치를 갖는 반도체 소자의 제조 방법.
- 제3항에서,화학 기계적 연마 공정을 실시하여 상기 기판 위에 남아 있는 상기 절연막을제거하는 단계를 더 포함하는 얕은 트렌치를 갖는 반도체 소자의 제조 방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020000035994A KR20020001353A (ko) | 2000-06-28 | 2000-06-28 | 얕은 트렌치를 갖는 반도체 소자의 제조 방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020000035994A KR20020001353A (ko) | 2000-06-28 | 2000-06-28 | 얕은 트렌치를 갖는 반도체 소자의 제조 방법 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR20020001353A true KR20020001353A (ko) | 2002-01-09 |
Family
ID=19674449
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020000035994A KR20020001353A (ko) | 2000-06-28 | 2000-06-28 | 얕은 트렌치를 갖는 반도체 소자의 제조 방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR20020001353A (ko) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100479980B1 (ko) * | 2002-09-04 | 2005-03-30 | 동부아남반도체 주식회사 | 반도체 소자의 셀로우 트렌치 분리막 형성 방법 |
| KR101120169B1 (ko) * | 2008-03-07 | 2012-02-27 | 주식회사 하이닉스반도체 | 반도체 소자의 제조 방법 |
-
2000
- 2000-06-28 KR KR1020000035994A patent/KR20020001353A/ko not_active Application Discontinuation
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100479980B1 (ko) * | 2002-09-04 | 2005-03-30 | 동부아남반도체 주식회사 | 반도체 소자의 셀로우 트렌치 분리막 형성 방법 |
| KR101120169B1 (ko) * | 2008-03-07 | 2012-02-27 | 주식회사 하이닉스반도체 | 반도체 소자의 제조 방법 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US20090035917A1 (en) | Method for forming device isolation structure of semiconductor device using annealing steps to anneal flowable insulation layer | |
| KR20010046153A (ko) | 반도체장치의 트렌치 구조의 소자분리막 형성방법 | |
| KR20020001353A (ko) | 얕은 트렌치를 갖는 반도체 소자의 제조 방법 | |
| KR100478496B1 (ko) | 반도체 소자의 트렌치 산화막 형성 방법 | |
| KR100325604B1 (ko) | 반도체 소자 분리를 위한 얕은 트렌치 제조 방법 | |
| US7339251B2 (en) | Shallow trench isolation structure and formation method thereof | |
| KR100548571B1 (ko) | 반도체소자의 소자분리막 형성방법 | |
| KR20030052663A (ko) | 반도체소자의 분리 방법 | |
| KR100954418B1 (ko) | 반도체 소자의 소자분리막 형성방법 | |
| KR100528797B1 (ko) | 반도체 소자의 소자분리막 형성 방법 | |
| KR100295918B1 (ko) | 선택적 에피택셜 성장에 의한 트렌치 소자 분리 방법 | |
| KR100292387B1 (ko) | 반도체소자분리를위한트랜치제조방법 | |
| KR100587084B1 (ko) | 반도체소자의 제조방법 | |
| KR100315452B1 (ko) | 반도체 소자 분리를 위한 얕은 트렌치 제조 방법 | |
| KR100439105B1 (ko) | 반도체 소자의 소자분리막 제조방법 | |
| KR100355875B1 (ko) | 반도체 소자 분리 방법 | |
| KR100274977B1 (ko) | 반도체 소자 분리를 위한 트랜치 제조 방법 | |
| KR20000051689A (ko) | 반도체 소자 분리를 위한 얕은 트렌치 제조 방법 | |
| KR20000056829A (ko) | 반도체 소자 분리를 위한 얕은 트렌치 제조 방법 | |
| KR100485179B1 (ko) | 반도체 소자의 트렌치 및 트렌치 형성 방법 | |
| KR20000003508A (ko) | 반도체 소자의 소자분리막 형성 방법 | |
| KR19990030594A (ko) | 반도체 소자의 소자분리막 제조방법 | |
| KR19990080468A (ko) | 반도체 소자 분리를 위한 트랜치 제조 방법 | |
| KR20050012652A (ko) | 반도체 소자의 소자분리막 형성방법 | |
| KR20040056854A (ko) | 반도체 소자의 트렌치 형성 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E601 | Decision to refuse application |