KR20000056829A - 반도체 소자 분리를 위한 얕은 트렌치 제조 방법 - Google Patents
반도체 소자 분리를 위한 얕은 트렌치 제조 방법 Download PDFInfo
- Publication number
- KR20000056829A KR20000056829A KR1019990006525A KR19990006525A KR20000056829A KR 20000056829 A KR20000056829 A KR 20000056829A KR 1019990006525 A KR1019990006525 A KR 1019990006525A KR 19990006525 A KR19990006525 A KR 19990006525A KR 20000056829 A KR20000056829 A KR 20000056829A
- Authority
- KR
- South Korea
- Prior art keywords
- etching
- trench
- silicon wafer
- insulating film
- film
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 34
- 239000004065 semiconductor Substances 0.000 title claims abstract description 20
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 13
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 31
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 31
- 239000010703 silicon Substances 0.000 claims abstract description 31
- 238000002955 isolation Methods 0.000 claims abstract description 24
- 238000005530 etching Methods 0.000 claims abstract description 22
- 150000004767 nitrides Chemical class 0.000 claims abstract description 22
- 229920002120 photoresistant polymer Polymers 0.000 claims abstract description 22
- 239000000126 substance Substances 0.000 claims abstract description 13
- 238000001312 dry etching Methods 0.000 claims abstract description 7
- 238000000206 photolithography Methods 0.000 claims abstract description 5
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 claims abstract description 3
- 238000000137 annealing Methods 0.000 claims abstract description 3
- 229910052799 carbon Inorganic materials 0.000 claims abstract description 3
- 150000002430 hydrocarbons Chemical class 0.000 claims abstract description 3
- 238000007517 polishing process Methods 0.000 claims description 11
- 238000011065 in-situ storage Methods 0.000 claims description 4
- 238000000151 deposition Methods 0.000 claims description 3
- MYMOFIZGZYHOMD-UHFFFAOYSA-N Dioxygen Chemical compound O=O MYMOFIZGZYHOMD-UHFFFAOYSA-N 0.000 claims description 2
- 229910001882 dioxygen Inorganic materials 0.000 claims description 2
- 239000011203 carbon fibre reinforced carbon Substances 0.000 claims 1
- 238000005229 chemical vapour deposition Methods 0.000 claims 1
- 230000001590 oxidative effect Effects 0.000 claims 1
- 238000005498 polishing Methods 0.000 abstract description 12
- 238000009413 insulation Methods 0.000 abstract description 9
- 238000001505 atmospheric-pressure chemical vapour deposition Methods 0.000 abstract description 5
- 230000003647 oxidation Effects 0.000 abstract description 3
- 238000007254 oxidation reaction Methods 0.000 abstract description 3
- 239000002245 particle Substances 0.000 abstract description 3
- 238000001704 evaporation Methods 0.000 abstract 1
- 239000010408 film Substances 0.000 description 62
- 235000012431 wafers Nutrition 0.000 description 20
- 239000007789 gas Substances 0.000 description 3
- 238000001020 plasma etching Methods 0.000 description 3
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000000059 patterning Methods 0.000 description 2
- 239000010409 thin film Substances 0.000 description 2
- 239000004215 Carbon black (E152) Substances 0.000 description 1
- 241000293849 Cordylanthus Species 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- 238000004140 cleaning Methods 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 229930195733 hydrocarbon Natural products 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 229910052757 nitrogen Inorganic materials 0.000 description 1
- 230000002035 prolonged effect Effects 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 239000000779 smoke Substances 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
- H01L21/76232—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials of trenches having a shape other than rectangular or V-shape, e.g. rounded corners, oblique or rounded trench walls
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
- H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
- H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
- H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
- H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
- H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
- H01L21/31051—Planarisation of the insulating layers
- H01L21/31053—Planarisation of the insulating layers involving a dielectric removal step
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Chemical Kinetics & Catalysis (AREA)
- Element Separation (AREA)
Abstract
반도체 소자 분리를 위한 트렌치 제조 공정에서 화학 기계적 연마 공정 중에 트렌치 산화막 패턴의 상부 각진 모서리가 떨어져 나가 액티브 지역이나 필드 지역의 흠집을 발생시키며 파티클 소스로 작용하는 것을 방지할 뿐만 아니라 장시간의 화학 기계적 연마 공정에 의해 질화막이 과도하게 연마되는 것을 방지하기 위한 것으로, 트렌치가 형성된 실리콘웨이퍼 전면에 절연막을 두껍게 증착한 후, 감광막을 도포하고 건식 에치 백하여 절연막의 두께를 얇게 한다. 그리고, 건식 식각에 의한 이방성 식각으로 절연막을 패터닝한 후, 인 시투 공정에 의한 등방성 식각을 하여 패터닝된 절연막의 상부 에지를 라운딩되게 한 후, 감광막을 제거하고, 화학 기계적 연마 공정에 의해 평탄화하여 반도체 소자 분리를 위한 얕은 트렌치를 완성한다.
Description
본 발명은 반도체 소자의 제조 방법에 관한 것으로, 더욱 상세하게는 반도체 소자 제조 공정중 반도체 소자와 소자 사이를 전기적으로 격리하기 위한 얕은 트렌치를 제조하는 방법에 관한 것이다.
일반적으로 반도체 소자 분리 방법으로 LOCOS(local oxidation of silicon) 소자 분리가 이용되어 왔다. LOCOS는 질화막을 마스크로 해서 실리콘웨이퍼 자체를 열산화시키기 때문에 공정이 간소해서 산화막의 소자 응력 문제가 적고, 생성되는 산화막질이 좋다는 큰 이점이 있다.
그러나, LOCOS 소자 분리 방법을 이용하면 소자 분리 영역이 차지하는 면적이 크기 때문에 미세화에 한계가 있을 뿐만 아니라 버즈 비크(bird's beak)가 발생한다.
이러한 것을 극복하기 위해 LOCOS를 대체하는 소자 분리 기술로서 트렌치 소자 분리가 있다.
트렌치 소자 분리 방법은 반응성 이온 식각(RIE ; reactive ion etching)이나 플라즈마 식각과 같은 건식 식각 기술을 사용하여 좁고 깊은 트렌치를 만들고, 그 속에 잘연막을 채우는 방법으로, 실리콘웨이퍼에 트렌치를 만들어 절연물을 집어 넣기 때문에 버즈 비크와 관련된 문제가 없어진다. 또한, 절연막이 채워진 트렌치는 표면을 평탄하게 하므로 소자 분리 영역이 차지하는 면적이 작아서 미세화에 유리한 방법이다.
그러면, 반도체 소자 분리를 위한 얕은 트렌치를 제조하는 종래의 방법을 첨부된 도 1a 내지 도 1c를 참조하여 설명한다.
먼저, 도 1a에 도시한 바와 같이, 실리콘웨이퍼(1)를 열산화하여 150Å 정도의 두께로 패드 산화막(2)을 열성장시키고, 그 상부에 2000Å 정도의 두께로 질화막(3)을 증착한다. 그리고, 트렌치 패턴이 형성된 마스크를 이용하여 질화막(3)과 패드 산화막(2)을 선택적으로 식각하여 제거하고, 드러난 실리콘웨이퍼(1)를 일정 깊이로 식각하여 실리콘웨이퍼(1)의 소자 분리 영역에 트렌치(4)를 형성한다. 이후, 트렌치(4)가 형성된 실리콘웨이퍼(1)를 세정하고, 트렌치(4)의 소자 분리 특성을 강화하기 위하여 질화막(3)을 마스크로 실리콘웨이퍼(1)를 열산화하여 트렌치(4)의 내벽에 270Å 정도의 두께로 라이너(liner) 산화막(5)을 성장시킨다.
그 다음, 도 1b에 도시한 바와 같이, 실리콘웨이퍼(1) 전면에 상압 화학 기상 증착법(APCVD ; atmospheric pressure chemical vapor deposition)에 의해 불순물이 도핑되지 않은 산화막에 의한 절연막(6)을 8500Å 내지 11000Å 정도의 두께로 증착하여 트렌치를 완전히 매립하고, 1000℃ 정도의 온도로 어닐링(annealing)하여 트렌치에 매립된 절연막(6)을 고밀도화(densify)시킨다. 그리고, 트렌치 패턴과 반대 패턴이 형성된 리벌스(reverse) 마스크를 이용한 포토리소그래피 공정에 의해 절연막(6)을 이방성 건식 식각하여 트렌치 영역 이외의 액티브 영역(반도체 소자 영역) 상부 즉, 질화막(3) 상부의 절연막을 제거한 후, 실리콘웨이퍼(1) 전면을 세정한다.
이후, 도 1c에 도시한 바와 같이, 화학 기계적 연마(CMP ; chemical mechanical polishing) 공정에 의해 절연막(6)의 상부가 질화막(3) 상부와 평행이 되도록 평탄화함으로써 반도체 소자 분리를 위한 얕은 트렌치를 완성한다.
이와 같이 반도체 소자 분리를 위한 얕은 트렌치를 종래의 방법으로 제조할 경우, 도 1b에서와 같이 리벌스 패터닝에 의해 건식 식각된 절연막의 상부 모서리 부분(7)이 각진 형태로 된다. 이 상태에서 화학 기계적 연마 공정에 의해 절연막을 평탄화하면, 이 각진 모서리 부분이 취약하여 연마 공정 중에 떨어져 나가 파티클 소스(particle source)로 작용함으로써 트렌치 영역이나 액티브 영역에 스크래치(scratch)를 유발하여 후속 공정에서 단차에 의한 폴리 스트링거(poly stringer) 문제를 유발시키며, 심한 경우에는 액티브 영역의 질화막과 패드 산화막, 그리고 실리콘 웨이퍼에 까지 스크래치를 유발시켜 공정상의 오차를 발생함과 아울러 그에 따라 소자의 수율 및 신뢰성을 저하시키게 된다.
그리고, 화학 기게적 연마 공정시 패턴의 밀도가 조밀한 지역과 희박한 지역 사이의 연마율 차이에 의해, 패턴이 조밀한 지역을 기준으로 연마를 할 경우에는 패턴이 희박한 지역에서 질화막의 과도 식각으로 액티브 영역의 실리콘웨이퍼를 손상시킬 수 있고, 패턴이 희박한 지역을 기준으로 연마를 할 경우에는 패턴이 조밀한 지역에서 절연막이 완전히 제거되지 않고 남아 후속 습식 식각 공정에 의해 질화막을 제거시 질화막이 남게되는 문제점이 있다. 또한, 화학 기계적 연마 공정시 평탄화해야 할 산화막이 두꺼운 경우에는 장시간의 연마에 의해 질화막이 과도하게 연마되어 액티브 영역의 실리콘웨이퍼에 손상을 유발시키게 된다.
본 발명은 이와 같은 문제점을 해결하기 위한 것으로, 그 목적은 반도체 소자 분리를 위한 트렌치 제조 공정에서 화학 기계적 연마 공정 중에 트렌치 산화막 패턴의 상부 각진 모서리가 떨어져 나가 액티브 지역이나 필드 지역의 흠집을 발생시키며 파티클 소스로 작용하는 것을 방지할 뿐만 아니라 장시간의 화학 기계적 연마 공정에 의해 질화막이 과도하게 연마되는 것을 방지하는 데 있다.
도 1a 내지 도 1c는 종래의 반도체 소자 분리를 위한 얕은 트렌치를 제조하는 방법을 도시한 공정도이고,
도 2a 내지 도 2e는 본 발명의 일 실시예에 따라 반도체 소자 분리를 위한 얕은 트렌치를 제조하는 방법을 도시한 공정도이다.
상기와 같은 목적을 달성하기 위하여, 본 발명은 트렌치를 매입하기 위한 절연막의 증착 후, 감광막을 도포하고 건식 에치 백하여 절연막의 두께를 얇게 하는 것을 특징으로 한다.
또한, 본 발명은 절연막의 패터닝시, 건식 식각에 의한 이방성 식각으로 절연막을 패터닝한 후, 인 시투 공정에 의한 등방성 식각을 하여 패터닝된 절연막의 상부 에지를 라운딩되게 하는 것을 특징으로 한다.
이하, 첨부된 도면을 참조하여 본 발명에 따른 바람직한 일 실시예를 설명한다.
도 2a 내지 도 2e는 본 발명의 일 실시예에 따른 반도체 소자 분리를 위한 트렌치를 제조하는 방법을 공정 순서에 따라 도시한 실리콘웨이퍼의 단면도이다.
먼저, 도 2a에 도시한 바와 같이, 실리콘웨이퍼(11)를 열산화하여 후속 공정에서 형성될 질화막과 실리콘웨이퍼 사이에 발생하는 스트레스를 흡수하기 위한 패드 산화막(12)을 150Å 정도의 두께로 성장시키고, 그 상부에 질화막(13)을 2000Å 정도의 두께로 증착한다. 그리고, 질화막(13)과 패드 산화막(12)이 형성된 실리콘웨이퍼(11) 전면에 감광막을 도포하고, 트렌치 패턴이 형성된 마스크를 통해 노광 현상하여 트렌치 형성을 위한 감광막 패턴을 형성한다. 이 후, 감광막 패턴을 마스크로 건식 식각에 의해 드러난 질화막(13)과 패드 산화막(12)을 식각하여 제거하고, 다시 드러난 실리콘웨이퍼(11)를 일정 깊이로 식각하여 반도체 소자 분리 영역을 트렌치(14)로 형성한다(포토리소그래피 공정 ; photolithography). 그리고, 감광막 패턴을 제거하고 실리콘웨이퍼(11)를 세정한 후, 트렌치(14)의 소자 분리 특성을 강화하기 위하여 실리콘웨이퍼(11)를 열산화하여 트렌치(14)의 내벽에 270Å 정도의 두께로 라이너 산화막(15)을 성장시킨다.
그 다음, 도 2b에 도시한 바와 같이, 실리콘웨이퍼(11) 전면에 상압 화학 기상 증착법에 의해 절연막(16)을 8500Å 내지 11000Å 정도의 두께로 두껍게 증착하여 트렌치를 매립하고, 1000℃ 정도의 온도로 어닐링하여 트렌치에 매립된 절연막(16)을 고밀도화시킨다. 그리고, 절연막(16) 상부에 평탄화될 정도의 두께, 바람직하게는 3000Å 내지 15000Å 정도의 두께로 감광막(17)을 도포한다.
그 다음, 도 2c에 도시한 바와 같이, 감광막(17)과 절연막(16)의 식각비가 1:1이 되도록 건식 에치 백(dry etch back)을 통해 감광막(17)과 절연막(16)을 식각한다. 이때, 건식 에치 백에서의 식각 정지점(EOP ; end of point)은 원하는 박막만을 식각시키기 위해 다른 박막이 드러날 때 식각 분위기가 변하는 점으로 하며, 분위기가 변화는 점의 가스 파장으로 감지하는 데, 건식 에치 백에서 사용된 탄소(C)와 탄화수소(CH) 화합물 가스의 파장으로 식각 정지점을 결정하여 절연막(16)의 식각을 정지함으로써, 질화막(3) 상부의 남은 절연막(16)이 평탄화되도록 하며, 바람직하게는 남은 절연막(16)의 두께가 3000Å 내지 5000Å이 되도록 평탄화한다. 그리고, 남은 감광막을 제거하고 실리콘웨이퍼(11) 전면을 세정한다.
그 다음, 도 2d에 도시한 바와 같이, 평탄화된 절연막(16) 상부에 감광막을 도포하고, 트렌치 패턴과 반대 패턴이 형성된 리벌스 마스크를 통해 감광막을 노광 현상하여 트렌치 영역 상부에만 감광막이 남도록 감광막 패턴(18)을 형성한다. 이후, 감광막 패턴(18)을 마스크로 건식 식각에 의한 이방성 식각으로 드러난 절연막(16)을 식각하여 패터닝한다. 이때, 절연막(16)의 이방성 식각 정지점은 탄화질소(CN) 가스의 파장으로 결정하여 질화막(13)에서 식각을 멈춘다. 그리고, 인 시투(IN-SITU) 공정에 의한 등방성 식각으로 감광막 패턴(18)의 측면을 식각하여 감광막 패턴(18)의 폭을 일정 길이(20) 만큼 줄임과 동시에 절연막(16) 패턴의 상부 에지 부분(19)을 라운딩시킨다. 이때, 등방성 식각 공정에서 산소 가스를 과도하게 공급하여 감광막 패턴의 측면 식각을 활성화시킨다.
그 다음, 도 2e에 도시한 바와 같이, 감광막 패턴을 제거하고, 실리콘웨이퍼(11)를 세정한 후, 화학 기계적 연마 공정에 의해 절연막(16)을 평탄화함으로써 반도체 소자 분리를 위한 얕은 트렌치를 완성한다. 이때, 종래와 달리, 절연막(16) 상부 에지 부분이 라운딩되어 있으므로 화학 기계 연마 공정 중에 상부 에지 부분이 떨어져 나가 파티클 소스로 작용하는 것을 방지할 수 있으며, 절연막(16)의 두께가 얇기 때문에 패턴이 조밀한 지역과 희박한 지역에서의 연마율이 거의 동일하게 되므로 질화막의 과도 연마뿐만 아니라 부족 연마에 의해 액티브 영역에 질화막이 남는 등의 문제를 미연에 방지할 수 있다.
이와 같이 본 발명은 반도체 소자 분리를 위한 얕은 트렌치를 제조하는 공정에서 트렌치를 매입하는 절연막 패턴의 화학 기계적 연마 공정 이전에 절연막 패턴의 상부 에지 부분을 라운딩되게 함으로써 절연막 조각이 깨어져 파티클 소스로 작용하는 것을 방지할 수 있을 뿐만 아니라 절연막 패턴의 두께를 얇게 한 다음 화학 기계적 연마 공정을 실시하므로 패턴 밀도에 의한 연마율 차이에 의해 질화막의 과도 연마나 부족 연마가 발생하는 것을 방지할 수 있어 공정 수율 및 반ㄷ체 소자의 신뢰성을 향상시킬 수 있다.
Claims (6)
- 실리콘웨이퍼 상부에 패드 산화막과 질화막을 형성한 후, 포토리소그래피 공정에 의해 실리콘웨이퍼의 소자 분리 영역에 트렌치를 형성하는 단계와;상기 트렌치가 형성된 실리콘웨이퍼를 열산화하여 상기 트렌치 내벽에 라이너 산화막을 형성하는 단계와;상압 화학 기상 증착법으로 상기 실리콘웨이퍼 전면에 절연막을 두껍게 증착하여 상기 트렌치를 매립하고, 어닐링하는 단계와;상기 절연막 상부에 감광막을 도포하고 실리콘웨이퍼의 액티브 영역이 드러나도록 감광막 패턴을 형성한 후, 상기 감광막 패턴을 마스크로 상기 액티브 영역의 절연막을 식각하는 단계와;상기 식각된 절연막 패턴을 화학 기계적 연마 공정에 의해 평탄화하는 단계를 포함하되,상기 절연막을 식각하는 단계 이전에, 상기 절연막 상부에 감광막을 도포한 후, 상기 감광막과 절연막을 탄소와 탄화수소 화합물의 파장으로 식각 정지점을 결정하여 건식 에치 백하는 단계를 더 포함하는 것을 특징으로 하는 반도체 소자 분리를 위한 얕은 트렌치 제조 방법.
- 제 1 항에 있어서, 상기 감광막은 3000Å 내지 15000Å의 두께로 도포하는 것을 특징으로 하는 반도체 소자 분리를 위한 얕은 트렌치 제조 방법.
- 제 1 항에 있어서, 상기 에치 백 공정에 의한 상기 절연막과 감광막의 식각비는 1:1:이 되도록 하는 것을 특징으로 하는 반도체 소자 분리를 위한 얕은 트렌치 제조 방법.
- 제 1 항에 있어서, 상기 건식 에치 백 공정에 의해 절연막의 두께가 3000Å 내지 5000Å이 되도록 하는 것을 특징으로 하는 반도체 소자 분리를 위한 얕은 트렌치 제조 방법.
- 제 1 항 내지 제 4 항 중 어느 한 항에 있어서, 상기 감광막 패턴을 마스크로 상기 절연막을 식각하는 단계는,상기 감광막 패턴을 마스크로 상기 절연막을 건식 식각에 의한 이방성 식각하는 단계와;상기 이방성 식각 후, 인 시투 공정에 의한 등방성 식각하여 상기 식각된 절연막 상부 에지를 라운딩시키는 단계를 포함하는 것을 특징으로 하는 반도체 소자 분리를 위한 얕은 트렌치 제조 방법.
- 제 5 항에 있어서, 상기 인 시투 공정에 의한 등방성 식각시, 산소 가스를 과도하게 공급하여 상기 감광막 패턴의 측면 식각을 활성화시키는 것을 특징으로 하는 반도체 소자 분리를 위한 얕은 트렌치 제조 방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019990006525A KR100315442B1 (ko) | 1999-02-26 | 1999-02-26 | 반도체 소자 분리를 위한 얕은 트렌치 제조 방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019990006525A KR100315442B1 (ko) | 1999-02-26 | 1999-02-26 | 반도체 소자 분리를 위한 얕은 트렌치 제조 방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20000056829A true KR20000056829A (ko) | 2000-09-15 |
| KR100315442B1 KR100315442B1 (ko) | 2001-11-28 |
Family
ID=19575179
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019990006525A KR100315442B1 (ko) | 1999-02-26 | 1999-02-26 | 반도체 소자 분리를 위한 얕은 트렌치 제조 방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100315442B1 (ko) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20020077699A (ko) * | 2001-04-02 | 2002-10-14 | 아남반도체 주식회사 | 반도체 소자의 트렌치 소자분리 방법 |
| KR100723789B1 (ko) * | 2001-12-19 | 2007-05-30 | 매그나칩 반도체 유한회사 | 반도체 소자의 평탄화 방법 |
| KR100742961B1 (ko) * | 2001-12-18 | 2007-07-25 | 매그나칩 반도체 유한회사 | 반도체 소자의 평탄화 방법 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR19980048836A (ko) * | 1996-12-18 | 1998-09-15 | 김광호 | 반도체 소자의 소자분리막 형성방법 |
-
1999
- 1999-02-26 KR KR1019990006525A patent/KR100315442B1/ko not_active IP Right Cessation
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20020077699A (ko) * | 2001-04-02 | 2002-10-14 | 아남반도체 주식회사 | 반도체 소자의 트렌치 소자분리 방법 |
| KR100742961B1 (ko) * | 2001-12-18 | 2007-07-25 | 매그나칩 반도체 유한회사 | 반도체 소자의 평탄화 방법 |
| KR100723789B1 (ko) * | 2001-12-19 | 2007-05-30 | 매그나칩 반도체 유한회사 | 반도체 소자의 평탄화 방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR100315442B1 (ko) | 2001-11-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100315441B1 (ko) | 반도체 소자 분리를 위한 얕은 트렌치 제조 방법 | |
| KR100567022B1 (ko) | 반도체소자의 트렌치를 이용한 소자분리막 형성방법 | |
| KR100315442B1 (ko) | 반도체 소자 분리를 위한 얕은 트렌치 제조 방법 | |
| KR20010008579A (ko) | 반도체장치의 ｓｔｉ형 소자분리막 형성방법 | |
| KR20010046153A (ko) | 반도체장치의 트렌치 구조의 소자분리막 형성방법 | |
| KR100475025B1 (ko) | 반도체소자의 소자분리절연막 형성방법 | |
| KR100325609B1 (ko) | 반도체 소자 분리를 위한 얕은 트렌치 제조 방법 | |
| KR100478496B1 (ko) | 반도체 소자의 트렌치 산화막 형성 방법 | |
| KR100325604B1 (ko) | 반도체 소자 분리를 위한 얕은 트렌치 제조 방법 | |
| KR100292387B1 (ko) | 반도체소자분리를위한트랜치제조방법 | |
| US7339251B2 (en) | Shallow trench isolation structure and formation method thereof | |
| KR100325608B1 (ko) | 반도체 소자 분리를 위한 얕은 트렌치 제조 방법 | |
| KR100278883B1 (ko) | 반도체 소자 분리를 위한 얕은 트렌치 제조 방법 | |
| KR100868925B1 (ko) | 반도체 소자의 소자분리막 형성방법 | |
| KR100237749B1 (ko) | 반도체 장치의 소자 분리막 형성방법 | |
| KR100305145B1 (ko) | 반도체장치의 ｓｔｉ형 소자분리막 형성방법 | |
| KR100632034B1 (ko) | 반도체 소자의 소자 분리막 형성 방법 | |
| KR100954418B1 (ko) | 반도체 소자의 소자분리막 형성방법 | |
| KR100652288B1 (ko) | 반도체 소자의 소자 분리막 제조 방법 | |
| KR100506051B1 (ko) | 반도체 소자의 소자분리 방법 | |
| KR100195227B1 (ko) | 반도체장치의 소자분리방법 | |
| KR100480625B1 (ko) | 트렌치 소자분리막 형성방법 및 그 소자분리막을 구비하는반도체 소자 | |
| KR20010002305A (ko) | 반도체 소자 분리를 위한 얕은 트렌치 제조 방법 | |
| KR100788359B1 (ko) | 반도체 소자의 제조 방법 | |
| KR100743619B1 (ko) | 반도체장치의 트렌치 형성방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20080930 Year of fee payment: 8 |
|
| LAPS | Lapse due to unpaid annual fee |