KR100278883B1 - 반도체 소자 분리를 위한 얕은 트렌치 제조 방법 - Google Patents
반도체 소자 분리를 위한 얕은 트렌치 제조 방법 Download PDFInfo
- Publication number
- KR100278883B1 KR100278883B1 KR1019990002264A KR19990002264A KR100278883B1 KR 100278883 B1 KR100278883 B1 KR 100278883B1 KR 1019990002264 A KR1019990002264 A KR 1019990002264A KR 19990002264 A KR19990002264 A KR 19990002264A KR 100278883 B1 KR100278883 B1 KR 100278883B1
- Authority
- KR
- South Korea
- Prior art keywords
- etching
- nitride film
- trench
- semiconductor device
- film
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 36
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 18
- 150000004767 nitrides Chemical class 0.000 claims abstract description 43
- 238000000034 method Methods 0.000 claims abstract description 30
- 238000002955 isolation Methods 0.000 claims abstract description 28
- 238000005530 etching Methods 0.000 claims abstract description 25
- 229920002120 photoresistant polymer Polymers 0.000 claims abstract description 12
- 229920000642 polymer Polymers 0.000 claims abstract description 8
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 24
- 229910052710 silicon Inorganic materials 0.000 claims description 24
- 239000010703 silicon Substances 0.000 claims description 24
- 239000000126 substance Substances 0.000 claims description 5
- 238000000059 patterning Methods 0.000 claims description 4
- 238000007517 polishing process Methods 0.000 claims description 3
- PXGOKWXKJXAPGV-UHFFFAOYSA-N Fluorine Chemical compound FF PXGOKWXKJXAPGV-UHFFFAOYSA-N 0.000 claims description 2
- 238000000151 deposition Methods 0.000 claims description 2
- 238000001312 dry etching Methods 0.000 claims description 2
- 229910052731 fluorine Inorganic materials 0.000 claims description 2
- 239000011737 fluorine Substances 0.000 claims description 2
- 235000012431 wafers Nutrition 0.000 abstract description 21
- 238000000206 photolithography Methods 0.000 abstract description 6
- 238000004140 cleaning Methods 0.000 abstract description 3
- 230000015572 biosynthetic process Effects 0.000 description 3
- 238000007796 conventional method Methods 0.000 description 3
- 238000010586 diagram Methods 0.000 description 2
- 230000005684 electric field Effects 0.000 description 2
- 238000001020 plasma etching Methods 0.000 description 2
- 238000005498 polishing Methods 0.000 description 2
- 238000000926 separation method Methods 0.000 description 2
- 241000293849 Cordylanthus Species 0.000 description 1
- 229910018503 SF6 Inorganic materials 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- 239000004809 Teflon Substances 0.000 description 1
- 229920006362 Teflon® Polymers 0.000 description 1
- 238000004380 ashing Methods 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 230000001681 protective effect Effects 0.000 description 1
- 230000003252 repetitive effect Effects 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- SFZCNBIFKDRMGX-UHFFFAOYSA-N sulfur hexafluoride Chemical compound FS(F)(F)(F)(F)F SFZCNBIFKDRMGX-UHFFFAOYSA-N 0.000 description 1
- 229960000909 sulfur hexafluoride Drugs 0.000 description 1
- 230000001052 transient effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
- H01L21/31051—Planarisation of the insulating layers
- H01L21/31053—Planarisation of the insulating layers involving a dielectric removal step
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
- H01L21/311—Etching the insulating layers by chemical or physical means
- H01L21/31105—Etching inorganic layers
- H01L21/31111—Etching inorganic layers by chemical means
- H01L21/31116—Etching inorganic layers by chemical means by dry-etching
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Chemical & Material Sciences (AREA)
- General Chemical & Material Sciences (AREA)
- Inorganic Chemistry (AREA)
- Chemical Kinetics & Catalysis (AREA)
- Element Separation (AREA)
Abstract
반도체 소자 분리를 위한 얕은 트렌치를 제조하는 방법에 관한 것으로, 반도체 소자 분리를 위한 얕은 트렌치 제조 공정에서 감광막 패턴을 마스크로 하여 질화막을 식각할 경우, 감광막 패턴을 마스크로 드러난 질화막을 일정 두께로 1차 식각함과 동시에 식각된 질화막의 양 측벽에 중합체를 형성시킨 다음, 남은 질화막을 일정 두께로 등방성 식각하는 공정을 반복하여 질화막의 식각된 형태가 상부폭보다 하부폭이 넓은 계단식의 병목 구조로 되도록 하여 트렌치에 매입되는 절연막의 상부 폭을 트렌치의 상부 폭보다 크게 형성함으로써, 포토리소그래피 공정에서의 마스크 정렬 오차 및 후속 세척 공정 등에 의한 절연막의 식각에 대한 여유를 주어 반도체 소자 형성시 트렌치 측벽 상부 모서리의 실리콘웨이퍼가 드러나는 것을 방지할 수 있어 반도체 소자 제조 공정의 수율을 향상시킬 수 있을 뿐만 아니라 반도체 소자의 신뢰도를 향상시킬 수 있다.
Description
본 발명은 반도체 소자 제조 공정중 반도체 소자를 분리하는 방법에 관한 것으로, 더욱 상세하게는 반도체 소자 분리를 위한 얕은 트렌치를 제조하는 방법에 관한 것이다.
일반적으로 반도체 소자 분리 방법으로는 질화막을 이용하는 LOCOS(local oxidation of silicon)소자 분리가 이용되어 왔다.
LOCOS는 질화막을 마스크로 해서 실리콘웨이퍼 자체를 열산화시키기 때문에 공정이 간소해서 산화막의 소자 응력 문제가 적고, 생성되는 산화막질이 좋다는 큰 이점이 있다.
그러나, LOCOS 소자 분리 방법을 이용하면 소자 분리 영역이 차지하는 면적이 크기 때문에 미세화에 한계가 있을 뿐만 아니라 버즈 비크(bird's beak)가 발생한다.
이러한 것을 극복하기 위해 LOCOS를 대체하는 소자 분리 기술로서 트렌치 소자 분리(STI : shallow trench isolation)가 있다. 트렌치 소자 분리에서는 실리콘웨이퍼에 트렌치를 만들어 절연물을 집어넣기 때문에 소자 분리 영역이 차지하는 면적이 작아서 미세화에 유리하다.
그러면, 도 1a 내지 도 1e를 참조하여 반도체 소자 분리를 위한 얕은 트렌치를 제조하는 종래의 방법을 설명한다.
먼저, 도 1a에 도시한 바와 같이, 실리콘웨이퍼(1)를 열산화하여 패드 산화막(2)을 성장시키고, 그 상부에 질화막(3)을 증착한 후, 감광막(4)을 도포한다. 그리고, 반도체 소자 분리용 마스크를 통해 감광막을 노광 현상하여 반도체 소자 분리 영역을 정의하기 위한 감광막 패턴(4)을 형성한다.
그 다음 도 1b에 도시한 바와 같이, 감광막 패턴(4)을 마스크로 하여 드러난 질화막(3)을 식각하여 제거하고, 다시 드러난 패드 산화막(2)을 식각하여 제거한다. 그리고, 다시 드러난 실리콘웨이퍼(1)를 일정 깊이로 식각하여 실리콘웨이퍼의 소자 분리 영역에 트렌치를 형성한다.
그 다음 도 1c에 도시한 바와 같이, 질화막(3) 상부의 감광막 패턴(4)을 제거하고, 화학 기상 증착법(chemical vapor deposition)에 의해 트렌치를 포함한 실리콘웨이퍼(1) 전면에 절연막(5)을 두껍게 증착하여 트렌치를 메운다. 그리고, 열처리 공정에 의해 증착된 절연막(5)을 치밀화한다.
그 다음 도 1d에 도시한 바와 같이, 포토리소그래피(photolithography) 공정에 의해 질화막(3) 상부의 절연막을 제거하여 트렌치 영역에만 절연막이 남도록 패터닝한 후, 화학 기계적 연마(CMP : chemical mechanical polishing) 공정에 의해 질화막(3) 상부와 절연막(5) 상부가 같아지도록 평탄화한다.
그 다음 도 1e에 도시한 바와 같이, 실리콘웨이퍼(1)를 세정하여 남은 질화막(3)을 제거함으로써, 반도체 소자 분리를 위한 얕은 트렌치를 완성한다.
이와 같은 종래의 방법에 의해 반도체 소자 분리를 위한 얕은 트렌치를 제조할 경우, 화학 기계적 연마 공정에 의한 평탄화 직전의 절연막 패터닝을 위한 포토리소그래피 공정에서 마스크 정렬 오차가 발생하거나, 반도체 소자 분리를 위한 트렌치 제조 이후, 반도체 소자를 형성하기 위한 게이트 산화막(도 2의 6) 형성 이전의 패드 산화막 제거 및 세척 공정 중 도 2에서와 같이 실리콘웨이퍼의 소자 영역과 얕은 트렌치에 의한 소자 분리 영역의 경계 영역(A)에서 트렌치 측벽 상부 모서리의 절연막이 제거되는 등의 이유로 인하여 트렌치 측벽 상부 모서리의 실리콘 웨이퍼가 드러나게 된다.
이렇게 트렌치 측벽 상부 모서리의 실리콘웨이퍼가 드러난 상태로 생산된 반도체 소자에 소자 동작을 위한 전계를 인가하면 트렌치 측벽 상부 모서리의 드러난 실리콘웨이퍼 부분(도 2의 A)에 전계가 집중되어 게이트 산화막이 파괴되는 현상(kink effect)이 발생하여 반도체 소자의 신뢰성이 저하될 뿐만 아니라 반도체 소자 제조 공정의 수율이 감소하게 된다.
본 발명은 이와 같은 문제점을 해결하기 위하여 안출한 것으로, 그 목적은 얕은 트렌치 형성시 절연막을 패터닝하기 위한 마스크의 정렬 오차 및 후속 공정에서의 과도한 식각에 의해 트렌치 측벽 상부 모서리의 실리콘웨이퍼가 드러나는 것을 방지하여 반도체 소자의 신뢰성 및 반도체 소자 제조 공정의 수율을 향상시키는 데 있다.
도 1a 내지 도 1e는 종래의 방법에 의해 반도체 소자 분리를 위한 얕은 트렌치를 제조하는 공정을 개략적으로 도시한 공정도이고,
도 2는 종래의 반도체 소자 분리를 위한 트렌치 제조 방법에 의해 제조된 얕은 트렌치에서 발생되는 부분을 도시한 실리콘 웨이퍼의 단면도이고,
도 3a 내지 도 3f는 본 발명의 일 실시예에 따라 반도체 소자 분리를 위한 얕은 트렌치를 제조하는 공정을 개략적으로 도시한 공정도이다.
상기와 같은 목적을 달성하기 위하여, 본 발명은 트렌치에 매입된 절연막의 폭이 트렌치 상부의 폭보다 넓게 형성되도록 함으로써 얕은 트렌치 형성시 절연막을 패터닝하기 위한 마스크의 정렬 오차 및 후속 공정에서의 과도 식각에 대한 공정 여유(margin)를 주는 것을 특징으로 한다.
상기 절연막의 폭이 트렌치 상부의 폭보다 넓게 형성되도록 하기 위하여 본 발명은, 반도체 소자 분리를 위한 얕은 트렌치 제조 공정에서 감광막 패턴을 마스크로 하여 질화막을 식각할 경우, 감광막 패턴을 마스크로 드러난 질화막을 일정 두께로 식각함과 동시에 식각된 질화막의 양 측벽에 중합체를 형성시킨 다음, 질화막을 등방성 식각하여 질화막의 식각된 형태가 상부폭보다 하부폭이 넓은 계단식의 병목 구조로 되게 하는 것을 특징으로 한다.
이하, 첨부된 도면을 참조하여 본 발명에 따른 바람직한 일 실시예를 설명하면 다음과 같다.
도 3a 내지 도 3f는 본 발명의 일 실시예에 따라 반도체 소자 분리를 위한 트렌치를 제조하는 방법을 공정 순서에 따라 도시한 실리콘웨이퍼의 단면도이다.
먼저, 도 3a에 도시한 바와 같이, 실리콘웨이퍼(11)를 열산화하여 패드 산화막(12)을 성장시키고, 그 상부에 질화막(13)을 증착한 후, 감광막을 도포한다. 그리고, 반도체 소자 분리용 마스크를 통해 감광막을 노광 현상하여 반도체 소자 분리 영역을 정의하기 위한 감광막 패턴(14)을 형성한다.
그 다음 도 3b에 도시한 바와 같이, 감광막 패턴(14)을 마스크로 드러난 질화막(13)을 상부 폭보다 하부 폭이 넓도록 계단식의 병목 구조가 되게 식각한다.
즉, 감광막 패턴(14)을 마스크로 드러난 질화막(13)을 일정 두께, 바람직하게는 150Å 내지 1000Å 정도의 두께로 식각함과 동시에 식각되는 질화막(13)의 양 측벽에 중합체(polymer)를 형성시킨다. 이때, 중합체는 반응성 이온 식각(RIE ; reactive ion etching) 등에 의한 질화막의 식각시, 감광막 패턴의 레지스터 재료가 이온으로 스퍼터 분해되고, 이것이 질화막의 측벽에 붙어 테프론 막 등과 같은 보호막을 형성함으로써 생성된다. 이후, 일정 두께로 식각되어 양 측벽에 중합체가 형성된 질화막(13)을 건식 식각, 바람직하게는 육플루오르화 황() 등과 같이 불소(F) 원자가 포함된 가스를 이용하여 일정 두께로 등방성 식각한다. 그러면, 초기 일정 두께로 식각된 질화막(13)은 측벽의 중합체에 의해 식각이 억제되며, 하부의 질화막(13)은 등방성 식각에 의해 초기 식각된 폭보다 넓게 식각된다.
그리고, 재차 이와 같은 공정을 반복하여 질화막(13)을 150Å 내지 1000Å 정도의 일정 두께로 식각하며, 그 측벽에 중합체를 형성한 후, 등방성 식각하여 질화막(13)을 상부 폭보다 하부 폭이 넓은 계단식의 병목 구조가 되게 한다.
그 다음 도 3c에 도시한 바와 같이, 감광막 패턴(14)을 마스크로 하여 드러난 패드 산화막(12)을 식각하여 제거하고, 다시 드러난 실리콘웨이퍼(11)를 일정 깊이로 식각하여 실리콘웨이퍼(11)의 소자 분리 영역에 트렌치를 형성한 후, 애싱(ashing) 공정에 의해 감광막 패턴(14)을 제거한다.
그 다음 도 3d에 도시한 바와 같이, 화학 기상 증착법(CVD ; chemical mechanical polishing)에 의해 트렌치를 포함한 실리콘웨이퍼(11) 전면에 절연막(15)을 두껍게 증착하여 트렌치를 매립한다. 그리고, 포토리소그래피 공정에 의해 질화막(13) 상부의 절연막을 제거하여 트렌치 영역에만 절연막이 남도록 패터닝한 후, 기계 화학적 연마 공정에 의해 도 3e에서와 같이 질화막(13) 상부와 절연막(15) 상부가 같아지도록 평탄화한다. 이때, 실리콘웨이퍼(11) 표면에서 트렌치의 상부 폭보다 절연막(15)의 폭이 더 크게 형성되므로 포토리소그래피 공정에서의 마스크 정렬시 충분한 여유(margin)를 갖고 공정을 수행할 수 있다.
그 다음 도 3f에 도시한 바와 같이, 남은 질화막(13)을 제거하여 트렌치 절연막(15)의 하부측 폭이 트렌치의 폭보다 크게 형성된 반도체 소자 분리를 위한 얕은 트렌치를 완성한다.
이때, 트렌치에 매입된 절연막 상부의 폭이 트렌치의 폭보다 크게 형성되어 있으므로, 후속의 반도체 소자 형성 이전의 패드 산화막 제거 및 세척 공정 등에 의해 절연막의 식각이 어느 정도 과도하게 진행되어도 트렌치에 의한 소자 분리 영역과 반도체 소자 영역의 경계 부분에서 트렌치의 측벽 상부 모서리를 이루는 실리콘웨이퍼가 드러나지 않게 된다.
그리고, 이와 같은 실시예에서는 질화막을 식각함과 동시에 그 측벽에 중합체를 형성시키고, 질화막을 등방성 식각하는 공정을 2번 반복하였지만, 이와는 달리 필요에 따라 1번 또는 다수의 반복 공정에 의해 질화막을 식각할 수도 있다.
이와 같이 본 발명은 반도체 소자 분리를 위한 트렌치를 형성할 경우 트렌치에 매입되는 절연막의 상부 폭을 트렌치의 상부 폭보다 크게 형성함으로써, 포토리소그래피 공정에서의 마스크 정렬 오차 및 후속 세척 공정 등에 의한 절연막의 식각에 대한 여유를 주어 반도체 소자 형성시 트렌치 측벽 상부 모서리의 실리콘웨이퍼가 드러나는 것을 방지할 수 있어 반도체 소자 제조 공정의 수율을 향상시킬 수 있을 뿐만 아니라 반도체 소자의 신뢰도를 향상시킬 수 있다.
Claims (3)
- 실리콘웨이퍼 상에 패드 산화막과 질화막, 감광막을 연속하여 형성한 후, 사진 현상하여 소자 분리 영역을 정의하는 감광막 패턴을 형성하는 단계와;감광막 패턴을 마스크로 드러난 질화막과 패드 산화막을 식각하여 제거한 다음, 드러난 실리콘웨이퍼를 일정 깊이로 식각하여 트렌치를 형성하는 단계와;감광막 패턴을 제거하고, 실리콘웨이퍼 전면에 절연막을 증착하는 단계와;트렌치 영역에만 절연막이 남도록 패터닝하여, 기계 화학적 연마 공정으로 평탄화한 후, 질화막을 제거하는 단계로 이루어지는 반도체 소자 분리를 위한 얕은 트렌치를 제조하는 방법에 있어서,상기 감광막 패턴을 마스크로 드러난 질화막을 식각하는 단계는, 드러난 질화막을 일정 두께로 식각함과 동시에 식각된 질화막의 양 측벽에 중합체를 형성시키는 제 1식각 단계와;제 1식각 단계에서 식각되고 남은 질화막을 일정 두께로 등방성 식각하는 제 2식각 단계를 반복하여 질화막의 식각된 상부 폭보다 하부 폭이 넓은 계단식의 병목 구조가 되도록 식각하는 것을 특징으로 하는 반도체 소자 분리를 위한 얕은 트렌치 제조 방법.
- 제 1 항에 있어서, 상기 제 1식각 단계에서 절연막의 식각 두께는 150Å 내지 1000Å로 하는 것을 특징으로 하는 반도체 소자 분리를 위한 얕은 트렌치 제조 방법.
- 제 1 항 또는 제 2 항에 있어서, 상기 제 2식각 단계에서 등방성 식각은 불소가 포함된 가스를 이용한 건식 식각 방법으로 하는 것을 특징으로 하는 반도체 소자 분리를 위한 얕은 트렌치 제조 방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019990002264A KR100278883B1 (ko) | 1999-01-25 | 1999-01-25 | 반도체 소자 분리를 위한 얕은 트렌치 제조 방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019990002264A KR100278883B1 (ko) | 1999-01-25 | 1999-01-25 | 반도체 소자 분리를 위한 얕은 트렌치 제조 방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20000051689A KR20000051689A (ko) | 2000-08-16 |
| KR100278883B1 true KR100278883B1 (ko) | 2001-01-15 |
Family
ID=19572307
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019990002264A KR100278883B1 (ko) | 1999-01-25 | 1999-01-25 | 반도체 소자 분리를 위한 얕은 트렌치 제조 방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100278883B1 (ko) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100478488B1 (ko) * | 2002-12-05 | 2005-03-29 | 동부아남반도체 주식회사 | 반도체 소자 및 그 제조 방법 |
| US10475707B2 (en) | 2016-02-02 | 2019-11-12 | Samsung Electronics Co., Ltd. | Semiconductor device and method of fabricating the same |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100873358B1 (ko) * | 2002-10-31 | 2008-12-10 | 매그나칩 반도체 유한회사 | 반도체소자의 소자분리막 제조방법 |
-
1999
- 1999-01-25 KR KR1019990002264A patent/KR100278883B1/ko not_active IP Right Cessation
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100478488B1 (ko) * | 2002-12-05 | 2005-03-29 | 동부아남반도체 주식회사 | 반도체 소자 및 그 제조 방법 |
| US10475707B2 (en) | 2016-02-02 | 2019-11-12 | Samsung Electronics Co., Ltd. | Semiconductor device and method of fabricating the same |
| US10910275B2 (en) | 2016-02-02 | 2021-02-02 | Samsung Electronics Co., Ltd. | Semiconductor device and method of fabricating the same |
| US11521900B2 (en) | 2016-02-02 | 2022-12-06 | Samsung Electronics Co., Ltd. | Semiconductor device and method of fabricating the same |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20000051689A (ko) | 2000-08-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100480897B1 (ko) | 반도체소자의 소자분리막 형성방법 | |
| US7144790B2 (en) | Shallow trench isolation type semiconductor device and method of forming the same | |
| US6271147B1 (en) | Methods of forming trench isolation regions using spin-on material | |
| KR100278883B1 (ko) | 반도체 소자 분리를 위한 얕은 트렌치 제조 방법 | |
| US7015114B2 (en) | Trench in semiconductor device and formation method thereof | |
| KR20010046153A (ko) | 반도체장치의 트렌치 구조의 소자분리막 형성방법 | |
| KR100289660B1 (ko) | 반도체 소자의 트렌치 형성방법 | |
| KR100286901B1 (ko) | 반도체 소자 분리를 위한 얕은 트렌치 제조 방법 | |
| KR0165453B1 (ko) | Y자형 트랜치를 이용한 반도체 소자의 분리 방법 | |
| KR100934050B1 (ko) | 반도체 소자의 제조방법 및 구조 | |
| KR100979233B1 (ko) | 반도체 소자의 소자분리막 형성방법 | |
| KR100829375B1 (ko) | 반도체 소자의 트렌치 형성 방법 | |
| KR100325604B1 (ko) | 반도체 소자 분리를 위한 얕은 트렌치 제조 방법 | |
| KR100274976B1 (ko) | 반도체 소자 분리를 위한 트랜치 제조 방법 | |
| KR100724197B1 (ko) | 반도체소자의 제조 방법 | |
| KR100548513B1 (ko) | 에스티아이 공정을 개선하기 위한 리버스 에치백 방법 | |
| KR19990080468A (ko) | 반도체 소자 분리를 위한 트랜치 제조 방법 | |
| KR100338948B1 (ko) | 반도체 장치의 분리구조 형성방법 | |
| KR100478488B1 (ko) | 반도체 소자 및 그 제조 방법 | |
| KR100422957B1 (ko) | 반도체소자의 소자 분리막 형성방법 | |
| KR0161727B1 (ko) | 반도체 소자의 소자분리방법 | |
| KR100286902B1 (ko) | 반도체 소자 분리를 위한 얕은 트렌치 제조 방법 | |
| KR100525916B1 (ko) | 반도체 장치의 소자 분리막 형성방법 | |
| KR100984854B1 (ko) | 반도체 소자의 소자분리막 형성방법 | |
| KR100480896B1 (ko) | 반도체소자의 소자분리막 형성방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20110920 Year of fee payment: 12 |
|
| LAPS | Lapse due to unpaid annual fee |