KR100422957B1 - 반도체소자의 소자 분리막 형성방법 - Google Patents

Abstract

본 발명은 반도체 소자의 소자분리막 형성방법에 관한 것으로서, 트렌치를 이용한 소자분리시 패드산화막을 제거하는 공정에서, 두꺼운 패드산화막을 형성하여 후속공정에서 활성영역과 소자분리 영역 사이에 턱짐현상이 발생하는 것을 방지하고, 패드질화막을 제거한 다음, 필드산화막 스페이서를 형성하고 패드산화막을 제거하고 소자분리막의 에지(edge)가 날카롭게 되는 것을 억제함으로써 후속 게이트절연막 형성공정에서 상기 게이트절연막의 손상을 방지하고 반도체소자의 공정수율 및 신뢰성을 향상시킬 수 있다.

Description

반도체소자의 소자분리막 형성방법

본 발명은 반도체소자의 소자분리막 형성방법에 관한 것으로써, 특히 트렌치를 매립하는 소자분리막 패턴을 형성한 후에 실시하는 패드질화막 패턴 및 패드산화막 패턴제거 공정에서 소자분리막 패턴의 에지 부분이 날카롭게 형성되는 것과, 소자분리 영역과 활성영역사이의 턱짐현상을 효과적으로 처리하여 이에 의한 공정수율 및 소자동작의 신뢰성을 향상시킬 수 있는 반도체소자의 소자분리막 형성방법을 제공함에 있다.

일반적으로 반도체소자는 트랜지스터나 커패시터 등과 같은 소자들이 형성되는 활성영역과, 상기 소자들의 동작이 서로 방해되지 않도록 활성 영역들을 분리하는 소자분리 영역으로 구성되어 있다.

최근 반도체소자의 고집적화 추세에 따라 반도체소자에서 많은 면적을 차지하는 소자분리 영역의 면적을 감소시키려는 노력이 꾸준히 진행되고 있다.

이러한 소자분리 영역의 제조방법으로는 질화막 패턴을 마스크로 하여 반도체기판을 열산화시키는 통상의 로코스(local oxidation of silicon : 이하 LOCOS 라 함) 방법이나 반도체기판에 트렌치를 형성하고 이를 절연물질로 매립하는 트렌치분리 등의 방법이 사용되고 있으며, 그 중 LOCOS 방법은 비교적 공정이 간단하여 널리 사용되지만 소자분리 면적이 크고, 경계면에 버즈빅(bird's beak)이 생성되어 기판 스트레스(stress)에 의한 격자 결함이 발생되는 단점이 있다.

상기 LOCOS 필드산화막의 제조방법을 살펴보면 다음과 같다.

먼저, 반도체기판의 표면을 열산화시켜 패드산화막을 형성하고 상기 패드산화막 상부에 상기 반도체기판의 소자분리 영역으로 예정된 부분을 노출시키는 질화막 패턴을 형성한 후, 상기 질화막 패턴을 열산화 마스크로 하여 반도체기판을 소정 두께 열산화시켜 필드산화막을 형성한다.

이러한 종래의 LOCOS 필드산화막은 활성영역과 필드산화막 사이의 반도체 기판 경계부분에 산소가 측면 침투하여 버즈빅이라는 경사면이 형성된다.

상기 버즈빅에 의해 반도체기판에 스트레스가 인가되어 격자 결함이 발생되므로 누설전류가 증가되어 소자동작의 신뢰성이 떨어지고, 활성영역의 면적이 감소되어 소자의 고집적화가 어려워지는 문제점이 있다.

상기와 같이 활성영역의 면적이 감소되는 것을 방지하기 위하여, 작은 면적으로 소자를 분리할 수 있는 트렌치에 의한 소자분리막 형성방법이 초고집적소자에서 많이 사용되고 있다.

도 1a 내지 도 1e 는 종래기술에 따른 반도체소자의 소자분리막 형성방법을 도시한 단면도이다.

먼저, 반도체기판(11) 상부에 제1절연막인 패드산화막(13)을 형성한다.

그리고, 상기 패드산화막(13) 상부에 제2절연막인 질화막(15)을 증착한 후, 감광막 패턴(17)을 형성한다. (도 1a)

그 후, 상기 감광막패턴(17)을 사용하여 상기 패드산화막(13)과 질화막(15)을 식각함으로써 패드산화막 패턴(14)과 질화막 패턴(16)을 형성한다. (도 1b)

그리고, 상기 패드산화막 패턴(14)과 질화막 패턴(16)을 마스크로 하여 소정 깊이의 트렌치(18)를 형성하고, 상기 구조의 전 표면에 상기 트렌치(18)를 완전히 매립하는 소자분리막(19)을 화학기상증착방법(Chemical vapor deposition, 이하 CVD 라 함)으로 형성한다.

이때, 상기 소자분리막(19)은 오존-TEOS 산화막으로 한다. (도 1c)

그리고, 상기 소자분리막(19)을 화학적 기계적 연마(Chemical mechanical polishing, 이하 CMP 라 함)방법으로 연마하여 상기 트렌치(18)를 메운 부분만이 남도록 한다.

그 다음,상기 질화막 패턴(16)을 제거한다. (도 1d)

그리고, 상기 패드산화막 패턴(14)을 제거한다. 이때, 양측 에지 부분에 코너 효과에 의해 턱짐현상(ⓐ)이 발생하고 상기 소자분리막 패턴(19')의 모서리(ⓑ)는 날카롭게 형성된다. (도 1e)

그러나, 상기와 같은 종래기술에 따른 반도체소자의 소자분리막 형성방법은, 반도체기판에 트렌치를 형성하고 상기 트렌치를 매립하는 소자분리막 패턴을 형성 하는데, 상기 소자분리막 패턴 형성후 세척공정시 소자분리막 패턴과 활성영역 경계부분에 턱짐현상이 발생하여 전류가 누설되고 트렌지스터의 전기적인 특성인 비.브이.디.에스.(BVDS) 또는 문턱전압에 원하지 않은 특성을 유발하고, 소자분리막 패턴의 모서리가 날카롭게 형성되어 후속 게이트를 형성할 때 스팟(spot) 또는 펜스(fence) 모양의 잔류물을 생성하는 문제점이 발생하여 공정수율 및 소자동작의 신뢰성이 떨어지는 문제점이 있다.

본 발명은 상기한 문제점을 해결하기 위하여, 트렌치를 이용한 소자분리공정시 질화막 패턴의 식각면에 산화막 스페이서를 형성하여 소자분리막 패턴의 모서리가 완만한 곡선을 갖도록하고 두꺼운 패드산화막을 형성하여 상기 소자분리막 패턴 에지부분의 턱짐현상을 방지함으로써 게이트절연막의 절연 특성의 저하나 게이트전극의 불량을 방지하여 공정수율 및 소자동작의 신뢰성을 향상시키는 반도체소자의 소자분리막 형성방법을 제공하는데 그 목적이 있다.

도 1a 내지 도 1e 는 종래기술에 따른 반도체소자의 소자분리막 형성방법을 도시한 단면도.

도 2a 내지 도 2g 는 본 발명의 실시예에 따른 반도체소자의 소자분리막 형성방법을 도시한 단면도.

＜도면의 주요부분에 대한 부호의 설명＞

11, 21 : 반도체 기판 13, 23 : 제1절연막

14, 24 : 제1절연막 패턴 15, 25 : 제2절연막

16, 26 : 제2절연막 패턴 17, 27 : 감광막 패턴

18, 28 : 트렌치 19, 29 : 제3절연막

20, 30 : 제3절연막 패턴 31 : 제4절연막

32 : 스페이서

상기 목적을 달성하기 위해 본 발명에 따른 반도체소자의 소자분리막 형성방법은,

반도체기판 상부에 제1절연막, 제2절연막을 형성하는 공정과,

소자분리 마스크를 이용한 식각공정으로 상기 제1,2절연막을 패터닝하는 공정과,

상기 제1,2절연막을 마스크로 하여 트렌치를 형성하는 공정과,

상기 트렌치를 매립하는 제3절연막을 제2절연막 높이로 형성하는 공정과,

상기 제2절연막을 제거하는 공정과,

전체표면 상부에 제4절연막을 형성하는 공정과,

상기 제3절연막 측벽에 2단계 식각공정으로 제4절연막 스페이서를 형성하는 공정과,

상기 제1절연막을 제거하는 공정을 포함하는 것을 특징으로 한다.

한편, 이상의 목적을 달성하기 위한 본 발명의 원리는, 반도체기판 상부에 패드산화막을 두껍게 성장시킨 후, 패드질화막을 증착하고, 트렌치 식각공정을 실시한 다음에 패드질화막을 제거하고, 필드산화막인 MTO 를 형성한 다음, 건식 및 습식의 2단계 식각공정을 실시하여 필드산화막의 에지부분이 라운딩되게 하고, 이후 습식식각을 실시하여 남아있는 패드산화막을 제거함으로써 활성영역과 소자분리영역의 경계부에 발생할 수 있는 게이트절연막 불량 발생을 방지하여 소자분리 공정의 안정화 및 필드산화막의 질을 증가시키는 것이다.

이하, 첨부된 도면을 참고로 하여 본 발명을 상세히 설명한다.

도 2a 내지 도 2g 는 본 발명에 의한 반도체소자의 소자분리막 형성방법을 도시한 단면도이다.

먼저, 실리콘으로 형성된 반도체기판(21) 상부에 제1절연막(23)을 형성한다. 이때, 상기 제1절연막(23)은 패드산화막으로서, 후속 공정시 발생하는 턱짐현상을 방지하기 위하여 150 ∼ 250 Å 정도로 두껍게 형성한다.

그리고, 상기 패드산화막(23) 상부에 제2절연막(25)인 패드질화막을 1500 ∼ 2000 Å정도 두께로 증착한다.

그리고, 상기 패드질화막(25) 상부에 감광막을 도포하고, 노광 및 현상공정으로 감광막 패턴(27)을 형성하여, 상기 반도체기판 상에 소자분리 영역을 정의한다. (도 2a)

그 다음, 상기 반도체기판(21)에서 소자분리 영역으로 예정되어 있는 부분의 패드질화막(25)과 패드산화막(23)을 식각하여 패드질화막 패턴(26)과 패드산화막 패턴(24)을 형성한다. 이때, 상기 감광막 패턴(27)을 식각마스크로 하여 상기 패드질화막(25)과 패드산화막(23)의 식각선택비를 1 : 1 로 하여 반도체기판(21)을 노출시킨다.

그리고, 상기 감광막 패턴(27)을 제거한다. (도 2b)

그리고, 상기 공정으로 노출된 반도체기판(21)을 일정 두께 식각하여트렌치(28)를 형성한다. 이때, 상기 트렌치(28)는 탑 라운디드 프로파일(top rounded profile) 및 바텀 라운디드 프로파일(bottom rounded profile)을 갖게하는 식각공정으로 형성된다.

그 후, 상기 트렌치(28)는 제3절연막(29)을 화학기상층착(CVD, chemical vapor deposition)방법으로 형성한다. 이때, 상기 제3절연막(29)은 오존-TEOS를 사용한다. (도 2c)

그리고, CMP공정을 실시하여 전체표면을 평탄화시킨 후에 상기 패드질화막(25)을 제거한다. 여기서, 상기 패드질화막의 제거는 인산용액을 이용한 습식식각방법으로 실시한다. (도 2d)

그 후, 전체표면 상부에 제4절연막(31)인 MTO (middle temperature oxide)를 증착한다. (도 2e)

그리고, 상기 MTO (31)를 2단계식각하여 600 ∼ 1000 Å 정도 두께의 필드산화막 스페이서(32)를 형성한다.

먼저, 필드산화막의 에지부분을 라운딩시키는 건식식각공정을 실시한 후, 습식식각공정으로 적당량의 산화막까지 식각한다.

여기서, 상기 스페이서(32)를 2단계에 걸쳐 식각공정을 실시하는 이유는 건식식각공정으로 활성영역과 소자분리 영역이 만나는 영역에 발생할 수 있는 게이트절연막의 불량을 발생시키지 않고 소자분리공정을 실시하기 위한 것이다. (도 2f)

그 다음에 반도체기판(21)이 손상되지 않게 습식식각을 실시하여 남아있는 상기 패드산화막(23)을 제거한다.

그 결과, 필드산화막의 에지는 라운딩되고 소자분리 영역과 활성영역의 경계부분에 턱짐현상이 발생하는 것을 방지한다 (도 2g)

상기한 바와같이 본 발명에 따른 반도체소자의 소자분리막 형성방법은, 트렌치를 이용한 소자분리막 형성방법에서 패드산화막 제거공정을 실시할 때 두꺼운 패드산화막을 형성하여 후속공정시 활성영역과 소자분리 영역 사이에 턱짐현상이 발생하는 것을 방지하고, 패드질화막을 제거한다음 필드산화막 스페이서를 형성한 다음에 패드산화막을 제거함으로써 소자분리막의 에지가 날카롭게 되는 것을 억제하여 후속 게이트절연막 형성공정시 상기 게이트절연막의 손상을 방지하여 공정수율 및 소자의 신뢰성을 향상시킬 수 있는 이점이 있다.

Claims (8)

1. 반도체기판 상부에 제1절연막, 제2절연막을 형성하는 공정과,

   소자분리 마스크를 이용한 식각공정으로 상기 제1,2절연막을 패터닝하는 공정과,

   상기 제1,2절연막을 마스크로 하여 트렌치를 형성하는 공정과,

   상기 트렌치를 매립하는 제3절연막을 제2절연막 높이로 형성하는 공정과,

   상기 제2절연막을 제거하는 공정과,

   전체표면 상부에 제4절연막을 형성하는 공정과,

   상기 제3절연막 측벽에 2단계 식각공정으로 제4절연막 스페이서를 형성하는 공정과,

   상기 제1절연막을 제거하는 공정을 포함하는 반도체소자의 소자분리막 형성방법.
2. 청구항 1 에 있어서,

   상기 제1절연막은 150 ∼ 250 Å 정도 두께의 패드산화막으로 하는 것을 특징으로 하는 반도체소자의 소자분리막 형성방법.
3. 청구항 1 에 있어서,

   상기 제2절연막은 1500 ∼ 2000 Å 정도 두께의 패드질화막으로 하는 것을특징으로 하는 반도체소자의 소자분리막 형성방법.
4. 청구항 1 에 있어서,

   상기 소자분리 마스크를 이용한 식각공정은 제1절연막과 제2절연막의 식각선택비를 1 : 1 로하여 실시하는 것을 특징으로 하는 반도체소자의 소자분리막 형성방법.
5. 청구항 1 에 있어서,

   상기 트렌치는 탑 라운디드 프로파일 및 바텀 라운디드 프로파일을 갖는 것을 특징으로 하는 반도체소자의 소자분리막 형성방법.
6. 청구항 1 에 있어서,

   상기 2단계 식각공정은 건식식각 및 습식식각으로 실시하는 것을 특징으로 하는 반도체소자의 소자분리막 형성방법.
7. 청구항 6 에 있어서,

   상기 습식식각은 상기 제1절연막을 일정 두께 식각하는 것을 특징으로 하는 반도체소자의 소자분리막 형성방법.
8. 청구항 1 에 있어서,

   상기 스페이서는 600 ∼ 1000 Å 정도의 두께로 하는 것을 특징으로 하는 반도체소자의 소자분리막 형성방법.

Images