KR101127033B1 - 반도체 소자 및 반도체 소자의 ｓｔｉ형 소자분리막 형성방법 - Google Patents
반도체 소자 및 반도체 소자의 ｓｔｉ형 소자분리막 형성방법 Download PDFInfo
- Publication number
- KR101127033B1 KR101127033B1 KR1020040102439A KR20040102439A KR101127033B1 KR 101127033 B1 KR101127033 B1 KR 101127033B1 KR 1020040102439 A KR1020040102439 A KR 1020040102439A KR 20040102439 A KR20040102439 A KR 20040102439A KR 101127033 B1 KR101127033 B1 KR 101127033B1
- Authority
- KR
- South Korea
- Prior art keywords
- film
- pad nitride
- oxide film
- forming
- pad
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 55
- 238000002955 isolation Methods 0.000 title claims abstract description 54
- 239000004065 semiconductor Substances 0.000 title claims abstract description 41
- 150000004767 nitrides Chemical class 0.000 claims abstract description 63
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 claims abstract description 46
- NBIIXXVUZAFLBC-UHFFFAOYSA-N Phosphoric acid Chemical compound OP(O)(O)=O NBIIXXVUZAFLBC-UHFFFAOYSA-N 0.000 claims abstract description 24
- 239000000758 substrate Substances 0.000 claims abstract description 20
- 229910000147 aluminium phosphate Inorganic materials 0.000 claims abstract description 12
- 238000005530 etching Methods 0.000 claims abstract description 11
- QPJSUIGXIBEQAC-UHFFFAOYSA-N n-(2,4-dichloro-5-propan-2-yloxyphenyl)acetamide Chemical compound CC(C)OC1=CC(NC(C)=O)=C(Cl)C=C1Cl QPJSUIGXIBEQAC-UHFFFAOYSA-N 0.000 claims abstract description 10
- 238000005498 polishing Methods 0.000 claims abstract description 9
- 238000007517 polishing process Methods 0.000 claims abstract description 3
- 125000006850 spacer group Chemical group 0.000 claims description 7
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 claims description 4
- 238000005406 washing Methods 0.000 claims description 3
- 238000007598 dipping method Methods 0.000 abstract description 2
- 239000000126 substance Substances 0.000 abstract description 2
- 230000003647 oxidation Effects 0.000 description 5
- 238000007254 oxidation reaction Methods 0.000 description 5
- 238000004140 cleaning Methods 0.000 description 3
- 229910019142 PO4 Inorganic materials 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 239000003990 capacitor Substances 0.000 description 2
- 238000000151 deposition Methods 0.000 description 2
- NBIIXXVUZAFLBC-UHFFFAOYSA-K phosphate Chemical compound [O-]P([O-])([O-])=O NBIIXXVUZAFLBC-UHFFFAOYSA-K 0.000 description 2
- 239000010452 phosphate Substances 0.000 description 2
- 238000000206 photolithography Methods 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 230000002159 abnormal effect Effects 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 230000003628 erosive effect Effects 0.000 description 1
- 238000007654 immersion Methods 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 238000004904 shortening Methods 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66825—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a floating gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/788—Field effect transistors with field effect produced by an insulated gate with floating gate
Abstract
본 발명은 반도체 소자의 STI형 소자분리막 형성방법에 관한 것으로, 반도체 기판 상부에 패드 산화막 및 패드 질화막을 순차적으로 형성하는 단계와, 상기 패드 질화막을 선택적으로 식각하여 패드 질화막 패턴을 형성하는 단계와, 상기 패드 질화막 패턴을 하드 마스크로 패드 산화막 및 소정 두께의 반도체 기판을 식각하여 소자분리영역으로 예정된 부위에 트렌치를 형성하는 단계와, 상기 트렌치의 표면에 열 산화막을 형성하는 단계와, 상기 전체 표면의 상부에 트렌치를 매립하는 매립 산화막을 형성하는 단계와, 상기 패드 질화막 패턴을 연마방지막으로 상기 매립 산화막에 화학적 기계적 연마공정을 수행하여 소자분리막을 형성하는 단계와, 상기 결과물을 인산(H3PO4) 용액에 침지하여 패드 질화막 패턴을 제거하되, 패드 질화막 패턴 두께의 15～25%는 남겨 두고 제거하는 단계와, 상기 결과물을 불산(HF) 용액으로 세정하는 단계와, 상기 결과물을 인산(H3PO4) 용액에 침지하여 잔여 패드 질화막 패턴을 제거하는 단계를 포함하는 반도체 소자의 STI형 소자분리막 형성방법을 개시한다.
Description
도 1a 내지 도 1f는 종래 기술에 따른 반도체 소자의 STI형 소자분리막의 형성방법을 도시하는 공정 단면도.
도 2a 내지 도 2f는 본 발명에 따른 반도체 소자의 STI형 소자분리막의 형성방법을 도시하는 공정 단면도.
<도면의 주요부분에 대한 부호의 설명>
10, 110 : 반도체 기판 12, 112 : 패드 산화막
14, 114 : 패드 질화막 16, 116 : 열 산화막
18, 118 : 매립 산화막 20, 120 : 소자분리막
22, 122 : 터널 산화막 24, 124 : 부유 게이트
26 : 질화막 28, 128 : 질화막 스페이서
본 발명은 반도체 소자 및 반도체 소자의 STI형 소자분리막 형성방법에 관한 것으로, 더욱 상세하게는 얕은 트렌치 소자분리(Shallow Trench Isolation; 이하 "STI"라 칭함) 공정에 의해 형성되는 소자분리막 상부의 가장자리에 모트(moat)가 발생하는 것을 억제하고, 후속 공정으로 부유 게이트에 질화막 스페이서를 형성할 때에 상기 소자분리막 상부의 가장자리 측벽에 질화막 잔유물(stringer)이 발생하는 것을 억제할 수 있는 방법에 관한 것이다.
일반적으로 반도체 기판 상에는 트랜지스터 및 캐패시터 등을 형성하기 위하여, 반도체 기판에 전기적으로 통전이 가능한 활성영역과 전기적으로 통전되는 것을 방지하고 소자를 서로 분리하도록 하는 소자분리영역을 형성한다.
이와 같이 소자를 분리시키기 위한 공정에는 열 산화 방법을 사용하여 반도체 기판 상에 형성된 두꺼운 산화막을 선택적으로 성장시켜 소자분리영역을 형성하는 로코스(Local Oxidation of Silicon; LOCOS) 공정이 있다.
그러나 반도체 소자가 고집적화 됨에 따라 로코스 공정으로는 소자의 크기 축소와 소자간의 전기적 절연이 어렵기 때문에, 이를 개선하기 위하여 제안된 방법의 하나가 STI 공정이다.
상기한 STI 공정은 반도체 기판에 일정한 깊이를 갖는 트렌치를 형성하고, 이 트렌치 내에 절연물질인 산화막을 증착시킨 다음, 화학적 기계적 연마(Chemical Mechanical Polishing; 이하 "CMP"라 칭함) 공정으로 상기 산화막의 불필요한 부분을 식각함으로써 반도체 기판에 소자분리영역을 형성시키는 것이다.
도 1a 내지 도 1f는 종래 기술에 따른 반도체 소자의 STI형 소자분리막의 형성방법을 도시하는 공정 단면도이다.
도 1a를 참조하면, 열 산화(thermal oxidation) 공정을 수행하여 반도체 기 판(10) 상부에 패드 산화막(12)을 형성한 다음, 패드 산화막(12) 상부에 트렌치 식각시 하드 마스크로 사용되는 패드 질화막(14)을 형성한다.
다음, 소자분리마스크(미도시)를 이용한 사진식각공정으로 패드 질화막(14)을 선택적으로 식각하여 패드 질화막(14) 패턴을 형성한 다음, 이 패턴을 하드마스크로 패드 산화막(12) 및 반도체 기판(10)을 식각하여 소자분리영역으로 예정된 부위에 트렌치를 형성한다.
다음, 열 산화 공정을 수행하여 상기 트렌치 표면에 열 산화막(16)을 형성하는 것에 의해 라운딩(rounding) 처리한다. 이는 STI 공정이 비등방성 식각을 이용하여 활성영역과 소자분리영역을 분리하는 것이어서, 로코스 공정과는 달리 활성영역의 가장자리가 날카로운 프로파일을 나타내기 때문에 이를 보완하기 위하여 수행하는 것이다. 그러나 "A"로 표시되는 바와 같이, 이러한 라운딩 처리 후에 패드 질화막(14) 패턴과 열 산화막(16) 사이에 틈이 형성된다.
다음, 상기 결과물 전면에 고밀도 플라즈마 산화막을 증착하여 매립 산화막(18)을 형성한다. 이때, 상기 "A"로 표시된 틈에 형성되는 매립 산화막(18)은 상대적으로 다공성을 갖게 된다.
도 1b를 참조하면, 상기 패드 질화막(14) 패턴을 연마방지막으로 상기 매립 산화막(18)에 CMP 공정을 수행하여 소자분리막(20)을 형성한다.
도 1c를 참조하면, 인산(H3PO4) 용액을 사용하여 패드 질화막(14) 패턴을 제거한다.
다음, 후속의 터널 산화막 형성 공정에 앞서, 상기 결과물에 대하여 불산(HF) 용액을 사용하여 세정 공정을 수행하는데, 이때 상기 "A"로 표시되는 틈에 형성된 다공성의 매립 산화막(18)은 상기 불산 용액에 의해 과다 침식이 일어나기 때문에, 소자분리막(20) 상부의 가장자리에는 "B"로 표시되는 모트가 발생한다.
도 1d를 참조하면, 상기 결과물 전면에 터널 산화막(22)을 형성한 다음, 활성영역에는 터널 산화막(22)의 상부에 부유 게이트(24)를 형성한다.
도 1e를 참조하면, 상기 결과물 전면에 질화막(26)을 형성한다
도 1f를 참조하면, 질화막(26)을 전면식각하여 부유 게이트(24)의 측벽에 질화막 스페이서(28)를 형성한다. 이때, 상기 "B"로 표시되는 모트가 발생한 소자분리막(20) 상부의 가장자리 측벽에는 질화막 잔여물(C)이 발생한다.
상기 질화막 잔여물(C)은 후속 세정 공정시 소자분리영역에서 떨어져 활성영역으로 옮겨가게 되어, 접합(junction), 콘택 등의 형성을 막는 배리어(barrier)로 작용할 수 있다.
상기한 바와 같이, 일반적인 STI 공정으로 소자분리막을 형성하는 경우 부유 게이트 형성시에 질화막 스페이서를 적용하게 되면, 질화막 잔여물(C)이 발생하여 공정 진행의 이물로 작용하기 때문에 소자의 비정상적인 동작을 일으키는 문제점이 있다.
본 발명은 상기 종래 기술의 문제점을 해결하기 위한 것으로, 종래의 STI 공정에 의해 형성되는 소자분리막 상부의 가장자리에 모트가 발생하는 것을 억제하고, 후속 공정에서 상기 소자분리막 상부의 가장자리 측벽에 질화막 잔유물이 발생하는 것을 억제하고자 소자분리막의 프로파일을 개선할 수 있는 반도체 소자 및 반도체 소자의 STI형 소자분리막의 형성방법을 제공하는 것을 목적으로 한다.
상기 목적을 달성하기 위한 본 발명의 반도체 소자는 반도체 기판에 형성된 터널 산화막; 상기 터널 산화막의 상부에 형성된 부유 게이트; 상기 부유 게이트 측벽에 형성된 질화막 스페이서; 및 상기 반도체 기판에 매립산화막으로 채워진 소자분리막으로 구성되며, 상기 소자분리막 상부의 가장자리 측벽에는 상기 질화막 스페이서의 잔여물(C)이 발생하지 않는 것을 특징으로 한다.
또한, 본 발명에 따른 반도체 소자소자의 STI형 소자분리막의 형성방법은 반도체 기판 상부에 패드 산화막 및 패드 질화막을 순차적으로 형성하는 단계; 상기 패드 질화막을 선택적으로 식각하여 패드 질화막 패턴을 형성하는 단계; 상기 패드 질화막 패턴을 하드 마스크로 패드 산화막 및 소정 두께의 반도체 기판을 식각하여 소자분리영역으로 예정된 부위에 트렌치를 형성하는 단계; 상기 트렌치의 표면에 열 산화막을 형성하는 단계; 상기 전체 표면의 상부에 트렌치를 매립하는 매립 산화막을 형성하는 단계; 기계적 연마공정에 의해 상기 매립 산화막을 연마하고 상기 패드질화막 패턴을 설정된 두께로 연마하여 소자분리막을 형성하는 단계; 상기 결과물을 인산(H3PO4) 용액에 침지하여 연마된 패드 질화막 패턴을 설정 두께 제거하여, 15～25% 두께의 패드 질화막 패턴을 남겨 두는 단계; 상기 결과물을 불산(HF) 용액으로 세정하는 단계; 및 상기 결과물을 인산(H3PO4) 용액에 침지하여 잔여 패드 질화막 패턴을 제거하는 단계를 포함한다.
또한, 본 발명에 따른 반도체 소자소자의 STI형 소자분리막의 형성방법은 반도체 기판 상부에 패드 산화막 및 패드 질화막을 순차적으로 형성하는 단계; 상기 패드 질화막을 선택적으로 식각하여 패드 질화막 패턴을 형성하는 단계; 상기 패드 질화막 패턴을 하드 마스크로 패드 산화막 및 소정 두께의 반도체 기판을 식각하여 소자분리영역으로 예정된 부위에 트렌치를 형성하는 단계; 상기 트렌치의 표면에 열 산화막을 형성하는 단계; 상기 전체 표면의 상부에 트렌치를 매립하는 매립 산화막을 형성하는 단계; 기계적 연마공정에 의해 상기 매립 산화막을 연마하고 상기 패드질화막 패턴을 설정된 두께로 연마하여 소자분리막을 형성하는 단계; 상기 결과물을 인산(H3PO4) 용액에 침지하여 연마된 패드 질화막 패턴을 설정 두께 제거하여, 15～25% 두께의 패드 질화막 패턴을 남겨 두는 단계; 상기 결과물을 불산(HF) 용액으로 세정하는 단계; 및 상기 결과물을 인산(H3PO4) 용액에 침지하여 잔여 패드 질화막 패턴을 제거하는 단계를 포함한다.
삭제
삭제
삭제
삭제
삭제
삭제
삭제
삭제
삭제
상기 단계를 포함하는 본 발명에 있어서, 상기 인산 용액의 온도는 140～160℃이고, 상기 불산 용액의 온도는 20～30℃이며, 상기 불산 용액은 물(H2O)과 불산(HF)을 19 : 1의 부피비로 포함하는 것을 특징으로 한다.
이하, 첨부된 도면을 참고로 하여 본 발명의 실시예를 상세히 설명하면 다음과 같다.
도 2a 내지 도 2f는 본 발명에 따른 반도체 소자의 STI형 소자분리막의 형성방법을 도시하는 공정 단면도이다.
도 2a를 참조하면, 열 산화(thermal oxidation) 공정을 수행하여 반도체 기판(110) 상부에 100～150Å 두께의 패드 산화막(112)을 형성한 다음, 패드 산화막 (112) 상부에 트렌치 식각시 하드 마스크로 사용되는 패드 질화막(114)을 1400～ 1500Å의 두께로 형성한다.
다음, 소자분리마스크(미도시)를 이용한 사진식각공정으로 패드 질화막(114)을 선택적으로 식각하여 패드 질화막(114) 패턴을 형성한 다음, 이 패턴을 하드마스크로 패드 산화막(112) 및 반도체 기판(110)을 식각하여 소자분리영역으로 예정된 부위에 트렌치를 형성한다.
다음, 열 산화 공정을 수행하여 상기 트렌치 표면에 열 산화막(116)을 형성하여 라운딩(rounding) 처리한다. 이는 STI 공정이 비등방성 식각을 이용하여 활성 영역과 소자분리영역을 분리하는 것이어서 로코스 공정과는 달리 활성영역의 가장자리가 샤프한 프로파일을 나타내기 때문에, 이를 보완하기 위한 것이다. 그러나 "A"로 표시되는 바와 같이 이러한 라운딩 처리 후에는 패드 질화막(114)과 열 산화막(116) 사이에는 틈이 형성된다.
다음, 상기 결과물 전면에 5900～6100Å 두께의 고밀도 플라즈마 산화막을 증착하여 매립 산화막(118)을 형성한다. 이때, 상기 "A"로 표시되는 틈에 형성되는 매립 산화막(118)은 상대적으로 다공성을 갖게 된다.
도 2b를 참조하면, 상기 패드 질화막(114) 패턴을 연마방지막으로 상기 매립 산화막(118)에 CMP 공정을 수행하여 소자분리막(120)을 형성한다. 이때, CMP 공정은 연마방지막의 역할을 하는 패드 질화막(114) 패턴의 두께가 대략 650Å 정도가 될 때까지 수행하는 것이 바람직하다.
도 2c를 참조하면, 상기 결과물을 140～160℃의 인산(H3PO4) 용액에 침지하여 패드 질화막(114) 패턴을 제거하되, 인산 용액에 침지하는 시간을 종래보다 단축시키는 것에 의해, 즉 13.5～14.5분간 침지하여 15～25% 두께의 패드 질화막 (114) 패턴은 남겨 두고 제거한다. 본 발명에서는 100～150Å의 패드 질화막(114) 패턴이 활성영역에 남아 있도록 하기 위해 150℃의 인산용액에 14분간 침지하는 것이 바람직하다.
상기 잔여 패드 질화막(114) 패턴은 후속 공정에서 소자분리막(120)의 불산 용액에 대한 식각방지막의 역할을 한다.
도 2d를 참조하면, 상기 결과물을 20～30℃의 불산(HF) 용액으로 95～105초간 세정한다. 상기 불산 용액으로는 물(H2O)과 불산(HF)이 19 : 1의 부피비로 혼합된 것을 사용하고, 150℃의 불산(HF) 용액을 사용하여 100초간 세정공정을 수행하는 것이 바람직하다.
상기 세정공정은 소자분리막(120)의 상부 코너의 프로파일을 개선하고 활성영역과의 단차를 줄이기 위하여 수행하는 것이다. 그 결과, 도면의 확대도에서 보는 바와 같이 종래에 소자분리막(120) 상부 가장자리의 경사도가 90°였던 것이 부드러워지고 활성영역의 패드 질화막(114) 패턴과 소자분리막(120) 간의 단차가 줄어 모트의 발생이 없어짐을 알 수 있다.
도 2e를 참조하면, 상기 결과물을 140～160℃의 인산(H3PO4) 용액에 5.5～ 6.5분간 침지하여 잔여 패드 질화막(114) 패턴을 제거한다. 본 발명에서는 100～150Å의 잔여 패드 질화막(114) 패턴을 제거하기 위하여 150℃의 인산용액에 6분간 침지하는 것이 바람직하다.
다음, 후속 터널 산화막 형성 공정을 수행하기에 앞서 상기 결과물을 물(H2O)과 불산(HF)이 99 : 1의 부피비로 혼합된 불산 용액으로 세정하여 남아 있는 패드 산화막(112)을 제거한다.
도 2f를 참조하면, 상기 결과물 전면에 터널 산화막(122)을 형성한 다음, 활성영역에는 터널 산화막(122)의 상부에 부유 게이트(124)를 형성한다.
다음, 상기 결과물 전면에 질화막(미도시)을 형성한 다음, 상기 질화막을 전 면식각하여 부유 게이트(124)의 측벽에 질화막 스페이서(128)를 형성한다.
그 결과, 소자분리막(120) 상부의 가장자리 측벽에는 질화막 잔여물(C)이 발생하지 않음을 알 수 있다.
이상에서 설명한 바와 같이, 본 발명에서는 활성영역과 소자분리영역간의 단차를 줄이고, 소자분리막 상부 가장자리의 프로파일을 바꿈으로 인해 STI 공정에 의해 형성되는 소자분리막 상부의 가장자리에 모트가 발생하는 것을 억제할 수 있고, 후속 공정에서 상기 소자분리막 상부의 가장자리 측벽에 질화막 잔유물이 발생하는 것을 억제할 수 있다.
Claims (7)
- 반도체 기판 상부에 패드 산화막 및 패드 질화막을 순차적으로 형성하는 단계;상기 패드 질화막을 선택적으로 식각하여 패드 질화막 패턴을 형성하는 단계;상기 패드 질화막 패턴을 하드 마스크로 패드 산화막 및 소정 두께의 반도체 기판을 식각하여 소자분리영역으로 예정된 부위에 트렌치를 형성하는 단계;상기 트렌치의 표면에 열 산화막을 형성하여 상기 트렌치의 표면을 라운딩처리하는 단계;전체 표면의 상부에 트렌치를 매립하는 매립 산화막을 형성하는 단계;기계적 연마공정에 의해 상기 매립 산화막을 연마하고 상기 패드질화막 패턴을 설정된 두께로 연마하여 소자분리막을 형성하는 단계;상기 결과물을 인산(H3PO4) 용액에 침지하여 연마된 패드 질화막 패턴을 설정된 두께 제거하여, 15～25% 두께의 패드 질화막 패턴을 남겨 두는 단계;상기 결과물을 불산(HF) 용액으로 세정하는 단계; 및상기 결과물을 인산(H3PO4) 용액에 침지하여 잔여 패드 질화막 패턴을 제거하는 단계를 포함하는 것을 특징으로 하는 반도체 소자의 STI형 소자분리막 형성방법.
- 제 1 항에 있어서,상기 인산 용액의 온도는 140～160℃인 것을 특징으로 하는 반도체 소자의 STI형 소자분리막 형성방법.
- 제 1 항에 있어서,상기 불산 용액의 온도는 20～30℃인 것을 특징으로 하는 반도체 소자의 STI형 소자분리막 형성방법.
- 제 1 항에 있어서,상기 불산 용액은 물(H2O)과 불산(HF)을 19 : 1의 부피비로 포함하는 것을 특징으로 하는 반도체 소자의 STI형 소자분리막 형성방법.
- 제 1 항에 있어서,상기 트렌치의 라운딩 처리에 의해 상기 매립산화막은 상기 패드질화막과 상기 열산화막 사이에서 다공성을 갖는 것을 특징으로 하는 반도체 소자의 STI형 소자분리막 형성방법.
- 반도체 기판에 형성된 터널 산화막;상기 터널 산화막의 상부에 형성된 부유 게이트;상기 부유 게이트 측벽에 형성된 질화막 스페이서; 및상기 반도체 기판에 매립산화막으로 채워진 소자분리막으로 구성되며,상기 소자분리막 상부의 가장자리 측벽에는 상기 질화막 스페이서의 잔여물(C)이 발생하지 않는 것을 특징으로 하는 반도체 소자
- 제 6항에 있어서, 상기 매립산화막은 라운딩 처리에 의해 상기 반도체 기판의 활성영역과 단차가 90도 미만인 것을 특징으로 하는 반도체 소자.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020040102439A KR101127033B1 (ko) | 2004-12-07 | 2004-12-07 | 반도체 소자 및 반도체 소자의 ｓｔｉ형 소자분리막 형성방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020040102439A KR101127033B1 (ko) | 2004-12-07 | 2004-12-07 | 반도체 소자 및 반도체 소자의 ｓｔｉ형 소자분리막 형성방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20060063304A KR20060063304A (ko) | 2006-06-12 |
| KR101127033B1 true KR101127033B1 (ko) | 2012-03-26 |
Family
ID=37159327
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020040102439A KR101127033B1 (ko) | 2004-12-07 | 2004-12-07 | 반도체 소자 및 반도체 소자의 ｓｔｉ형 소자분리막 형성방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR101127033B1 (ko) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5489791B2 (ja) * | 2010-03-10 | 2014-05-14 | 三菱電機株式会社 | 電力用半導体装置の製造方法 |
| CN102810503A (zh) * | 2011-06-02 | 2012-12-05 | 无锡华润上华半导体有限公司 | 半导体器件制造方法 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20020056266A (ko) * | 2000-12-29 | 2002-07-10 | 박종섭 | 반도체 소자의 소자분리막 제조방법 |
| KR20040050114A (ko) * | 2002-12-09 | 2004-06-16 | 주식회사 하이닉스반도체 | 반도체 소자의 소자 분리막 형성 방법 |
-
2004
- 2004-12-07 KR KR1020040102439A patent/KR101127033B1/ko not_active IP Right Cessation
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20020056266A (ko) * | 2000-12-29 | 2002-07-10 | 박종섭 | 반도체 소자의 소자분리막 제조방법 |
| KR20040050114A (ko) * | 2002-12-09 | 2004-06-16 | 주식회사 하이닉스반도체 | 반도체 소자의 소자 분리막 형성 방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20060063304A (ko) | 2006-06-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7611950B2 (en) | Method for forming shallow trench isolation in semiconductor device | |
| KR101127033B1 (ko) | 반도체 소자 및 반도체 소자의 ｓｔｉ형 소자분리막 형성방법 | |
| KR101035595B1 (ko) | 반도체장치의 트렌치 갭필 방법 | |
| KR100979711B1 (ko) | 반도체장치의 트렌치 갭필 방법 | |
| KR100861290B1 (ko) | 반도체 소자의 소자분리막 형성방법 | |
| KR100895824B1 (ko) | 반도체 소자의 소자분리막 형성방법 | |
| KR100420701B1 (ko) | 반도체 소자의 소자 분리막 형성 방법 | |
| KR100572491B1 (ko) | 반도체 소자의 소자분리막 형성방법 | |
| KR100559042B1 (ko) | 반도체 소자의 쉘로우 트렌치 소자분리막 형성 방법 | |
| KR20040059445A (ko) | 반도체 소자의 트렌치형 소자분리막 형성방법 | |
| KR100500943B1 (ko) | 선택적 실리콘 리세스로 모우트를 방지한 반도체 소자의제조방법 | |
| KR100558032B1 (ko) | 반도체 소자의 트렌치 소자분리 방법 | |
| KR100733693B1 (ko) | 반도체 소자의 소자 분리막 형성 방법 | |
| KR101002478B1 (ko) | 반도체 소자의 소자 분리막 형성 방법 | |
| KR100779398B1 (ko) | 반도체 소자의 소자 분리막 형성 방법 | |
| KR100474863B1 (ko) | 반도체 소자의 소자 분리막 형성 방법 | |
| KR100455093B1 (ko) | 반도체 소자의 소자 분리막 형성 방법 | |
| KR20060101947A (ko) | 반도체 소자의 형성방법 | |
| KR100632053B1 (ko) | 반도체 장치의 소자 분리막의 제조 방법 | |
| KR100984854B1 (ko) | 반도체 소자의 소자분리막 형성방법 | |
| KR100431087B1 (ko) | 반도체 소자의 제조 방법 | |
| KR100561974B1 (ko) | 반도체 소자의 제조방법 | |
| KR100944667B1 (ko) | Ｓｔｉ 에지 모트 방지 방법 | |
| KR20060063303A (ko) | 반도체 소자의 ｓｔｉ형 소자분리막 형성방법 | |
| KR20060001126A (ko) | 반도체소자의 소자분리 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| LAPS | Lapse due to unpaid annual fee |