KR100431087B1 - 반도체 소자의 제조 방법 - Google Patents
반도체 소자의 제조 방법 Download PDFInfo
- Publication number
- KR100431087B1 KR100431087B1 KR10-2002-0040701A KR20020040701A KR100431087B1 KR 100431087 B1 KR100431087 B1 KR 100431087B1 KR 20020040701 A KR20020040701 A KR 20020040701A KR 100431087 B1 KR100431087 B1 KR 100431087B1
- Authority
- KR
- South Korea
- Prior art keywords
- trench
- oxide film
- film
- pad nitride
- layer
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
- H01L21/76232—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials of trenches having a shape other than rectangular or V-shape, e.g. rounded corners, oblique or rounded trench walls
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Element Separation (AREA)
Abstract
Description
Claims (7)
- (a) 반도체 기판 상에 패드 산화막, 패드 질화막 및 스크린 산화막을 순차적으로 형성하는 단계;(b) 소자분리 영역을 정의하는 마스크를 이용하여 상기 스크린 산화막 및 패드 질화막을 식각하는 단계;(c) 상기 스크린 산화막을 식각 방지막으로 이용하고, 소자분리 영역에 대한 상기 패드 산화막 및 기판을 식각하여 트렌치를 형성하는 단계;(d) 세정 공정을 실시하고, 상기 트렌치 내벽에 제1 라운딩 산화막을 형성하는 단계;(e) 상기 트렌치가 형성된 부분의 패드 질화막 측벽을 식각하여 일정 부분 제거하는 단계;(f) 세정 공정을 이용하여 상기 스크린 산화막 및 제1 라운딩 산화막을 제거하는 단계;(g) 세정 공정을 실시하고, 상기 트렌치 내벽에 제2 라운딩 산화막을 형성하는 단계;(h) 상기 트렌치 내에 트렌치 절연막을 증착하여 매립하고, 열처리를 실시하는 단계;(i) 상기 트렌치 절연막을 상기 패드 질화막이 노출될 때까지 화학기계적 연마하여 평탄화하는 단계; 및(j) 상기 패드 질화막을 제거하는 단계를 구비하는 것을 특징으로 하는 반도체 소자의 제조방법.
- 제1 항에 있어서, 상기 스크린 산화막은300Å~600Å 의 두께로 형성하는 것을 특징으로 하는 반도체 소자의 제조방법.
- 제1 항에 있어서, 상기 제1 라운딩 산화막은건식 산화 방식으로 형성하며, 1050℃ 정도의 온도에서 100Å 정도의 두께로 형성하는 것을 특징으로 하는 반도체 소자의 제조방법.
- 제1 항에 있어서, 상기 (e) 단계는HF, H2O 가 99 대 1 로 혼합된 용액에서 상기 패드 질화막 측벽에 있는 산화막을 제거하고, 인산 용액(H3PO4)을 이용하여 상기 패드 질화막의 측벽을 일정 부분 제거하는 것을 특징으로 하는 반도체 소자의 제조방법.
- 제4 항에 있어서, 상기 패드 질화막의 측벽을 필드 영역으로부터 측면으로 200Å~500Å 의 깊이로 식각하여 제거하는 것을 특징으로 하는 반도체 소자의 제조방법.
- 제1 항에 있어서, 상기 제2 라운딩 산화막은건식 산화 방식으로 형성하며, 1050℃ 정도의 온도에서 100Å 정도의 두께로 형성하는 것을 특징으로 하는 반도체 소자의 제조방법.
- 제1 항에 있어서, 상기 (i) 단계는상기 트렌치 절연막의 두께를 상기 패드 질화막의 두께보다 400Å~600Å 정도 높게 형성하는 것을 특징으로 하는 반도체 소자의 제조방법.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR10-2002-0040701A KR100431087B1 (ko) | 2002-07-12 | 2002-07-12 | 반도체 소자의 제조 방법 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR10-2002-0040701A KR100431087B1 (ko) | 2002-07-12 | 2002-07-12 | 반도체 소자의 제조 방법 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20040006423A KR20040006423A (ko) | 2004-01-24 |
KR100431087B1 true KR100431087B1 (ko) | 2004-05-12 |
Family
ID=37316314
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR10-2002-0040701A KR100431087B1 (ko) | 2002-07-12 | 2002-07-12 | 반도체 소자의 제조 방법 |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR100431087B1 (ko) |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR19980085035A (ko) * | 1997-05-27 | 1998-12-05 | 윤종용 | 라운딩된 프로파일을 갖는 트렌치 형성방법 및 이를 이용한 반도체장치의 소자분리방법 |
KR100223750B1 (ko) * | 1996-06-28 | 1999-10-15 | 김영환 | 반도체 장치의 소자 분리막 형성방법 |
KR19990081301A (ko) * | 1998-04-28 | 1999-11-15 | 윤종용 | 반도체 장치의 트렌치 소자 분리 형성 방법 |
US6080637A (en) * | 1998-12-07 | 2000-06-27 | Taiwan Semiconductor Manufacturing Company | Shallow trench isolation technology to eliminate a kink effect |
-
2002
- 2002-07-12 KR KR10-2002-0040701A patent/KR100431087B1/ko active IP Right Grant
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100223750B1 (ko) * | 1996-06-28 | 1999-10-15 | 김영환 | 반도체 장치의 소자 분리막 형성방법 |
KR19980085035A (ko) * | 1997-05-27 | 1998-12-05 | 윤종용 | 라운딩된 프로파일을 갖는 트렌치 형성방법 및 이를 이용한 반도체장치의 소자분리방법 |
KR19990081301A (ko) * | 1998-04-28 | 1999-11-15 | 윤종용 | 반도체 장치의 트렌치 소자 분리 형성 방법 |
US6080637A (en) * | 1998-12-07 | 2000-06-27 | Taiwan Semiconductor Manufacturing Company | Shallow trench isolation technology to eliminate a kink effect |
Also Published As
Publication number | Publication date |
---|---|
KR20040006423A (ko) | 2004-01-24 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100407567B1 (ko) | 덴트 없는 트렌치 격리 형성 방법 | |
US6893940B2 (en) | Method of manufacturing semiconductor device | |
KR100431087B1 (ko) | 반도체 소자의 제조 방법 | |
KR100325609B1 (ko) | 반도체 소자 분리를 위한 얕은 트렌치 제조 방법 | |
KR100473732B1 (ko) | 반도체 소자의 소자분리막 형성방법 | |
KR101026474B1 (ko) | 반도체 소자의 소자분리막 형성방법 | |
KR20040059445A (ko) | 반도체 소자의 트렌치형 소자분리막 형성방법 | |
KR100500943B1 (ko) | 선택적 실리콘 리세스로 모우트를 방지한 반도체 소자의제조방법 | |
KR101127033B1 (ko) | 반도체 소자 및 반도체 소자의 sti형 소자분리막 형성방법 | |
KR100558032B1 (ko) | 반도체 소자의 트렌치 소자분리 방법 | |
KR100779398B1 (ko) | 반도체 소자의 소자 분리막 형성 방법 | |
KR100419754B1 (ko) | 반도체소자의 소자분리막 형성방법 | |
KR100431995B1 (ko) | 반도체소자의 소자분리막 제조방법 | |
KR100629694B1 (ko) | 반도체 소자 제조 방법 | |
KR100561974B1 (ko) | 반도체 소자의 제조방법 | |
KR100663609B1 (ko) | 반도체 소자의 소자분리막 제조 방법 | |
KR100672768B1 (ko) | 반도체 소자의 소자분리막 형성 방법 | |
KR100752219B1 (ko) | 반도체 소자의 격리막 제조방법 | |
KR100312987B1 (ko) | 반도체소자의소자분리막제조방법 | |
KR100734088B1 (ko) | 트랜지스터의 제조방법 | |
KR100587597B1 (ko) | 반도체 소자의 소자분리막 형성방법 | |
KR20030000132A (ko) | 반도체소자의 소자분리절연막 형성방법 | |
KR20040056201A (ko) | 반도체 소자의 소자 분리막 형성 방법 | |
KR20080056942A (ko) | 반도체 소자의 트렌치 소자분리 방법 및 그에 의해 제조된트렌치 소자분리 구조 | |
KR20060000350A (ko) | 반도체 소자의 소자분리막 및 그 형성 방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20130325 Year of fee payment: 10 |
|
FPAY | Annual fee payment |
Payment date: 20140318 Year of fee payment: 11 |
|
FPAY | Annual fee payment |
Payment date: 20160318 Year of fee payment: 13 |
|
FPAY | Annual fee payment |
Payment date: 20170316 Year of fee payment: 14 |
|
FPAY | Annual fee payment |
Payment date: 20180316 Year of fee payment: 15 |
|
FPAY | Annual fee payment |
Payment date: 20190318 Year of fee payment: 16 |