KR20040056201A - 반도체 소자의 소자 분리막 형성 방법 - Google Patents

반도체 소자의 소자 분리막 형성 방법 Download PDF

Info

Publication number
KR20040056201A
KR20040056201A KR1020020082769A KR20020082769A KR20040056201A KR 20040056201 A KR20040056201 A KR 20040056201A KR 1020020082769 A KR1020020082769 A KR 1020020082769A KR 20020082769 A KR20020082769 A KR 20020082769A KR 20040056201 A KR20040056201 A KR 20040056201A
Authority
KR
South Korea
Prior art keywords
trench
hard mask
film
ion implantation
silicon substrate
Prior art date
Application number
KR1020020082769A
Other languages
English (en)
Inventor
황경진
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020020082769A priority Critical patent/KR20040056201A/ko
Publication of KR20040056201A publication Critical patent/KR20040056201A/ko

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76Making of isolation regions between components
    • H01L21/762Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
    • H01L21/76232Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials of trenches having a shape other than rectangular or V-shape, e.g. rounded corners, oblique or rounded trench walls
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02107Forming insulating materials on a substrate
    • H01L21/02109Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H01L21/0214Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC the material being a silicon oxynitride, e.g. SiON or SiON:H
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02107Forming insulating materials on a substrate
    • H01L21/02225Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Element Separation (AREA)

Abstract

본 발명은 STI가 형성될 부분 및 하드 마스크의 하부에 이온 주입을 실시함으로써 트렌치 식각 공정시 식각율이 달라지도록 하고, 트렌치 식각 공정을 진행한 다음 상기 형성된 트렌치에 트렌치 갭필링 물질을 증착하고 계속하여, 열공정으로 인한 실리콘 기판 내의 스트레스를 방지하기 위하여 희생 산화막 및 버퍼막을 증착함으로써, 탑 코너 및 하부 에지부가 라운딩 형상이 되도록할 뿐만 아니라 실리콘 기판의 스트레스 발생을 방지함으로써 소자의 비정상 적인 동작 및 실리콘 기판의 결함을 방지할 수 있는 소자 분리막 형성 방법을 제공한다.

Description

반도체 소자의 소자 분리막 형성 방법{METHOD FOR FORMING ISOLATION OF SEMICONDUCTOR DEVICE}
본 발명은 STI 공정을 이용한 반도체 소자의 소자 분리막 형성 방법에 관한 것으로, 특히 STI 공정에 의해 형성된 소자 분리막을 라운딩 형상이 되도록 하고, 탑 코너 및 하부 에지부 계면에서의 스트레스을 완화할 수 있어 실리콘 기판내의 결함 및 험프 특성을 방지할 수 있고, 이에 따라 소자의 신뢰성을 확보할 수 있는 소자 분리막 형성 방법에 관한 것이다.
일반적으로 반도체 기판 상에 트랜지스터와 커패시터등 반도체 소자를 형성하기 위하여 기판에 소자 분리막을 형성함으로써 전기적으로 통전이 가능한 활성 영역(Active region)과 전기적으로 통전되는 것을 방지하고 소자를 서로 분리하도록 하는 소자분리 영역(Isolation region)을 형성하게 된다.
소자 분리 공정은 크게 반도체 기판에 패드 산화막과 질화막을 증착한 후 마스크 공정으로 질화막을 식각하고 그 식각된 부위에 산화 공정을 진행하여 소자분리막을 형성하는 LOCOS(Local Oxidation of Silicon) 공정과, 반도체 기판에 일정한 깊이를 갖는 트렌치를 형성하고 나서 이 트렌치에 산화 물질을 증착시키고 CMP 공정을 통해 산화막의 불필요한 부분을 식각하여 소자 분리막을 형성하는 STI(Shallow Trench Isolation) 공정이 있다.
이중, LOCOS 공정은 장시간 고온 산화로 인하여 채널저지 이온의 측면 확산및 측면 산화에 의해 소자의 전기적인 특성을 저하시키는 원인으로 작용하는 버즈 빅(Bird's Beak)이 발생하여 약 0.25㎛ 이하의 공정에는 한계가 있다. 또한 소자 분리막의 깊이를 늘릴때는 과도한 스트레스가 발생하고 평탄성이 좋지 않아 특성을 저하시키는 문제점을 갖고 있다.
LOCOS의 이러한 문제점을 해결하기 위해 현재 0.25㎛ 이하의 미세 공정에서는 소자 분리 형성 방법으로 STI(Shallow Trench Isolation) 공정이 많이 사용되고 있다. 다만, 상기 STI 공정 적용시에는 LOCOS의 단점인 버즈 빅은 발생하지 않고 절연 특성이 우수하지만, 탑 코너(Top Corner) 및 바텀 코너(Bottom Coener)에 스트레스가 집중되어 소자 특성이 저하되는 문제점이 있다.
또한, 트렌치의 탑코너에서의 에지 모트의 발생으로 소자의 비정상적 동작을 유발하는 험프(HUMP), INWE 현상이 발생하는데 험프 현상은 액티브 코너에서 전기장의 집중으로 인해 생기는 현상이고, INWE(Inverse Narrow Width Effect)는 트랜지스터의 폭이 감소함에 따라 문턱 전압이 변화하는 현상이다.
이러한 문제로 인하여 코너 라운딩을 개선하는 방안으로써 STI (Shallow Trench Isolation) 식각시 탑 코너 라운딩을 하거나, CMP 후에 HDP 산화막의 밀도를 증가시키는 어닐 공정을 실시함으로써 통한 코너 라운딩을 행하는 방법 등이 제안된바 있으나, 이러한 방법 역시 STI의 탑코너에서 발생하는 에지 모트(Edge Moat)를 억제할 수 없는 문제점이 있었다.
이와 같은 종래 기술에 의한 소자 분리막 형성 공정시 발생하는 문제점을 아래에 도시된 도면을 통해 설명하면 다음과 같다.
도1a 내지 도1e는 종래 기술에 의한 소자 분리막 형성 방법을 나타낸 공정도이다.
우선, 도1a에 도시된 바와 같이 실리콘 기판(100) 상에 후속 공정에서 증착되는 하드마스크의 완충막 역할을 하는 패드 산화막(101)을 증착한 다음, 하드 마스크용 패드 질화막(102)을 차례로 증착한다.
상기 패드 산화막(101) 및 패드 질화막(102)을 패터닝 하기 위하여 도1b에 도시된 바와 같이 제 1 포토레지스트 패턴(103)을 형성한 후 이를 이용한 식각 공정을 진행하여, STI 영역을 식각하기 위한 마스크 패턴을 형성한다.
이어서, 도1c에 도시된 바와 같이 상기 마스크 패턴을 이용한 식각 공정을 통해 트렌치(A)를 형성하고, 도1d에 도시된 바와 같이 상기 트렌치(A) 내부를 갭필링 하기 위한 갭필 산화막(104)으로 매립한다. 이때, 갭필 산화막(104)은 갭필 특성이 좋은 HLD 또는 USG막을 이용하는 것이 바람직하다.
상기 트렌치를 갭필 산화막(104)으로 매립한 후 도1e에 도시된 바와 같이 CMP 평탄화를 진행하고, 예를 들어 인산 용액 등의 식각 용액을 이용하여 패드 질화막(102)을 제거하고 나서 어닐링 공정을 진행하여 소자 분리막(104')을 형성한다.
도2는 종래 기술에 의한 소자 분리막 형성 방법의 문제점을 나타낸 도면이다.
상기 도면에 도시된 바와 같이 소자 분리막(104')의 탑 코너(B) 부분과 하부의 에지 부위(C)에 스트레스가 높게 나타나는 것을 알 수 있다. 즉, 종래 기술에따르면 소자 분리막(104)의 탑 코너(B)와 하부 에지 부위(C)의 샤프한 프로파일에 의해 전기장이 집중되는 험프 특성이 유발되어 소자의 비정상적인 동작을 초래하게 되는 것이다.
이와 같이 종래에는 탑 코너(B)의 샤프한 프로파일에 의한 험프 특성을 방지하기 위하여 탑 코너(B)를 라운딩 시키기 위한 2단계 플라즈마 식각 공정을 진행하거나, 갭필 산화막의 밀도를 증가시켜 코너 라운딩을 시키기 위한 어닐링 공정등을 진행하는 방법이 제안된바 있으나, 이러한 방법에 의하더라도 열처리에 의하여 필드 산화막에 미치는 스트레스가 오히려 증가하여 소자 절연에 악영향을 미치는 문제점이 있었다.
또한, 갭필 산화막이 후속 공정에서 가해지는 열에 의해 팽창하게 되어 실리콘 기판에 압력을 가하게되고, 이에 따라 탑 코너(B)에서의 스트레스는 오히려 증가하게 되는바, 실리콘 기판의 실리콘 원자는 이러한 스트레스를 해소하기 위하여 소자분리막 계면으로 확산되어 실리콘 기판 내에 각종 결함을 유발하게 되는 문제점이 있었다.
상기와 같은 문제점을 해결하기 위한 본 발명은 STI가 형성될 부분에 이온 주입을 실시하여 트렌치 식각 공정시 식각율이 달라지도록한 후 트렌치를 형성함으로써 탑 코너 및 하부 에지부의 라운딩을 가능하게 할 뿐만 아니라, 트렌치의 측벽에 스트레스 완화용 버퍼막을 증착함으로써 갭필링 물질로 인한 실리콘 기판내의스트레스를 감소시킬 수 있어, 소자의 신뢰성을 확보할 수 있는 소자 분리막 형성 방법을 제공하기 위한 것이다.
도1a 내지 도1e는 종래 기술에 의한 소자 분리막 형성 방법을 나타낸 공정도이다.
도2는 종래 기술에 의한 소자 분리막 형성 방법의 문제점을 나타낸 도면이다.
도3a 내지 도3f는 본 발명에 의한 소자 분리막 형성 방법을 나타낸 도면이다.
- 도면의 주요부분에 대한 부호의 설명 -
100 : 실리콘 기판 101 : 패드 산화막
102 : 패드 질화막 104 : 갭필링 물질
105 : 희생 산화막 106 : 버퍼막
A : 트렌치
상기와 같은 목적을 실현하기 위한 본 발명은 실리콘 기판 상에 하드 마스크를 증착 한 후 사진 및 식각 공정을 진행하여 패터닝 하는 단계와; 상기 패터닝된 하드 마스크를 이용하여 하드 마스크 하부에도 이온 주입 영역이 형성되도록 이온 주입 공정을 진행하는 단계와; 상기 실리콘 기판 상에 식각 공정을 진행하여 트렌치를 형성하는 단계와; 상기 트렌치 측벽에 희생산화막을 형성한 후 희생 산화막의 상부에 버퍼막을 증착하고, 트렌치 내부를 갭필링 물질로 매립하는 단계와; 상기 갭필링 물질을 증착한 결과물에 평탄화를 실시한 후 상기 하드 마스크를 제거하는 단계를 포함하는 것을 특징으로 하는 소자 분리막 형성 방법에 관한 것이다.
이와 같이 본 발명에 따르면, STI가 형성될 부분에 이온 주입을 실시하여 트렌치 식각 공정시 식각율이 달라지도록 함으로써, 탑 코너 및 하부 에지부의 라운딩을 가능하게 할 뿐만 아니라, 트렌치의 측벽에 스트레스 완화용 버퍼막을 증착함으로써 갭필링 물질로 인한 스트레스를 감소시켜 실리콘 기판내의 결함 발생을 방지할 수 있게 된다.
상기 이온 주입 공정은 소오스를 HF 또는 HF3이온을 이용하여 이온 주입 공정은 도즈량 1E13~1E16, 에너지 10KeV~50KeV로 5~60°의 틸트를 주어 진행하는 것이 바람직하다.
상기의 희생 산화막은 후속 공정에서 증착되는 버퍼막의 스트레스 완화용으로 질화막이 함유된 실리콘 산화막으로 형성하되, N2O 분위기에서 800~1100℃의 온도로 10~120분간 진행할 뿐만 아니라, 실리콘 산화물의 질을 높이기 위하여 TCE(Thrichloroethylane : O2+Cl2) 가스를 500sccm 정도로 흘려주면서 실시하는 것이 바람직하다.
또한, 상기 버퍼막은 갭필링 물질 평탄화 공정시 식각 정지막 역할을 하도록 실리콘 질화막으로 형성하되,PE-CVD 방식을 이용하여 500~700℃의 온도에서 100~300Å의 두께로 증착하는 것이 바람직하다.
그리고, 상기 갭필링 물질 증착 후 절연막의 치밀화를 위하여 어닐링 공정을 더 진행할 수도 있으며, 상기의 갭필링 물질로는 통상적으로 사용되는 갭필링 특성이 우수한 물질을 모두 사용 가능 하나, 특히 HDP 산화막을 이용하는 것이 바람직하다.
이하, 본 발명의 바람직한 실시예를 첨부된 도면을 참조하여 설명한다. 또한 본 실시예는 본 발명의 권리범위를 한정하는 것은 아니고, 단지 예시로 제시된 것이며 종래 구성과 동일한 부분은 동일한 부호 및 명칭을 사용한다.
도3a 내지 도3f는 본 발명에 의한 소자 분리막 형성 방법을 나타낸 도면이다.
먼저, 도3a에 도시된 바와 같이 실리콘 기판(100) 상에 후속 공정에서 증착되는 하드마스크의 완충막 역할을 하는 패드 산화막(101)을 150~200Å 두께로 증착한 다음, 하드 마스크용 패드 질화막(102)을 1500Å 정도로 증착한다.
이어서, 도3b에 도시된 바와 같이 STI 영역을 식각 하기 위한 마스크 패턴을 형성하기 위하여 제 1 포토레지스트 패턴(103)을 형성한 후 이를 이용한 식각 공정을 실시하여 패드 질화막(102)을 패터닝 한다. 그리고, 상기 포토레지스트 패턴(103)을 제거한 후 패드 질화막(102)을 마스크로 이용하여 이온 주입을 실시한다.
이때, 이온 주입 공정은 비활성 HF 또는 HF3를 소스로 이용하여 도즈량을 1E13~1E16, 에너지 10KeV~50KeV로 0~60°의 틸트를 주어 진행하되, 상부에서 100~300Å의 깊이로 주입되도록 실시하는 것이 바람직하며, 후속 공정에서 형성되는 STI의 탑 코너 부위에 이온 주입이 되도록 실시하여야 한다. 상기의 탑 코너 부위에 주입된 이온에 의해 식각율이 달라지므로, 후속 트렌치 식각 공정시 STI 탑코너의 라운딩 유발된다.
한편, 트렌치(A)를 정의하기 공정은 도3c에 도시된 바와 같이 상기에서 패터닝된 패드 질화막(102)을 식각 마스크로 이용하여 식각 공정을 진행하는데, 이때 전 공정에서 주입된 이온량에 따라 실리콘 기판(100)의 식각율이 달라짐에 따라 이온 주입량이 많은 기판 영역은 식각율이 큰데 비해, 트렌치의 탑 코너에 해당하는 패드 질화막 하부에는 이온 주입량이 적기 때문에 식각율이 작아지므로, 탑코너(B) 부위는 라운딩 형상으로 식각되고, 하부 에지 부위에도 약간의 라운딩이 이루어진다.
그리고 나서, 도3d에 도시된 바와 같이 트렌치 식각 공정에서 입은 손상을 회복할 뿐만 아니라, 후속 공정에서 버퍼막으로 증착되는 질화막에 대한 스트레스를 감소시키기 위하여 트렌치 측벽(A)에 희생산화막(105)으로 질화-산화막(105)을 형성한다. 이때, 질화-산화막 형성 공정은 퍼니스에서 산화 공정시 N2O 분위기에서 800~1100℃의 온도로 10분~120분간 진행하되, 실리콘 산화물의 질을 높이기 위하여 TCE(Thrichloroethylane : O2+Cl2) 가스를 400~600sccm 정도로 흘려주면서 실시한다. 여기서, TCE의 Cl 자체가 산화율을 증가시킬 뿐 아니라 실리콘 기판 내의 이온 전하를 감소시켜 실리콘 기판의 결함을 감소시키는 역할을 한다.
또한, HF 이온이 주입된 실리콘 기판(100)의 산화율이 더 빨라지므로, 트렌치 탑 코너 부분과 하부 에지 부위가 라운딩을 이루면서 산화가 된다.
이어서, 도3e에 도시된 바와 같이 버퍼막으로 실리콘 질화막(106)을 500~700℃의 온도에서 PE-CVD 방식을 이용하여 100~300Å의 두께로 증착한다.
그리고 나서, 도3f에 도시된 바와 같이 갭필링 특성이 좋은 예를 들어 HDP 물질 등을 이용한 갭필링 물질(104)증착 공정을 진행하고 나서 CMP 공정을 실시하여 평탄화를 실시한다. 이때, CMP 공정에서의 정지막으로 실리콘 질화막(106)이 이용된다.
상기의 CMP 평탄화 공정을 진행한 후에 트렌치 내부에 채워진 갭필링물질(104)의 치밀화를 위하여 어닐링 공정을 진행한다. 이때, 열공정에 의해 밀도가 증가하면서 부피가 감소되어 실리콘 기판(100)에 스트레스를 가하게 되는데, 상기에서 형성한 실리콘 질화막(106)이 버퍼막으로 작용하여 기판이 받는 스트레스를 감소시키게 된다.
상기의 갭필링 물질(104) 어닐링 공정후에 하드 마스크용 패드 질화막(102)을 제거하여 STI 소자 분리막(104)을 형성한다.
이와 같이 본 발명은 STI가 형성될 부분에 이온 주입을 실시하되, 하드 마스크의 하부에도 이온 주입이 되도록 하여 트렌치 식각 공정시 식각율이 달라지도록 함으로써 탑 코너 및 하부 에지부의 라운딩을 가능하게 할 뿐만 아니라, 트렌치의 측벽에 스트레스 완화용 버퍼막을 증착함으로써 갭필링 물질로 인한 스트레스를 감소시켜 실리콘 기판내의 결함 발생을 방지할 수 있다.
상기한 바와 같이 본 발명은 STI의 탑코너 부위와 하부 에지부의 라운딩을 통하여 Hump 특성을 방지함으로써 전계 집중에 의한 소자의 비정상적인 동작을 방지하여 소자 동작의 안정화를 이룰 수 있는 이점이 있다.
또한, 스트레스 완화용 버퍼막에 의해 실리콘 기판의 스트레스를 완화시킴으로써 실리콘 기판 내부의 결함을 방지하여 누설 전류를 감소시킴으로써 소자의 신뢰성을 확보할 수 있는 이점이 있다.

Claims (9)

  1. 실리콘 기판 상에 하드 마스크를 증착 한 후 사진 및 식각 공정을 진행하여 패터닝 하는 단계와;
    상기 패터닝된 하드 마스크를 이용하여 하드 마스크 하부에도 이온 주입 영역이 형성되도록 이온 주입 공정을 진행하는 단계와;
    상기 실리콘 기판 상에 식각 공정을 진행하여 트렌치를 형성하는 단계와;
    상기 트렌치 측벽에 희생산화막을 형성한 후 희생 산화막의 상부에 버퍼막을 증착 한 후 트렌치 내부를 갭필링 물질로 매립하는 단계와;
    상기 갭필링 물질을 증착한 결과물에 평탄화를 실시한 후 상기 하드 마스크를 제거하는 단계를 포함하는 것을 특징으로 하는 소자 분리막 형성 방법.
  2. 제 1항에 있어서, 상기 이온 주입 공정은 소오스를 HF 또는 HF3이온을 이용하는 것을 특징으로 하는 소자 분리막 형성 방법.
  3. 제 2항에 있어서, 이온 주입 공정은 도즈량 1E13~1E16, 에너지 10KeV~50KeV로 5~60°의 틸트를 주어 진행하는 것을 특징으로 하는 소자 분리막 형성 방법.
  4. 제 1항에 있어서, 상기 희생 산화막은 후속 공정에서 증착되는 버퍼막의 스트레스 완화용으로 질화막이 함유된 실리콘 산화막으로 형성하는 것을 특징으로 하는 소자 분리막 형성 방법.
  5. 제 4항에 있어서, 상기 질화막이 함유된 실리콘 산화막은 N2O 분위기에서 800~1100℃의 온도로 10~120분간 진행하는 것을 특징으로 하는 소자 분리막 형성 방법.
  6. 제 4항에 있어서, 상기 질화막이 함유된 실리콘 산화막은 실리콘 산화물의 질을 높이기 위하여 TCE(Thrichloroethylane : O2+Cl2) 가스를 400~600sccm 흘려주면서 실시하는 것을 특징으로 하는 소자 분리막 형성 방법.
  7. 제 1항에 있어서, 상기 버퍼막은 갭필링 물질 평탄화 공정시 식각 정지막 역할을 하도록 실리콘 질화막으로 형성하는 것을 특징으로 하는 소자 분리막 형성 방법.
  8. 제 7항에 있어서, 상기 실리콘 질화막은 PE-CVD 방식을 이용하여 500~700℃의 온도에서 100~300Å의 두께로 증착하는 것을 특징으로 하는 소자 분리막 형성 방법.
  9. 제 1항에 있어서, 상기 갭필링 물질 증착 후 절연막의 치밀화를 위하여 어닐링 공정을 더 진행하는 것을 특징으로 하는 소자 분리막 형성 방법.
KR1020020082769A 2002-12-23 2002-12-23 반도체 소자의 소자 분리막 형성 방법 KR20040056201A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020020082769A KR20040056201A (ko) 2002-12-23 2002-12-23 반도체 소자의 소자 분리막 형성 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020020082769A KR20040056201A (ko) 2002-12-23 2002-12-23 반도체 소자의 소자 분리막 형성 방법

Publications (1)

Publication Number Publication Date
KR20040056201A true KR20040056201A (ko) 2004-06-30

Family

ID=37348603

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020020082769A KR20040056201A (ko) 2002-12-23 2002-12-23 반도체 소자의 소자 분리막 형성 방법

Country Status (1)

Country Link
KR (1) KR20040056201A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7759216B2 (en) * 2006-12-29 2010-07-20 Dongbu Hitek Co., Ltd. Method for forming trench isolation

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7759216B2 (en) * 2006-12-29 2010-07-20 Dongbu Hitek Co., Ltd. Method for forming trench isolation

Similar Documents

Publication Publication Date Title
KR100363558B1 (ko) 반도체 장치의 트렌치 격리 형성 방법
JP2001332615A (ja) 半導体素子の製造方法
KR20080084256A (ko) 반도체 소자의 sti 형성공정
KR20040056201A (ko) 반도체 소자의 소자 분리막 형성 방법
KR100501641B1 (ko) 반도체 소자의 웰 형성방법
KR100675879B1 (ko) 반도체장치의 sti형 소자분리막 형성방법
KR100500943B1 (ko) 선택적 실리콘 리세스로 모우트를 방지한 반도체 소자의제조방법
KR100520512B1 (ko) 질소 이온 주입 공정을 포함한 반도체 제조 방법
KR100431995B1 (ko) 반도체소자의 소자분리막 제조방법
KR100967203B1 (ko) 반도체 소자의 소자 분리막 제조방법
KR100663609B1 (ko) 반도체 소자의 소자분리막 제조 방법
KR100672768B1 (ko) 반도체 소자의 소자분리막 형성 방법
KR20030001941A (ko) 반도체소자의 제조방법
KR100431087B1 (ko) 반도체 소자의 제조 방법
KR20050003057A (ko) 반도체 소자의 트렌치 소자분리막 형성방법
KR20010061041A (ko) 반도체소자의 소자분리막 형성방법
KR100567027B1 (ko) 얕은 트렌치 아이솔레이션 구조를 사용하는 소자에서 험프특성을 최소화하는 방법
KR20050069519A (ko) 반도체 소자의 제조 방법
KR100571413B1 (ko) 반도체 소자의 소자 분리막 형성 방법
KR20040054077A (ko) 반도체 소자의 소자 분리막 형성 방법
KR20080088680A (ko) 반도체 소자의 sti 형성공정
KR20040103557A (ko) 반도체 소자의 소자 분리막 형성 방법
KR20060033498A (ko) 소자 분리막 제조 방법
KR20080086222A (ko) 반도체 소자의 sti 형성공정
KR20010066342A (ko) 반도체소자의 소자분리막 형성방법

Legal Events

Date Code Title Description
A201 Request for examination
N231 Notification of change of applicant
E902 Notification of reason for refusal
E601 Decision to refuse application