KR20060033498A

KR20060033498A - 소자 분리막 제조 방법

Info

Publication number: KR20060033498A
Application number: KR1020040082648A
Authority: KR
Inventors: 윤효근
Original assignee: 주식회사 하이닉스반도체
Priority date: 2004-10-15
Filing date: 2004-10-15
Publication date: 2006-04-19

Abstract

본 발명은 STI 공정을 이용한 소자분리막 제조 방법에 관한 것으로, 특히, SOM 세정을 이용하여 트렌치의 상부 모서리를 라운딩지게 형성함으로써, 소자가 고집적화됨에 따라 높아지는 트렌치의 에스펙트 비로 인해 발생하는 보이드 현상을 방지하여 반도체 소자의 특성, 신뢰성을 향상시키고 그에 따른 반도체 소자의 고집적화를 가능하게 하는 기술이다.

소자분리막, 보이드, 라운딩, SOM, DHF, 세정

Description

소자 분리막 제조 방법{Method for forming the isolation layer}

도 1a 내지 도 1h는 본 발명의 일 실시예에 따른 소자 분리막 제조 방법을 설명하기 위해 순차적으로 나타낸 공정 단면도이다.

- 도면의 주요부분에 대한 부호의 설명 -

100 : 실리콘 기판 110 : 패드 산화막

120 : 패드 질화막 130 : 마스크

140 : 트렌치 150 : 산화성장막

160 : 희생 산화막 170 : 라이너 질화막

180 : 갭필 산화막 190 : 소자 분리막

본 발명은 반도체소자의 소자 분리막 제조 방법에 관한 것으로, 특히, 보다 상세하게는 에스펙트 비가 높은 트렌치 매립 공정 시, 매립 불량으로 인해 보이드 가 발생하는 것을 방지하는 소자 분리막 제조 방법에 관한 것이다.

일반적으로, 실리콘 기판 상에 트랜지스터와 커패시터 등을 형성하는 공정에 있어서는, 실리콘기판에 전기적으로 통전이 가능한 활성영역과 전기적으로 통전되는 것을 방지하고 소자를 서로 분리하도록 하는 소자분리영역을 형성하게 된다.

그런데, 상기 소자분리영역을 형성하는 공정에 있어서는, 실리콘 기판에 일정한 깊이를 갖는 트렌치를 형성하고 나서, 이 트렌치에 갭필 산화막을 매립시킨 후, 화학기계적 연마공정으로 이 갭필 산화막의 불필요한 부분을 폴리싱(polishing) 식각함으로써, 소자 분리막을 실리콘 기판에 형성시키는 STI(shallow trench isolation) 공정이 현재 많이 이용되고 있다.

그런데, 최근 디램 셀의 고집적화로 인하여 소자의 디자인 룰(design rule)이 감소됨에 따라, 소자분리막의 크기가 감소되어 소자분리막을 형성하기 위한 트렌치의 에스펙트 비(aspect ratio)가 높아지고 있다.

그러나, 이러한 트렌치의 에스펙트 비의 증가는 절연막으로 트렌치 매립 공정 시, 매립 불량이 발생하여 보이드(void)를 형성하는 문제가 있다.

또한, 이러한 보이드는 소자분리막의 기능을 상실하게 하며, 즉, 이웃하는 활성 영역이 서로 단락되어 소자의 특성 및 신뢰성을 저하시키게 되는 바, 소자의 제조 수율 또한 감소시키는 문제가 있다.

이에 따라, 종래에는 보이드의 발생을 방지하기 위해 트렌치를 매립하는 절연막으로 HDP막과 같은 산화막을 이용할 경우에는 SiH4/O2 가스 공급량을 조절하거나, RF 파워를 조절하고, BPSG와 같은 높은 에스펙트 비를 가지는 물질은 고온의 열 트리트먼트에 의한 리플로우(reflow) 효과를 이용하는 등의 방법을 적용하였다.

그러나, 이와 같은 종래 기술에 따른 보이드 방지 방법은 나노(nano) 크기 이하의 반도체소자 제조에 있어서는 갭필 마진(gap fill margin) 상의 한계가 있다.

따라서, 본 발명이 이루고자 하는 기술적 과제는 트렌치의 상부 모서리를 라운딩지게 형성함으로써, 소자의 고집적화에 따라 높은 에스펙트 비를 가지는 트렌치의 보이드와 같은 매립 불량을 방지하여 소자의 특성을 개선할 수 있는 소자 분리막 제조 방법을 제공하는 데 있다.

상기한 목적을 달성하기 위해 본 발명은 실리콘 기판 위에 패드 산화막 및 패드 질화막이 순차 적층하는 단계와, 상기 실리콘 기판 내에 비활성 영역을 정의하는 트렌치를 형성하는 단계와, 상기 트렌치에 인접된 상기 패드 산화막의 일부분이 제거하는 단계와, 상기 패드 산화막의 일부분이 제거된 기판에 SOM 세정 및 DHF 세정을 순차적으로 반복하여 상기 트렌치의 상부 모서리를 라운딩 처리하는 단계를 포함하는 소자 분리막 제조 방법을 제공한다.

여기서, 상기 SOM 세정은 80~150℃의 H₂SO₄ 용액에 오존 가스를 소정량 주입한 용액을 세정액으로 사용하며, 상기 오존 가스는 세정액의 용존 농도가 4PPM 이 상을 가지는 양만큼 주입하는 것이 바람직하다.

또한, 상기 SOM 세정은 1회당 5분~30분 동안 진행하고, 상기 DHF 세정은 1회당 상기 패드 산화막의 측벽이 10Å 이하로 제거되도록 하는 것이 바람직하다.

또한, 상기 패드 산화막의 일부분이 제거된 기판에 SOM 세정 및 DHF 세정을 순차적으로 반복하는 단계는 상기 DHF 세정에 의해 패드 산화막의 측벽이 300Å 이하로 제거되도록 반복 횟수를 조절하여 트렌치의 최종 CD를 미세하게 제어할 수 있다.

또한, 상기 DHF 세정은 HF 및 DI가 1:10 ~ 1:500의 부피비로 혼합된 조성물을 사용하여 20~30℃의 온도에서 진행하는 것이 바람직하다.

이하 첨부한 도면을 참고로 하여 본 발명의 실시예에 대하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다. 그러나 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시예에 한정되지 않는다.

도면에서 여러 층 및 영역을 명확하게 표현하기 위하여 두께를 확대하여 나타내었다. 명세서 전체를 통하여 유사한 부분에 대해서는 동일한 도면 부호를 붙였다.

이제 본 발명의 실시예에 따른 반도체 소자의 소자 분리막 제조 방법에 대하여 도면을 참고로 하여 상세하게 설명한다.

먼저, 도 1a에 도시한 바와 같이, 실리콘 기판(100) 위에 완충막 역할을 하는 패드 산화막(110) 및 패드 질화막(120)을 순차적으로 증착한다. 여기서, 상기 패드 산화막(110)은 30~300Å 두께, 패드 질화막(120)은 300~1000Å 두께로 형성하는 것이 바람직하다.

이어, 도 1b에 도시한 바와 같이, 상기 패드 질화막(120) 위에 비활성 영역을 정의하는 마스크(130)를 형성한 다음, 이를 식각 마스크로 상기 패드 질화막(120), 패드 산화막(110) 및 기판(100)의 일부분을 식각하여 약 1500~2800Å 깊이를 가지는 트렌치(140)를 형성한다.

그리고, 상기 마스크(130)를 제거한 다음, 도 1c에 도시한 바와 같이, 상기 트렌치(140)에 인접한 패드 산화막(110)의 일부분, 예컨데, 550~650Å, 바람직하게 600Å 정도가 제거되도록 상기 기판 결과물에 대해 HF 케미컬을 이용한 세정을 진행한다.

이어, 상기 트렌치(140)에 인접한 패드 산화막(110)의 일부분이 제거된 결과물에 SOM(sulfuric acid ozone mixture) 세정 및 DHF 세정을 순차적으로 반복 진행하여 트렌치(140)의 상부 모서리를 라운딩처리한다.

그러면, 도 1d 및 도 1e를 참조하여 본 발명의 실시예에 따른 트렌치의 상부 모서리를 라운딩처리하는 방법에 대하여 보다 구체적으로 설명한다.

우선, 도 1d에 도시한 바와 같이, 상기 트렌치(140)에 인접한 패드 산화막(110)의 일부분이 제거된 결과물을 고온 및 고농도의 오존(ozone) 가스가 주 입된 SOM 세정을 이용하여 산화시킨다.

상기 SOM 세정은 80~150℃의 온도를 가지는 H₂SO₄ 용액에 오존 발생기를 이용하여 생성된 오존 가스를 소정량 주입하여 사용하며, 오존 가스는 세정액의 용존 농도가 4PPM 이상을 가지는 양만큼 주입하는 것이 바람직하다. 이는 트렌치(140)에 의해 노출된 실리콘 기판(100)의 표면을 오존 가스의 강력한 산화력으로 산화시켜 산화성장막(150)을 형성하기 위함이다. 또한, 상기 SOM 세정은 1회당 5분~30분 동안 진행하며, 이에 따라, 1회당 산화성장막(150)은 15~25Å 두께로 형성되되, 특히 패드 산화막(110)의 일부분이 제거되어 드러난 트렌치(140)의 상부 모서리 영역에 그 외의 다른 영역에 비해 좀더 두껍게 형성된다.

또한, 본 발명의 실시예에서는 산화성장막(150)을 형성하기 위해 CVD 산화 공정이 아닌 습식 세정을 이용한 산화 공정을 적용하고 있는 바, CVD 산화 공정에 비해 턴 어라운드 타임(turn around time; TAT) 측면에서 월등하게 우수하다. 특히, 본 발명의 실시예에서는 습식 세정 중에서도 오존 가스를 이용하는 SOM 세정을 사용하고 있기 때문에, SPM 등의 다른 습식 세정을 이용한 산화 공정보다 오존의 강력한 산화력에 의해 산화막의 성장률이 매우 우수하며, 이는 트렌치 상부 모서리의 라운딩 프로파일 형성을 용이하게 한다. 또한, SOM 세정의 경우에는 오존을 사용하고 있는 바, H₂O₂를 사용하고 있는 SPM 세정에 비해 산화 공정 지속 능력이 우수한 이점이 있다.

이어서, 도 1e에 도시한 바와 같이, 상기 SOM 세정을 이용한 산화 공정에 의 해 형성된 산화성장막(150)을 DHF 세정을 통해 제거한다. 이때, DHF 세정은 HF 및 DI가 1:10 ~ 1:500의 부피비로 혼합된 조성물을 사용하여 20~30℃의 온도에서 진행하여 1회당 트렌치와 인접하는 패드 산화막의 측벽이 10Å 이하로 제거되게 한다.

앞서 설명한 바와 같이, 본 발명의 실시예에 따른 트렌치 상부 모서리를 라운딩 처리하는 방법은 SOM 세정 및 DHF 세정을 순차 진행하여 트렌치 상부 모서리를 라운딩 처리하되, 반복적으로 진행하여 트렌치 상부 모서리의 라운딩 정도를 조절한다. 즉, 상기 SOM 세정은 1회당 5분~30분 동안 진행하고, 상기 DHF 세정은 1회당 상기 패드 산화막의 측벽이 10Å 이하로 제거되도록 하되, 상기 패드 산화막의 일부분이 제거된 기판에 SOM 세정 및 DHF 세정을 순차적으로 반복하는 단계는 상기 DHF 세정에 의해 패드 산화막의 측벽이 300Å 이하로 제거되도록 반복 횟수를 조절하여 트렌치의 최종 CD 및 상부 모서리의 라운딩 정도를 미세하게 제어한다.

그런 다음, 도 1f에 도시한 바와 같이, 상기 트렌치의 상부 모서리가 라운딩 처리된 결과물 전면에 열산화 공정을 진행하여 희생산화막(160)을 형성한다. 이는 상기 트렌치(140)를 형성하기 위한 식각 공정 시, 노출된 기판(100)의 스트레스 및 손실을 보상하기 위함이다.

또한, 상기 희생산화막(150)의 두께가 너무 두꺼우면 드레인 전류가 낮아지게 되고, 반면에 너무 얇으면 후속 라이너 질화막 형성 시, 불순물이 기판(100), 특히 트렌치(140) 상부 모서리를 통해 침투하게 되므로, 어느 정도 두께 이상, 예를 들어 30~300Å의 두께를 가지도록 형성시키는 것이 바람직하다.

이어, 도 1g에 도시한 바와 같이, 상기 희생산화막(160)이 형성된 결과물 전 체에 라이너 질화막(170)을 형성한다. 여기서, 상기 라이너 질화막(140)은 트렌치(140) 내벽의 산화를 방지하고 트렌치(140) 내벽에 가해지는 스트레스를 완화시키는 버퍼층으로 작용한다.

또한, 도 1g에 도시하지는 않았으나, 상기 라이너 질화막(170) 위에 라이너 산화막(도시하지 않음)을 30~300Å의 두께를 가지게 형성하는 공정을 더 진행할 수도 있다.

그 후, 상기 라이너 질화막(170)이 형성된 기판(100)에 트렌치(140)가 매립되도록 절연물, 예컨데, HDP등 의 갭필 산화막(180)을 증착한다.

그리고, 상기 패드 질화막(120)을 식각 정지층으로 평탄화 공정, 예를 들면 화학기계적연마 공정(CMP)을 진행하여 결과물을 평탄화한 다음, 결과물 위에 잔류하는 자연 산화막 등의 불순물을 제거하기 위해 HF 용액을 이용한 세정 공정을 진행한다.

이어, 도 1h에 도시한 바와 같이, 상기 패드 질화막(120)을 인산 용액을 이용하여 제거하여 트렌치의 상부 모서리가 라운딩 프로파일을 가지는 소자 분리막(190)을 형성한다.

이상에서 본 발명의 바람직한 실시예에 대하여 상세하게 설명하였지만 본 발명의 권리범위는 이에 한정되는 것은 아니고 다음의 청구범위에서 정의하고 있는 본 발명의 기본 개념을 이용한 당업자의 여러 변형 및 개량 형태 또한 본 발명의 권리범위에 속하는 것이다.

상기한 바와 같이 본 발명은 STI 공정을 이용한 소자 분리막에 있어서, 트렌치 형성 시, 트렌치의 상부 모서리를 SOM 세정을 통한 오존의 강력한 산화력을 이용하여 라운딩 처리함으로써, 소자의 고집적화로 인한 높은 에스펙트 비를 가지는 트렌치의 모서리를 효율적으로 라운딩 처리하는 바, 트렌치의 매립 마진을 확보할 수 있으며, 이는 매립 불량인 보이드의 생성을 방지할 수 있다.

또한, 본 발명은 활성 영역과 인접한 트렌치의 상부 모서리 프로파일을 라운딩지게 함으로써, 소자 구동 시, 소자 분리막 모서리에 험프(hump) 및 전계 집중 현상 등이 발생되는 것을 방지하고, 그에 따라 반도체 소자의 특성 및 신뢰성을 개선시킬 수 있다.

Claims

실리콘 기판 위에 패드 산화막 및 패드 질화막이 순차 적층하는 단계와,

상기 실리콘 기판 내에 비활성 영역을 정의하는 트렌치를 형성하는 단계와,

상기 트렌치에 인접된 상기 패드 산화막의 일부분이 제거하는 단계와,

상기 패드 산화막의 일부분이 제거된 기판에 SOM 세정 및 DHF 세정을 순차적으로 반복하여 상기 트렌치의 상부 모서리를 라운딩 처리하는 단계를 포함하는 소자 분리막 제조 방법.
제1항에 있어서,

상기 SOM 세정은 80~150℃의 H₂SO₄ 용액에 오존 가스를 소정량 주입한 용액을 세정액으로 사용하는 소자 분리막 제조 방법.
제2항에 있어서,

상기 오존 가스는 세정액의 용존 농도가 4PPM 이상을 가지는 양만큼 주입하는 소자 분리막 제조 방법.
제1항에 있어서,

상기 SOM 세정은 1회당 5분~30분 동안 진행하는 소자 분리막 제조 방법.
제1항에 있어서,

상기 DHF 세정은 HF 및 DI가 1:10 ~ 1:500의 부피비로 혼합된 조성물을 사용하여 진행하는 소자 분리막 제조 방법.
제1항에 있어서,

상기 DHF 세정은 20~30℃의 온도에서 진행하는 소자 분리막 제조 방법.
제1항에 있어서,

상기 DHF 세정은 1회당 상기 패드 산화막의 측벽이 10Å 이하로 제거되도록 하는 소자 분리막 제조 방법.
제7항에 있어서,

상기 패드 산화막의 일부분이 제거된 기판에 SOM 세정 및 DHF 세정을 순차적으로 반복하는 단계는 상기 DHF 세정에 의해 패드 산화막의 측벽이 300Å 이하로 제거되도록 반복 횟수를 결정하는 소자 분리막 제조 방법.